KR960026845A - 반도체 디램 셀 제조방법 - Google Patents
반도체 디램 셀 제조방법 Download PDFInfo
- Publication number
- KR960026845A KR960026845A KR1019940039020A KR19940039020A KR960026845A KR 960026845 A KR960026845 A KR 960026845A KR 1019940039020 A KR1019940039020 A KR 1019940039020A KR 19940039020 A KR19940039020 A KR 19940039020A KR 960026845 A KR960026845 A KR 960026845A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- implanted
- low concentration
- concentration impurity
- impurity ions
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 title claims abstract 5
- 150000002500 ions Chemical class 0.000 claims abstract 16
- 239000012535 impurity Substances 0.000 claims abstract 14
- 238000000034 method Methods 0.000 claims abstract 12
- 125000006850 spacer group Chemical group 0.000 claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 238000002955 isolation Methods 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 6
- 229910052698 phosphorus Inorganic materials 0.000 claims 6
- 239000011574 phosphorus Substances 0.000 claims 6
- 238000003860 storage Methods 0.000 claims 6
- 239000011229 interlayer Substances 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 241000293849 Cordylanthus Species 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 요약은 고집적 반도체소자의 디램(DRAM) 셀 제조방법에 관한 것으로 게이트전극 측벽에 산화막 스페이서를 형성할 때 절연분리 산화막의 버즈 빅(bird's beak)일부가 식각되어 실리콘 표면 소오스/드레인 접합의 에지(edge) 부분에서 손상이 발생하는 것을 방지하기 위하여 산화막 스페이서를 형성한 다음, 저농도 불순물을 이온주입하거나, 게이트 전극을 형성한 후 저농도 불순물 이온을 1차 주입하고, 게이트 전극의 측벽에 산화막 스페이서를 형성한 후 저농도 불순물 이온을 2차주임함으로써, 소오스/드레인 접합 프로파일이 개선되어 누설전류를 감소시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도 내지 제4D도와 제5D도는 제1도의 절단선 가-가 와 ‘나-나’의 단면을 본 발명의 제1실시예에 의해 디램 셀 제조방법의 단계를 도시하는 단면도.
Claims (10)
- 반도체 디램 셀 제조공정에서, 실리콘 기판에 절연 분리 산화막을 성장시키고, 게이트산화막, 게이트전극 및 스페이서 산화막을 형성하는 단계와, 제1저농도 불순물 이온을 노출된 기판으로 주입하는 단계와, 제1층간 절연막을 증착한 후, 비트라인 콘택홀을 형성하고, 비트라인을 형성하는 단계와, 제2층간 절연막을 형성하고, 전하보존전극용 콘택홀을 형성하고, 전하보존전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디램 셀 제조방법.
- 제1항에 있어서, 저농도 불순물 이온은 인(P)으로 60에서 150KeV의 에너지로 주입하는 것을 특징으로 하는 디램 셀 제조방법.
- 제1항에 있어서, 저농도 불순물 이온은 인(P)으로, 1.0E13/㎠ 내지 3.0E13/㎠ 의 도즈량으로 주입하는 것을 특징으로 디램 셀 제조방법.
- 제1항에 있어서, 상기 비트라인 전극 및 전하보존전극에 높게 도핑된 불순물을 열처리 공정으로 기판에 확산시켜 소오스/드레인 확산영역을 형성하는 것을 특징으로 하는 디램 셀 제조방법.
- 반도체 지램 셀 제조공정에서, 실리콘 기판에 절연 분리 산화막을 성장시키고, 게이트산화막, 게이트전극을 형성하는 단계와, 저농도 불순물 이온을 노출된 기판으로 1차 이온 주입하는 단계와, 상기 게이트전극 측벽에 스페이서 산화막을 형성하는 단계와, 저농도 불순물 이온을 노출된 기판으로 2차 이온 주입하는 단계와, 제1층간 절연막을 증착한 후, 비트라인 콘택홀을 형성하고, 비트라인을 형성하는 단계와, 제2층간 절연막을 형성하고, 전하보존전극용 콘택홀을 형성하고, 전하보존전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디램 셀 제조방법.
- 제5항에 있어서, 상기 1차 이온주입하는 저농도 불순물 이온은 인(P)으로 20에서 60KeV의 에너지로 주입하는 것을 특징으로 하는 디램 셀 제조방법.
- 제5항에 있어서, 상기 1차 이온주입하는 저농도 불순물 이온은 인(P)으로 1.0E13/㎠ 내지 3.0E13/㎠의 도즈량으로 주입하는 것을 특징으로 하는 디램 셀 제조방법.
- 제5항에 있어서, 상기 2차 이온주입하는 저농도 불순물 이온은 인(P)으로 15에서 60KeV의 에너지로 주입하는 것을 특징으로 하는 디램 셀 제조방법.
- 제5항에 있어서, 상기 2차 이온주입하는 저농도 불순물 이온은 인(P)으로 1.0E13/㎠내지 1.0E13/㎠의 도즈량으로 주입하는 것을 특징으로 디램 셀 제조방법.
- 제5항에 있어서, 상기 비트라인 전극 및 전하보존전극에 높게 도핑된 불순물을 열처리 공정으로 기판에 확산시켜 소오스/드레인 확산 영역을 형성하는 것을 특징으로 하는 반도체 디램 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039020A KR960026845A (ko) | 1994-12-29 | 1994-12-29 | 반도체 디램 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039020A KR960026845A (ko) | 1994-12-29 | 1994-12-29 | 반도체 디램 셀 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960026845A true KR960026845A (ko) | 1996-07-22 |
Family
ID=66647473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039020A KR960026845A (ko) | 1994-12-29 | 1994-12-29 | 반도체 디램 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960026845A (ko) |
-
1994
- 1994-12-29 KR KR1019940039020A patent/KR960026845A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| US5218214A (en) | Field oxide termination and gate oxide | |
| US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
| KR970054187A (ko) | 반도체 메모리 구조 및 그 제조방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR960026845A (ko) | 반도체 디램 셀 제조방법 | |
| JPH0425076A (ja) | 薄膜トランジスタ | |
| KR100280535B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR930008903B1 (ko) | 디램 셀 내 모스패트 제조방법 | |
| KR960026862A (ko) | 반도체 디램 셀 제조방법 | |
| KR0186019B1 (ko) | 트랜치 캐패시터 셀 공정방법 | |
| JPH02105469A (ja) | Ｍｉｓ型半導体装置 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100200080B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0156103B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010054163A (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR930007101B1 (ko) | 셀프 ldd 접합 트랜지스터 제조방법 | |
| KR100313090B1 (ko) | 반도체장치의 소오스/드레인 형성방법 | |
| KR0177386B1 (ko) | 박막트랜지스터 제조방법 | |
| KR960019773A (ko) | 박막트랜지스터의 구조 및 제조방법 | |
| KR20050114989A (ko) | 반도체 소자의 모스 트랜지스터 제조 방법 | |
| KR20010017518A (ko) | 모스전계효과트랜지스터 소자의 제조방법 | |
| KR20010065153A (ko) | 쉘로우 정션 트랜지스터 제조 방법 | |
| KR970072206A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |