KR930008903B1 - 디램 셀 내 모스패트 제조방법 - Google Patents

디램 셀 내 모스패트 제조방법 Download PDF

Info

Publication number
KR930008903B1
KR930008903B1 KR1019900020952A KR900020952A KR930008903B1 KR 930008903 B1 KR930008903 B1 KR 930008903B1 KR 1019900020952 A KR1019900020952 A KR 1019900020952A KR 900020952 A KR900020952 A KR 900020952A KR 930008903 B1 KR930008903 B1 KR 930008903B1
Authority
KR
South Korea
Prior art keywords
peripheral circuit
source
drain
mosfet
forming
Prior art date
Application number
KR1019900020952A
Other languages
English (en)
Other versions
KR920013591A (ko
Inventor
하용안
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900020952A priority Critical patent/KR930008903B1/ko
Publication of KR920013591A publication Critical patent/KR920013591A/ko
Application granted granted Critical
Publication of KR930008903B1 publication Critical patent/KR930008903B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

디램 셀 내 모스패트 제조방법
제 1 도는 종래의 공정단면도.
제 2 도와 제 3 도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트산화막
3 : 폴리실리콘 4 : 측벽
본 발명은 디램 셀 내 모스패트(MOSFET) 제조방법에 관한것으로 특히 소오스, 드레인을 n-층으로만 제조하여 고집적 디램의 리프레시(Refresh)특성을 향상시키기에 적당하도록 한 것이다. 종래에는 셀 내모스패트를 제조하거나 주변회로의 모스패트를 제조하기 위하여 제 1a 도와 같이 p형 기판(1)위에 게이트산화막(2)과 폴리실리콘(3)을 형성하여 이 폴리실리콘(3)을 패터닝(Patterning)하므로 게이트를 형성한후 n-이온을 주입하였다.
그리고 (b)와 같이 측벽(Sidewall)(4)을 형성하고 n+이온을 주입하므로 측벽(4)바로 밑부분에만 n-이온이 주입되고 나머지 부분에는 n+이온이 주입되는 LDD(Lightly Doped Drain)구조를 이루게 하였다.
그러나, 상기와 같은 종래 기술에 있어서는 n+이온주입이 As, 80 kev, 4∼5 E 15의 고에너지에 고농도를 주입하기 때문에 실리콘기판이 손상을 입기가 쉬우며 이후 900℃이상의 고온 열처리를 해야 실리콘을 회복시킬수 있으니 고집적 메모리에서는 게이트 채널 길이가 짧아 한계가 있다.
또한, 900℃ 이하의 저온 열처리에는 실리콘 손상이 완전히 제거되지 않으므로 누설 전류가 발생되어 셀의 커패시터에 저장된 전하가 빠져나가 리프레시 불량등의 문제를 가져온다.
본 발명은 이와같은 종래의 문제점을 해결하기 위한 것으로 셀 내 모스패트의 소오스, 드레인 형성시 n-이온만 주입되게 하여 n+이온주입에 의한 실리콘 기판의 손상을 방지하고자 하는데 그 목적이 있다. 이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제 2 도와 제 3 도에 의하여 상세히 설명하면 다음과 같다. 먼저 셀 내 모스패트 형성공정을 나타낸 제 2a 도와 주변회로 모스패트 형성공정을 나타낸 제 3a 도는 p형 기판(1)위에 게이트 산화막(2)과 폴리실리콘(3)을 형성하고 이 폴리실리콘(3)을 패터닝하여 게이트를 형성한 후 n-이온을 주입하는 공정이 같다.
다음에 측벽(4)을 형성한후 제 3b 도와 같이 주변회로 모스패트의 경우는 n+이온을 주입하여 n-,n+층이 형성된 LDD구조를 이루지만 셀내 모스패트의 경우인 제 2b 도는 P/R(Photoresist)(도시하지 않음)을 마스크로 하여 n+이온주입시 n+이온이 주입되지 않게하므로 기판(1)에 n-층만 형성되게 한다.
이상에서 설명한 바와같은 본 발명은 디램 셀내 모스패트의 경우 n+이온 주입시 마스킹을 하여 소오스, 드레인을 n-층으로만 형성시키므로써 n+이온주입의 고농도, 고에너지에 의한 실리콘 손상을 제거할수 있어 누설전류를 방지할 수 있으므로 안정된 리프레시 특성을 얻을 수 있는 효과가 있다.

Claims (1)

  1. 기판의 셀영역과 주변회로영역에 게이트 산화막, 다결정실리콘을 형성하고 다결정실리콘을 패터닝하여 게이트를 형성한후 소오스/드레인 형성을 위한 저농도를 불순물을 주입하는 공정과, 결과물상에 포토레지스트를 도포한후 상기 주변회로영역을 노출시켜 주변회로영역의 소오스/드레인에 고농도 불순물을 주입하는 공정을 포함하는 것을 특징으로 하는 디램 셀 내 모스패트 제조방법.
KR1019900020952A 1990-12-18 1990-12-18 디램 셀 내 모스패트 제조방법 KR930008903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020952A KR930008903B1 (ko) 1990-12-18 1990-12-18 디램 셀 내 모스패트 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020952A KR930008903B1 (ko) 1990-12-18 1990-12-18 디램 셀 내 모스패트 제조방법

Publications (2)

Publication Number Publication Date
KR920013591A KR920013591A (ko) 1992-07-29
KR930008903B1 true KR930008903B1 (ko) 1993-09-16

Family

ID=19307797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020952A KR930008903B1 (ko) 1990-12-18 1990-12-18 디램 셀 내 모스패트 제조방법

Country Status (1)

Country Link
KR (1) KR930008903B1 (ko)

Also Published As

Publication number Publication date
KR920013591A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
KR940010324A (ko) 반도체 메모리 장치 및 그 제조방법
KR19990026905A (ko) 반도체 소자의 제조 방법
KR970013402A (ko) 플래쉬 메모리장치 및 그 제조방법
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
JPS5696854A (en) Semiconductor memory device
KR19980050121A (ko) 트랜지스터 및 그 제조방법
KR930008903B1 (ko) 디램 셀 내 모스패트 제조방법
KR20090032894A (ko) 반도체 소자 및 그의 형성 방법
US6342418B1 (en) Semiconductor device and manufacturing method thereof
KR0167611B1 (ko) 트랜지스터 제조 방법
JPS62265765A (ja) 半導体装置の製造方法
KR100195835B1 (ko) 트랜지스터 형성방법
KR100219063B1 (ko) 반도체 소자 제조방법
KR960011663B1 (ko) 이중구조 전극을 갖는 반도체 장치의 캐패시터 형성방법
KR0186019B1 (ko) 트랜치 캐패시터 셀 공정방법
KR930007101B1 (ko) 셀프 ldd 접합 트랜지스터 제조방법
JP2900717B2 (ja) 半導体装置
KR960013640B1 (ko) 디램 셀 제조방법
KR970018259A (ko) 반도체 소자의 트랜지스터 제조방법
KR100250685B1 (ko) 이중확산 방식을 사용한 디램용 셀 트랜지스터 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100451759B1 (ko) 반도체소자제조방법
KR100350754B1 (ko) 메모리셀트랜지스터를구비한반도체장치및그제조방법
KR100226471B1 (ko) 전계효과 트랜지스터 및 그의 제조방법
JPH05251697A (ja) Ｍｏｓｆｅｔ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee