KR960025130A - 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 - Google Patents
펄스속도가 다른 두 프로세서 간에 제어신호조절장치 Download PDFInfo
- Publication number
- KR960025130A KR960025130A KR1019940038744A KR19940038744A KR960025130A KR 960025130 A KR960025130 A KR 960025130A KR 1019940038744 A KR1019940038744 A KR 1019940038744A KR 19940038744 A KR19940038744 A KR 19940038744A KR 960025130 A KR960025130 A KR 960025130A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- signal
- output
- input
- flip
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
본 발명은 펄스속도가 다른 두 프로세서 간의 제어신호의 타이밍 특성을 조절할 수 있는 제어신호조절장치에 관한 것이다. 이 장치는 상기 링크 어뎁터에서 출력하는 제 1 제어신호를 프리세트단자로 입력하고, 신호입력단자는 기저전위에 접속시키고, 입력되는 클럭신호에 동기하여 신호를 출력하는 제1D플립플롭(60)과; 상기 링크 어뎁터에서 출력하는 제 1 제어신호를 프리세트단자로 입력하고, 상기 고속신호처리프로세서의 제 1 제어신호에 동기하여 발생하는 제 2 제어신호를 신호입력단자로 입력하고, 입력되는 클럭신호에 동기하여 신호를 출력하는 제 2 플립플롭(65)과; 상기 제 1 플립플롭의 제2출력신호와, 상기 제 2 플립플롭의 제1출력신호를 입력하고, 출력신호를 상기 고속처리프로세서의 제 1 제어신호 입력단자로 출력하는 제 1 낸드게이트(70)와; 상기 고속처리프로세서의 제 2 제어신호를 클리어단자로 입력하고, 상기 제 2 제어신호가입력되면, 소정시간 동안 펄스신호를 링크 어뎁터의 제 2 제어신호 입력단자로 출력하는 펄스지연부로 구성한 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 장치를 도시한 블럭도, 제4도는 제3도에 도시된 제어신호조절부의 상세회로도.
Claims (3)
- 고속처리프로세서와 병렬처리프로세서 사이에 상기 고속처리프로세서 보다 펄스속도가 늦은 링크어뎁터를 접속하고, 상기 고속처리프로세서와 링크 어뎁터 사이에 제어신호의 타이밍을 조절하기 위한 제어신호조절부를 접속한 병령처리시스템에 있어서; 상기 제어신호조절부는, 상기 링크 어뎁터에서 출력되는 제 1 제어신호를 프리세트단자로 입력하고, 신호입력단자는 기저전위에 접속시키고, 입력되는 클럭신호에 동기하여 신호를 출력하는 제1D 플립플롭(60)과; 상기 링크 어뎁터에서 출력되는 제1제어신호를 프리세트단자로 입력하고, 상기 고속처리프로세서의 제1제어신호에 동기하여 발생하는 제2제어신호를 신호입력단자로 입력하고, 입력되는 클럭신호에 동기하여 신호를 출력하는 제 2D플립플롭(65)과; 상기 제1플립플롭의 제2출력신호와, 사기 제2플립플롭의 제1출력신호를 입력하고, 출력신호를 상기 고속 처리프로세서의 제1제어신호 입력단자로 출력하는 제1 낸드게이트(70)와; 상기 고속처리프로세서의 제2제어신호를 클리어단자로 입력하고, 상기 제2제어신호가 입력되면, 소정시간 동안 펄스신호를 링크 어뎁터의 제2제어신호 입력단자로 출력하는 펄스지연부로 구성한 것을 특징으로 하는 펄스 속도가 다른 두 프로세서 간에 제어신호조절장치.
- 제1항에 있어서; 상기 펄스지연부는, 공급전원을 신호입력단자로 입력하고, 상기 고속처리프로세서의 제2제어신호를 클리어단자로 입력하는 제3플립플롭(63)과; 상기 제3플립플롭의 출력단자와 입력단자를 접속한 제4플립플롭(63)과; 상기 제 3,4 플립플롭의 출력신호를 입력하는 제4낸드게이트(75)를 포함하여 구성한 것을 특징으로 하는 펄스속도가 다른 두 프로세서 간에 제어신호조절장치.
- 제2항에 있어서; 상기 고속처리프로세서의 제2제어신호와 상기 제2D 플립플롭의 출력신호를 입력하는 제2낸드게이트(73)와; 상기 제2낸드게이트의 출력을 입력하고, 출력을 상기 제2D 플립플롭의 신호입력단자로 출력하는 제3낸드게이트(77)를 더 포함하여 구성한 것을 특징으로 하는 펄스속도가 다른 두 프로세서 간에 제어신호조절장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038744A KR0135007B1 (ko) | 1994-12-29 | 1994-12-29 | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038744A KR0135007B1 (ko) | 1994-12-29 | 1994-12-29 | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025130A true KR960025130A (ko) | 1996-07-20 |
| KR0135007B1 KR0135007B1 (ko) | 1998-05-15 |
Family
ID=19404964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038744A KR0135007B1 (ko) | 1994-12-29 | 1994-12-29 | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135007B1 (ko) |
-
1994
- 1994-12-29 KR KR1019940038744A patent/KR0135007B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0135007B1 (ko) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970029839A (ko) | 반도체 메모리 장치 | |
| TW374175B (en) | Data output buffer control circuit of synchronous semiconductor memory device | |
| KR970029850A (ko) | 반도체 메모리 디바이스 | |
| KR970023373A (ko) | 동기식 반도체 메모리 | |
| US5225723A (en) | Circuitry for the timing data output enable pulses | |
| KR970016970A (ko) | 동기메모리의 고주파동작용 데이타 출력버퍼 제어방법 | |
| KR910003638A (ko) | 데이터 처리장치 | |
| KR960025130A (ko) | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 | |
| DE69430344D1 (de) | Synchronizierungsvorrichtung asynchroner Schaltungen für Überprüfungsoperationen | |
| JPH0629799A (ja) | パルス列発生回路 | |
| KR100289396B1 (ko) | 클럭발생회로 | |
| KR960025131A (ko) | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 | |
| TW362173B (en) | Meta-hardened flip-flop | |
| KR960003101A (ko) | 단일 전원 차동 회로 | |
| KR960025128A (ko) | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 | |
| KR960025129A (ko) | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 | |
| KR920000169A (ko) | 전기모터 동작제어용 디지탈장치 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| KR910017772A (ko) | 전자식 인버터의 주파수 제어 방법 및 장치 | |
| KR970000254B1 (ko) | 클럭-더블링 장치 | |
| KR0146531B1 (ko) | 반도체 메모리장치 | |
| KR19980071266A (ko) | 테스트(Test) 기능을 갖는 반도체집적회로장치 | |
| KR200220203Y1 (ko) | 외부클럭을 사용한 d-램의 카스, 라스신호의 지연시간안정화장치 | |
| KR960024803A (ko) | 동기식 기억 소자의 클럭신호 입력장치 | |
| KR900005661B1 (ko) | 콘트롤러와 레이저 프린터간의 데이타신호 전송회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |