KR200220203Y1

KR200220203Y1 - 외부클럭을 사용한 d-램의 카스, 라스신호의 지연시간안정화장치

Info

Publication number: KR200220203Y1
Application number: KR2019960015905U
Authority: KR
Inventors: 이상엽
Original assignee: 박종섭; 현대전자산업주식회사
Priority date: 1996-06-14
Filing date: 1996-06-14
Publication date: 2001-09-17
Also published as: KR980005134U

Abstract

본 고안은 외부의 클럭발생기에서 발생된 외부클럭을 사용하여 D-램의 카스(CAS*), 라스(RAS*)신호의 지연 시간을 안정화시키는 장치로써 종래의 지연부에 외부클럭과 D 플립플롭을 부가 설계하여, 외부의 클럭발생기에서 출력된 외부클럭을 한 주기 간격으로 카스(CAS*)신호와 라스(RAS*)신호를 출력하여, 외부의 클럭발생기에서 출력되는 신호의 주기인 시간지연간격(33㎒)의 주파수간격으로 시간지연을 시켜주어, 카스신호와 라스신호의 지연간격(30ns(1/33㎒))을 일정하게 15ns∼35ns의 시간 간격범위내로 유지하여 카스신호와 라스신호를 생성할 경우 D-램을 안정적으로 이용할 수 있는 이점을 지니고 있다.

Description

외부클럭을 사용한 D-램의 카스, 라스신호의 지연 시간 안정화 장치

제1도는 종래의 CPU와 D-램간에 존재하는 카스(CAS*), 라스(RAS*) 신호가 발생되는 장치의 회로도.

제2도는 본 고안에 대한 제1도 지연부를 개선한 지연부의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : CPU 2 : 주소 비교기

3 : 카스(CAS*), 라스(RAS*) 신호원의 클럭 입력부

4 : 카스(CAS*), 라스(RAS*)의 신호원부

5 : 지연부 6 : D-램

11 : 제 1 D플립플롭 12 : 제 2 D플립플롭

13 : 제 3 D플립플롭 14 : 제 4 D플립플롭

NOT : 낫게이트 AND : 앤드게이트

NOR : 노어게이트

본 고안은 외부클럭을 사용하여 D-램의 카스(CAS*), 라스(RAS*)신호의 지연 시간을 안정화시키는 장치에 관한 것으로 종래의 카스신호와 라스신호의 시간지연부에, 외부의 클럭발생기로부터 발생된 외부클럭 및, D 플립플롭을 부가 설치하여 지연 시간을 안정화시켜줌으로 D-램의 동작을 안정되게 수행하도록 한 장치에 관한 것이다.

일반적으로 D-램 제어기를 설계하여 구현하고자 할 때, 램 접속시 라스(RAS*)신호의 시간지연은 15~35ns를 지켜야 함이 바람직하나, 종래에 사용된 D-램의 주소를 나타내는 신호를 동기시키는 카스신호와 라스신호간의 시간지연용으로 내장시킨 시간 지연 버퍼를 사용하면, 지연시간 범위외에서 동작이 이루어질 경우 D-램이 동작되지 못하거나 오류가 발생하고, 상기 오류발생으로 잘못된 데이타를 읽게 되어 원하는 동작을 수행할 수 없게 되는 일이 발생했었다.

종래 CPU와 D-램간의 존재하는 카스신호와 라스신호가 발생되는 장치를 보이는 첨부된 제1도에 도시한 바와 같이 주소신호, 리드온(read on)신호 및, 라이트온(write on)신호를 발생하여 다음부분의 회로로 신호를 진행하도록 하는 CPU(1)와; CPU(1)에서 전송된 주소신호를 통해 램의 주소값을 파악하는 주소비교기(2)와; 리드온신호와 라이트온신호의 입력을 받아 신호원부로 클럭을 입력하는 카스(CAS*), 라스(RAS*) 신호원의 클럭 입력부(이하 클럭입력부라 칭한다)(3)와; D-램의 카스신호 입력단으로 전송하기 위한 라스 신호인 Q*신호를 출력하고, 지연부(5)로 전송하기 위한 카스 신호(①)인 Q를 출력하는 카스(CAS*), 라스(RAS*)의 신호원부(이하 신호원부라 칭한다)(4)와; 상기 신호원부(4)에서 출력된 카스신호를 입력받아 라스신호와의 시간 간격을 부여하기 위하여 3단의 버퍼와 하나의 NAND 게이트로 하여금 각각 5ns의 시간 지연을 갖도록 하는 지연부(5) 및; 입력받은 카스신호와 라스신호로 주소 신호의 줄과 열을 파악하도록 하여 구동하는 D-램(6)으로 이루어지고 있다.

즉, 종래에는 D-램(6)으로 입력되는 카스신호, 라스신호에 일정 시간 간격을 부여하기 위하여 카스 신호단에 3단의 버퍼를 설치하고 마지막으로 앤드게이트를 설치하여 줌으로 각각의 게이트별로 5ns의 시간 지연이 있게 하므로써, 총 20ns의 시간지연 발생이 가능하지만, 실질적으로 종래에 구성된 지연부의 버퍼들은 온도나 습도 등에 영향을 받아 5ns의 실제 동작시 오차가 발생하여 4∼6ns로 작동하게 되어 총 15∼35ns의 지연시간 간격이 생기게 되고, 이러한 시스템을 운용하고자 할 시에 시스템 자체 내에서 오동작이 생기게 된다.

따라서 본 고안은 외부의 발신기를 부여하고, 동작이 안정된 D 플립플롭을 이용하여 라스신호에 대한 일정 시간간격을 부여하며, 상기 시간 간격으로 시간지연을 정확히 발생시켜 D-램의 동작을 안정되게 실행토록 함을 특징으로 한다.

즉, 본 고안은 신호원부에서 발생된 출력신호와 외부의 클럭발생기의 외부클럭으로 구동하는 제 1 D플립플롭과, 외부의 클럭발생기의 외부클럭과 제 1 D플립플롭 출력신호를 입력받아 구동하는 제 2 D플립플롭과, 상기 입력되는 신호를 반전시켜서 제 1 플립플롭의 입력신호와 반대로 에지(edge)되도록하여 제 3 플립플롭에 입력시키는 기능을 수행하는 낫게이트와, 상기 반전시킨 신호와 카스, 라스신호원부의 출력신호를 입력받아 구동되는 제 3 D플립플롭(13)과, 상기 반전된 신호와 상기 제 3 D플립플롭(13)의 출력신호를 입력으로 하는 제 4 D플립플롭과, 제 1 D플립플롭의 반전된 출력신호와 제 3 D플립플롭의 반전된 출력신호로 카스신호를 생성하는 앤드게이트 및, 제 2 D플립플롭의 출력신호와 제 4 D플립플롭(14)의 출력신호를 입력으로 하여 카스신호를 출력케하는 노어게이트로 이루어짐을 특징으로 하는 외부클럭을 사용한 D-램(6)의 카스(CAS*), 라스(RAS*)신호의 지연 시간 안정화 장치를 제공하려는 것이다.

상기 외부의 클럭발생기의 외부클럭은 계속적으로 일정 간격을 두고 입력되는 외부의 시간지연간격(33㎒)의 발진기를 설치하여 카스와 라스신호의 입력간에 30ns(1/시간지연간격(33㎒) ≒ 30ns)의 시간 간격을 유지토록하여 15ns∼35ns에 해당하는 카스신호와 라스신호간의 시간지연을 유지토록 함이 바람직하다.

이하 도면을 참조로 본 고안의 실시예를 상세히 설명하면 다음과 같다.

제2도는 본 고안에 대한 제1도 지연부(5)를 개선한 회로도로써 신호원부(4)의 Q에서 출력된 신호(①)와 외부의 클럭발생기에서 출력된 외부클럭(②)의 입력을 받아 구동하는 제 1 D플립플롭(11)과; 외부의 클럭발생기에서 출력된 외부클럭(②)와 제 1 D플립플롭(11)의 Q출력신호와 외부의 클럭발생기에서 출력된 외부클럭(②)를 입력으로 하여 구동하는 제 2 D플립플롭(12)과; 외부의 클럭발생기에서 출력된 외부클럭(②)를 반전되도록 하는 낫게이트(NOT)와; 낫게이트(NOT)에서 반전시킨 신호와 신호원부(4)의 Q에서 출력된 신호(①)를 입력받아 구동하는 제 3 D 플립플롭(13)과; 낫게이트(NOT)에서 반전시킨 신호와 제 3 D플립플롭(13)의 Q출력신호를 입력으로 하는 제 4 D플립플롭(14)과; 제 1 D플립플롭(11)의 Q*신호와 제 3 D플립플롭(13)의 Q*신호를 수신하여 카스신호를 생성하는 앤드게이트(AND) 및; 제 2 D플립플롭(12)의 Q출력신호와 제 4 D플립플롭(14)의 Q출력신호를 입력으로 하여 카스신호를 출력하는 노어게이트(NOR)로 이루지는 지연부(5')를 특징으로 하는 카스신호, 라스신호간 지연시간 안정화 장치이다.

이와같이 구성되는 본 고안의 동작을 설명하면, 상기 지연부(5')는 외부의 클럭발생기에서 출력된 외부클럭(②)가 상측으로 에지(Edge)되었을 시 에지된 클럭은 제 1 D플립플롭(11)과 제 3 D플립플롭(13)으로 입력되므로 외부클럭의 한 주기를 보장하는 직렬 전송 레지스터로 동작하여 신호를 발생하고, 상기 신호는 앤드게이트(AND)를 통해 라스신호로 출력이 되고, 외부의 클럭발생기에서 출력된 외부클럭(②)가 하측으로 에지(Edge)되었을 시 에지된 클럭은 낫게이트(NOT)에 의해 구동되어 2플립플롭(12)과 제 4 D플립플롭(14)으로 입력되어 제 2 D플립플롭(12)의 Q출력신호와 제 4 D플립플롭(14)의 Q출력신호를 노어게이트(NOR)를 통해 카스 신호로 출력하므로, 상기 동작은 외부클럭의 한 주기를 동안 직렬 전송 레지스터로 동작하여 라스 신호와 카스신호는 클럭의 한 주기인 1/시간지연간격(33㎒)의 시간간격을 두고 동기를 유지하므로 약 30ns의 지연시간 간격이 생성되어, 상기의 동작을 안정적으로 계속 행할 수 있다.

이상과 같이 본 고안은 외부의 클럭발생기에서 출력된 외부클럭의 주기 간격으로 각각 카스신호와 라스신호를 구동토록하여 15ns∼35ns의 주기를 갖는 외부의 클럭발생기를 부여하면 안정적인 시간지연을 가질 수 있다.

Claims

카스(CAS*)신호와 라스(RAS*)신호의 지연부에 있어서, 외부의 클럭발생기에서 출력된 외부클럭(②)이 동기되어 클럭의 한 주기를 보장하는 직렬 전송 레지스터로 동작함으로써 신호를 발생하는 제 1 및 3 D플립플롭(11)(13)과; 상기 제 1 및 3 D플립플롭(11)(13)에서 발생된 신호를 각각 입력받아 라스(RAS*)신호로 출력하는 앤드게이트(AND)와; 외부의 클럭발생기에서 출력된 외부클럭에 동기되어 낫게이트(NOT)를 통과한 신호를 입력받는 제 2 및 4 D플립플롭(12)(14)및; 상기 제 2 및 4 D플립플롭(12)(14)의 각각의 출력신호를 카스신호로 출력하는 노어게이트(NOR)로 이루어짐으로써 시간지연을 시켜서 회로가 안정화 되도록함을 특징으로 하는 외부클럭을 사용한 D-램의 카스(CAS), 라스(RAS)신호의 지연 시간 안정화 장치.
제1항에 있어서, 외부클럭(②)은 라스(RAS*)신호와 카스(CAS*)신호의 시간간격내에 해당하는 주기를 갖는 외부의 클럭발생기를 부여하여 시간지연을 발생하는 것을 특징으로 하는 외부클럭을 사용한 D-램의 카스(CAS), 라스(RAS)신호의 지연 시간 안정화 장치.
제1항에 있어서, 상기 제 1 D플립플롭(11), 제 3 D플립플롭(13)은 외부의 클럭발생기에서 출력된 외부클럭(②)이 동기되었을 시 클럭을 입력받아서 구동토록 구성함을 특징으로 하는 외부클럭을 사용한 D-램의 카스(CAS), 라스(RAS)신호의 지연 시간 안정화 장치.
제1항에 있어서, 상기 2 플립플롭(12), 제 4 D플립플롭(14)은 외부의 클럭발생기에서 출력된 외부클럭(②)이 낫게이트(NOT)를 통과하고, 상기 통과된 신호에 동기되었을 시 제 1 및 3 플립플롭(11)(13)의 각각의 Q출력을 입력받아 구동토록 구성함을 특징으로 하는 외부클럭을 사용한 D-램의 카스(CAS), 라스(RAS)신호의 지연 시간 안정화 장치.