KR960019484A - 반도체소자 제조방법 - Google Patents
반도체소자 제조방법 Download PDFInfo
- Publication number
- KR960019484A KR960019484A KR1019940030638A KR19940030638A KR960019484A KR 960019484 A KR960019484 A KR 960019484A KR 1019940030638 A KR1019940030638 A KR 1019940030638A KR 19940030638 A KR19940030638 A KR 19940030638A KR 960019484 A KR960019484 A KR 960019484A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pattern
- light source
- mask
- shifter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자 제조방법에 관한 것으로, 반도체기판 상부에 하부절연층을 형성하고 하부물질층 상부에 물질층을 형성한 다음, 그 상부에 감광막을 형성하고 크롬이 사용되지 않은 위상반전마스크를 이용하여 상기 감광막을 노광 및 현상하여 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로 하여 상기 물질층을 식각함으로써 반도체소자가 고집적화됨에 따라 필요로 하는 표면적을 충족시키는 물질층패턴을 형성하여 반도체 소자의 신뢰성 향상 및 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 마스크의 일부분을 도시한 평면도,
제2A도 및 제2B도는 본 발명의 실시예에 따른 반도체소자 제조공정도.
Claims (14)
- 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 물질층을 형성하는 공정과, 상기 물질층 상부에 감광막을 형성하는 공정과, 위상반전마스크를 이용하여 상기 감광막을 노광 및 현상하여 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 물질층을 식각하여 물질층패턴을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 위상반전마스크는 석영기판 상부에 쉬프터패턴이 형성되는 것을 특징으로 하는 반도체소자 제조방법.
- 제2항에 있어서, 상기 쉬프터패턴은 광원의 파장보다 폭을 크게 형성한 부분, 광원의 파장과 폭을 같게 형성한 부분, 광원의 파장보다 폭을 작게 형성한 부분 및 이 부분들의 조합으로 형성한 부분으로 이루어지는 군에서 임의로 선택되는 한가지로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
- 제3항에 있어서, 상기 광원의 파장은 노광장비의 파장과 관계없이 모든 파장이 사용되는 것을 특징으로 하는 반도체소자 제조방법.
- 제4항에 있어서, 상기 쉬프터는 감광막 및 SOG로 이루어지는 군에서 임의로 선택되는 한가지로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제3항에 있어서, 상기 쉬프터패턴은 석영기판의 일부를 식각하여 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 반조체기판 상부에 소자분리절연막, 게이트산화막 및 게이트전극이 형성된 하부절연층을 형성하는 공정과, 콘택마스크를 이용하여 상기 하부절연층을 식각함으로써 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 전도체를 형성하는 공정과, 상기 전도층 상부에 감광막을 형성하는 공정과, 노광마스크로 사용된 위상반전마스크를 이용하여 상기 감광막을 노광 및 현상함으로써 원형홈을 구비하는 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 전도체를 식각함으로써 표면적이 증가된 저장전극을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 반도체소자 제조방법.
- 제7항에 있어서, 상기 위상반전마스크는 석영기판 상부에 쉬프터패턴이 형성되는 것을 특징으로 하는 반도체소자 제조방법.
- 제8항에 있어서, 상기 쉬프터패턴은 광원의 파장보다 폭을 크게 형성한 부분, 광원의 파장과 폭을 같게 형성한 부분, 광원의 파장보다 폭을 작게 형성한 부분 및 이 부분들의 조합으로 형성한 부분으로 이루어지는 군에서 임의로 선택되는 한가지로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
- 제9항에 있어서, 상기 광원의 파장은 노광장비의 사용파장과 상관없이 모든 파장이 사용되는 것을 특징으로 하는 반도체소자 제조방법.
- 제9항에 있어서, 상기 쉬프터는 광원이 투과할 수 있는 물질로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
- 제9항에 있어서, 상기 쉬프터는 감광막 및 SOG로 이루어지는 군에서 임의로 선택되는 한가지로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제9항에 있어서, 상기 쉬프터패턴은 석영기판을 식각하여 형성되는 것을 특징으로 하는 반도체소자 제조방법.
- 제7항에 있어서, 상기 콘택홀은 상기 감광막패턴에 형성된 원형홈과 콘택마스크로 인하여 위치가 다르게 형성되는 것을 특징으로 하는 반도체소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030638A KR0158907B1 (ko) | 1994-11-21 | 1994-11-21 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030638A KR0158907B1 (ko) | 1994-11-21 | 1994-11-21 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019484A true KR960019484A (ko) | 1996-06-17 |
| KR0158907B1 KR0158907B1 (ko) | 1999-02-01 |
Family
ID=19398532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940030638A KR0158907B1 (ko) | 1994-11-21 | 1994-11-21 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0158907B1 (ko) |
-
1994
- 1994-11-21 KR KR1019940030638A patent/KR0158907B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0158907B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6432619B2 (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| KR19980025511A (ko) | 스티칭 노광 공정에 사용되는 마스크 | |
| KR960019484A (ko) | 반도체소자 제조방법 | |
| KR19980026623A (ko) | 위상 쉬프트 마스크 및 그 제조방법 | |
| KR970063431A (ko) | 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법 | |
| KR970022501A (ko) | 콘택홀 제조용 위상반전 마스크 | |
| US20220121106A1 (en) | Methods of fabricating phase shift photomasks | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR19980077753A (ko) | 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법 | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR19990015462A (ko) | 2개의 포토마스크를 사용하는 포토리소그래피 공정에의한반도체 장치의 패턴 형성 방법 | |
| KR19990074927A (ko) | 계단진 측벽을 가지는 반도체 장치의 포토레지스트 패턴을 형성하는 방법 | |
| KR20090070704A (ko) | 포토 마스크 및 그의 형성 방법 | |
| KR0165360B1 (ko) | 반도체 리소그라피 방법, 이에 사용되는 포토마스크 및 그 제조방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR0171944B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR19990012266A (ko) | 포토 마스크의 리페어 방법 | |
| KR980005543A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR960039137A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR980003882A (ko) | 위상반전 마스크 제조방법 | |
| KR970062807A (ko) | 위상반전마스크 형성방법 | |
| KR950021097A (ko) | 고집적 반도체 소자의 미세 콘택 형성방법 | |
| KR960019517A (ko) | 반도체 소자의 콘택 홀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |