KR960015485B1 - 장벽금속의 풋 제거 방법 - Google Patents
장벽금속의 풋 제거 방법 Download PDFInfo
- Publication number
- KR960015485B1 KR960015485B1 KR1019930012954A KR930012954A KR960015485B1 KR 960015485 B1 KR960015485 B1 KR 960015485B1 KR 1019930012954 A KR1019930012954 A KR 1019930012954A KR 930012954 A KR930012954 A KR 930012954A KR 960015485 B1 KR960015485 B1 KR 960015485B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- foot
- barrier metal
- tin
- metal
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 31
- 230000004888 barrier function Effects 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 238000001312 dry etching Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용없음
Description
제1A도 및 제1B도는 종래기술에 따라 장벽금속이 식각된 상태의 단면도.
제2도는 본 발명에 따라 장벽금속의 풋이 제거되는 상태를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 2 : TiN 또는 Ti막
3 : Al막 4 : 감광막
본 발명은 반도체 제조공정중 장벽금속의 풋(foot) 제거 방법에 관한 것이다.
일반적으로 금속배선 형성시 장벽금속으로 TiN 또는 Ti를 사용하고 있다.
제1A도는 금속배선을 형성하기 위해 웨이퍼(1)상에 장벽금속인 TiN 또는 Ti(2)막과, 금속라인인 Al(3)막을 차례로 적층한 후, 소정의 패턴을 형성키 위해 상기 Al(3)막 상에 감광막(4) 마스크 패턴을 형성한 다음에 BCl3, Cl2및 N2가스를 사용하여 상기 Al(3)막, TiN 또는 Ti(2)막을 건식식각한 상태의 단면도이다.
이때, 도면에 도시된 A부분과 같이 상기 장벽금속 TiN 또는 Ti(2)막의 가장자리가 충분히 제거되지 않는 장벽금속의 풋(foot)이 발생하게 된다.
그러므로, 상기 장벽금속의 풋(foot)을 제거하기 위하여 종래에는 과도식각을 진행하였는데, 이때는 제1b도에 도시된 바와 같이 상기 TiN 또는 Ti(2)막과 Al(3)막 사이의 식각률 차이로 인해 상기 Al(3)막 하단부에 언더컷(under cut)현상(도면부호 B)이 발생하는 문제점이 있었다.
따라서, 본 발명은 과도식각이 아닌 CF4가스를 사용 장벽금속의 풋(foot)을 제거하므로써 양호한 윤곽의 금속배선을 형성하는 장벽금속의 풋 제거 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 안출된 본 발명은 웨이퍼상에 장벽금속인 TiN 또는 Ti막 상에 Al막이 형성된 상태에서 감광막 마스크 패턴을 사용하여 상기 Al막 및 TiN 또는 Al막 및 Ti막을 건식식각한 후 식각되지 않고 잔류하는 장벽금속의 풋 제거 방법에 있어서 ; 상기 감광막 제거시 CF4가스를 첨부하여 TiN 또는 Ti막의 풋을 제거하는 것을 특징으로 한다.
이하, 첨부된 도면 제2도를 참조하여 본 발명을 상세히 설명한다.
본 발명은 상기 제1a도에 도시된 바와 같이 감광막 마스크를 사용 금속층을 식각한 후 식각되지 않고 잔류하는 장벽금속의 풋을 CF4가스를 사용하여 식각 제거하는 것으로 감광막을 제거하는 공정에서 동시에 제거된다.
즉, 공정챔버에 O2가스를 주입하여 감광막 제거하는데, 이때 CF4가스를 첨부하여 아래 식(1)과 같이 래디컬(radical) F*를 형성한 후 상기 F*와 TiN 또는 Ti막의 반응에 의해 TiN 또는 Ti막의 풋을 식각한다.
아래 식(2)는 F*와 TiN의 반응식이고, 식(3)는 F*와 Ti의 반응식이다.
CF4………→ CF3 -+F*……………………………………………………식(1)
F*+TiN ………→ TiFx+N2…………………………………………………식(2)
F*+Ti ………→ TiFX ………………………………………………………식(3)
제2도는 본 발명에 따라 장벽금속의 풋이 제거된 상태의 단면도로서, 도면에 도시된 바와 같이 금속층인 Al(3)막, TiN 또는 Ti(2)막을 식각하기 위해 마스크로 사용했던 감광막과 식각되지 않았던 TiN 또는 Ti막의 풋이 제거된 상태이다.
본 발명은 종래기술과 같이 과도식각을 통해 장벽금속의 풋을 제거하는 것이 아니라 감광막 제거 단계에서 CF4가스를 첨부하여 장벽금속의 풋을 제거하였기 때문에 언더컷과 같은 문제점이 발생하지 않으며 별다른 공정의 첨가없이 기존의 공정을 이용 간단히 장벽금속의 풋을 제거할 수 있는 효과가 있다.
Claims (1)
- 웨이퍼(1)상에 장벽금속인 TiN 또는 Ti막(2)상에 Al막(3)이 형성된 상태에서 감광막(4) 마스크 패턴을 사용하여 상기 Al막(3) 및 TiN 또는 Al막(3) 및 Ti막(2)을 건식식각한 후 식각되지 않고 잔류하는 장벽금속의 풋(foot) 제거 방법에 있어서 ; 상기 감광막(4) 제거시 CF4가스를 첨부하여 TiN 또는 Ti막(2)의 풋을 제거하는 것을 특징으로 하는 장벽금속의 풋 제거 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012954A KR960015485B1 (ko) | 1993-07-09 | 1993-07-09 | 장벽금속의 풋 제거 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012954A KR960015485B1 (ko) | 1993-07-09 | 1993-07-09 | 장벽금속의 풋 제거 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004404A KR950004404A (ko) | 1995-02-18 |
| KR960015485B1 true KR960015485B1 (ko) | 1996-11-14 |
Family
ID=19359045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930012954A KR960015485B1 (ko) | 1993-07-09 | 1993-07-09 | 장벽금속의 풋 제거 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015485B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419011B1 (ko) * | 2001-03-19 | 2004-02-14 | 삼성전자주식회사 | 비아 콘택을 형성하기 위한 애슁 공정 |
-
1993
- 1993-07-09 KR KR1019930012954A patent/KR960015485B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950004404A (ko) | 1995-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451291A (en) | Method for forming a via contact hole of a semiconductor device | |
| US6500767B2 (en) | Method of etching semiconductor metallic layer | |
| KR960015485B1 (ko) | 장벽금속의 풋 제거 방법 | |
| KR100271915B1 (ko) | 포토레지스트 제거 방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100284142B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100214251B1 (ko) | 배선층 형성방법 | |
| KR100484896B1 (ko) | 금속 식각 공정 시 금속 부식 방지 방법 | |
| KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
| KR940027074A (ko) | 경사식각에 의한 반도체 소자의 콘택홀 형성방법 | |
| KR100236077B1 (ko) | 반도체 소자 제조방법 | |
| KR0168166B1 (ko) | 반도체 소자의 폴리머 제거방법 | |
| KR100568098B1 (ko) | 금속 패턴 형성 방법 | |
| KR0151618B1 (ko) | 폴리실리콘 패턴 형성방법 | |
| KR950004978B1 (ko) | 실리사이드막/폴리실리콘층 식각방법 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| KR960006341B1 (ko) | 반도체 소자의 스몰포켙 제거 방법 | |
| KR100528445B1 (ko) | 이중 게이트 산화막 형성 방법 | |
| KR940002298B1 (ko) | 2단계 mlr을 이용한 포토 마스크 제조방법 | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| KR0137619B1 (ko) | 반도체 장치 제조 방법 | |
| KR20000027241A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100520686B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| KR980005550A (ko) | 반도체 소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |