KR960015049A - 티에프티의 액티브 레이어 및 제조방법 - Google Patents

티에프티의 액티브 레이어 및 제조방법 Download PDF

Info

Publication number
KR960015049A
KR960015049A KR1019950034873A KR19950034873A KR960015049A KR 960015049 A KR960015049 A KR 960015049A KR 1019950034873 A KR1019950034873 A KR 1019950034873A KR 19950034873 A KR19950034873 A KR 19950034873A KR 960015049 A KR960015049 A KR 960015049A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon layer
deposition rate
active layer
fine
Prior art date
Application number
KR1019950034873A
Other languages
English (en)
Other versions
KR0154777B1 (ko
Inventor
차동운
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950034873A priority Critical patent/KR0154777B1/ko
Publication of KR960015049A publication Critical patent/KR960015049A/ko
Application granted granted Critical
Publication of KR0154777B1 publication Critical patent/KR0154777B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

이 발명은 티에프티 기판 제작에서의 아멀퍼스 실리콘 투스텝 성막 및 제조방법에 관한 것으로 아몰포스 실리콘 레이어를 전기적 특성 우수 레이어와 물리, 기계적 특성 우수 레이어로 구분하여 증착함으로써 텍트(Tact) 타임을 반감하고, 또 상대적으로 점착력 강화 및 하이 디포지션 레이트(High deposition Rate)를 실현하여 처리속도를 증가할 수 있는 티에프티 기판 제작에서의 아멀퍼스 실리콘 투스텝 성막 및 제조방법에 관한 것이다.

Description

티에프티의 액티브 레이어 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명의 실시예에 따른 티에프티 기판 제작에서의 아몰퍼스 실리콘 투스텝 성막의 단면도이다,
제4도는 이 발명의 실시예에 따른 티에프티 기판 제작에서의 아몰퍼스 실리콘 투스텝 성막의 플라즈마 화학기상성장 설비 구성예를 도시한 블록도이다,
제5도는 이 발명의 다른 실시예에 따른 탑 게이트형 티에프티 소자에서 본 발명을 구성한 단면도이다.

Claims (9)

  1. 게이트 절연막과 연속하여 로우 디포지션 레이트로 성막된 파인 아몰포스 실리콘 레이어와; 상기 파인 아몰포스 실리콘 레이어 보다 높은 디포지션 레이트로 성막된 코스 아몰포스 실리콘 레이어를 포함하여 구성되어짐을 특징으로 하는 티에프티의 액티브 레이어.
  2. 제1항에 있어서, 상기한 파인 아몰포스 실리콘 레이어의 포트 앤드 다크 컨덕션 센서티비티가 106이고, 상기한 코스 아몰포스 실리콘 레이어의 포토 앤드 다크 컨덕션 센서티비티가 104∼105인 것을 특징으로 하는 티에프티의 액티브 레이어.
  3. 제1항에 있어서, 상가한 로우 디포지션 레이트로 성막된 아몰포스 실리콘 레이어의 두께가 500Å인 것을 특징으로 하는 티에프티의 액티브 레이어.
  4. 제1항에 있어서, 상기한 하이 디포지션 레이트로 성막된 아몰포스 실리콘 레이어의 두께가 1000∼1500Å인 것을 특징으로 하는 티에프티 티에프티의 액티브 레이어.
  5. 제1항에 있어서, 상기한 아몰포스 실리콘 레이어는 화학기상 성장법에 의해서 성막되는 것을 특징으로 하는 티에프티의 액티브 레이어.
  6. 제3항에 있어서, 상기한 로우 디포지션 레이트는 70∼500Å/min인 것을 특징으로 하는 티에프티의 액티브 레이어.
  7. 제4항에 있어서. 상기한 하이 디포지션 레이트는 500∼1000Å/min인 것을 특징으로 하는 티에프티의 액티브 레이어.
  8. 로우 디포지션 레이트로 성막된 아몰포스 실리콘 레이어인 파인 아몰포스 실리콘 레이어를 게이트 질화막 계면에 얇게 증착하는 단계와; 상기 파인 아몰포스 실리콘 레이어의 위에 상기 파인 아몰포스 실리콘 레이어 보다 높은 디포지션 레이트로 성막된 아몰포스 실리콘 레이어인 코스 아몰포스 실리콘 레이어를 증착하는 단계로 구성되어짐을 특징으로 하는 티에프티의 액티브 레이어 제조방법.
  9. 기판상에 소오스 드레인 전극 및 옴익 컨택트 층을 두고, 하이 디포지션 레이트로 성막된 아몰포스 실리콘 층과 로우 디포지션 레이트로 성막된 아몰포스 실리콘 층을 두고, 그 위에 게이트 절연막과 게이트 전극을 형성한 구조로 이루어지는 것을 특징으로 하는 탑 게이트형 티에프티의 액티브 레이어.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034873A 1994-10-18 1995-10-11 티에프티의 액티브 레이어 및 제조방법 KR0154777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034873A KR0154777B1 (ko) 1994-10-18 1995-10-11 티에프티의 액티브 레이어 및 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19940026630 1994-10-18
KR94-26630 1994-10-18
KR1019950034873A KR0154777B1 (ko) 1994-10-18 1995-10-11 티에프티의 액티브 레이어 및 제조방법

Publications (2)

Publication Number Publication Date
KR960015049A true KR960015049A (ko) 1996-05-22
KR0154777B1 KR0154777B1 (ko) 1998-11-16

Family

ID=19395327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034873A KR0154777B1 (ko) 1994-10-18 1995-10-11 티에프티의 액티브 레이어 및 제조방법

Country Status (3)

Country Link
JP (1) JPH08255917A (ko)
KR (1) KR0154777B1 (ko)
TW (1) TW299502B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076934A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터 액정표시장치 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077366A (ja) 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076934A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
TW299502B (ko) 1997-03-01
JPH08255917A (ja) 1996-10-01
KR0154777B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
JPS56135968A (en) Amorphous silicon thin film transistor and manufacture thereof
KR970030474A (ko) 반도체 소자의 앝은 접합 형성방법
EP0217405B1 (en) Transparent conductive film and method of fabricating the same
JP3040352B2 (ja) 薄膜トランジスタおよびその製造方法
KR970072462A (ko) 오옴 접촉 구조가 개선된 스태거드 박막 트랜지스터와 그 제조방법
JPH0348671B2 (ko)
KR960015049A (ko) 티에프티의 액티브 레이어 및 제조방법
JPH0546106B2 (ko)
JP2653092B2 (ja) 相補型薄膜トランジスタ及びその製造方法
JPS6437535A (en) Thin film semiconductor element
KR970003667A (ko) 반도체 소자의 도전층 형성방법
KR100270363B1 (ko) 박막트랜지스터 제조방법
JPS6347979A (ja) 薄膜トランジスタ
KR940012653A (ko) 박막트랜지스터 제조방법
KR940022706A (ko) 비아콘택 제조방법
KR960012386A (ko) 박막트랜지스터 제조방법
KR970030668A (ko) 반도체장치의 금속배선 형성 방법
KR920003534A (ko) 박막트랜지스터의 제조방법
KR930015095A (ko) 박막트랜지스터
KR910013496A (ko) 반도체 장치의 제조방법
KR920005367A (ko) 평탄면을 갖는 박막 트랜지스터 및 그의 제조방법
KR900007079A (ko) 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법
JPH03278469A (ja) 薄膜半導体装置
TW350126B (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 17

EXPY Expiration of term