KR960012483A - 비휘발성 메모리 셀 및 그 제조방법 - Google Patents
비휘발성 메모리 셀 및 그 제조방법 Download PDFInfo
- Publication number
- KR960012483A KR960012483A KR1019940022552A KR19940022552A KR960012483A KR 960012483 A KR960012483 A KR 960012483A KR 1019940022552 A KR1019940022552 A KR 1019940022552A KR 19940022552 A KR19940022552 A KR 19940022552A KR 960012483 A KR960012483 A KR 960012483A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- nonvolatile memory
- oxide film
- polysilicon layer
- memory cell
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 7
- 229920005591 polysilicon Polymers 0.000 claims 7
- 238000005530 etching Methods 0.000 claims 4
- 125000006850 spacer group Chemical group 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 메모리 셀(Nonvolatile Memory Cell) 및 그 제조방법에 관한 것으로, 플로팅 게이트(Floating Gate)를 컨트롤 게이트(Control Gate)와 실렉트 게이트(Select Gate)사이에 형성하여 더블 커플링(Double Coupling)에 의한 기록(Program) 및 소거(Erase) 효율을 증가시킬 수 있는 비휘발성 메모리 셀 및 그 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2I도는 본 발명에 의한 비휘발성 메모리 셀 제조방법을 설명하기 위한 소자의 단면도.
제3A 내지 3C도는 본 발명의 비휘발성 메모리 셀의 동작상태를 설명하기 위한 셀의 단면도.
Claims (4)
- 비휘발성 메모리 셀에 있어서, 플로팅 게이트가 컨트롤 게이트와 실렉트 게이트 사이에 형성된 것을 특징으로 하는 비휘발성 메모리 셀.
- 제1항에 있어서, 상기 실렉트 게이트는 플로팅 게이트 하부의 소오스(23A)측에 형성된 것을 특징으로 하는 비휘발성 메모리 셀.
- 비휘발성 메모리 셀 제조방법에 있어서, 필드 산화막(12)으로 소자 활성영역이 확정된 기판(11)상에 제1산화막(13)을 산화공정으로 성장시키고, 그 상부에 제1폴리실리콘층(14), 제1ONO 절연막(15) 및 HTO막(16)을 순차적으로 형성하는 단계와, 상기 단계로부터 실렉트 게이트 마스크를 사용하여 제1폴리실리콘층(14)을 식각하는 단계와, 상기 단계로부터 식각된 제1폴리실리콘층(14) 측면에 스페이서 산화막(18)을 형성하는 단계와, 상기 단계로부터 스페이서 산화막(18) 형성시 노출된 기판(11)에 제2산화막(19)을 열산화공정으로 성장시키는 단계와, 상기 단계로부터 제2폴리실리콘층(20)을 증착한 후 제1 및 제2플로팅 게이트 마스크를 사용한 식각공정으로 소오스 및 드레인이 형성될 부분을 개방하는 단계와, 상기 단계로부터 불순물 이온 주입공정으로 소오스 및 드레인(23A 및 23B)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 제2ONO 절연막(24)및 제3폴리실리콘층(25)을 순차적으로 형성하고, 컨트롤 게이트 마스크를 사용하여 상기 제3폴리실리콘층(25)을 패턴화하는 단계로 이루어지는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
- 제3항에 있어서, 상기 제1플로팅 게이트 마스크는 제1 및 2폴리실리콘층(14 및 20)을 자기정렬 식각하여 소오스가 형성될 부분을 개방시키고, 상기 제2플로팅 게이트 마스크는 제2폴리실리콘층(20)을 식각하여 드레인이 형성될 부분을 개방시키는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940022552A KR960012483A (ko) | 1994-09-08 | 1994-09-08 | 비휘발성 메모리 셀 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940022552A KR960012483A (ko) | 1994-09-08 | 1994-09-08 | 비휘발성 메모리 셀 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960012483A true KR960012483A (ko) | 1996-04-20 |
Family
ID=66686679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940022552A KR960012483A (ko) | 1994-09-08 | 1994-09-08 | 비휘발성 메모리 셀 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960012483A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100751580B1 (ko) * | 2004-02-13 | 2007-08-27 | 샌디스크 코포레이션 | 플로팅 게이트들 간의 크로스 커플링을 제한하기 위한 쉴드플레이트 |
| US9337287B2 (en) | 2013-09-06 | 2016-05-10 | SK Hynix Inc. | Non-volatile memory device |
-
1994
- 1994-09-08 KR KR1019940022552A patent/KR960012483A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100751580B1 (ko) * | 2004-02-13 | 2007-08-27 | 샌디스크 코포레이션 | 플로팅 게이트들 간의 크로스 커플링을 제한하기 위한 쉴드플레이트 |
| US9337287B2 (en) | 2013-09-06 | 2016-05-10 | SK Hynix Inc. | Non-volatile memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960026895A (ko) | 이이피롬 셀 및 그 제조방법 | |
| KR100661225B1 (ko) | 이이피롬 소자 제조 방법 | |
| KR960036090A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR910015065A (ko) | 플로팅 게이트 기억셀의 전기적 소거 특성을 개선하는 방법 | |
| KR960036089A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| WO2007117977A2 (en) | Memory cell with reduced size and standby current | |
| KR960012483A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
| JP2877556B2 (ja) | 不揮発性半導体装置及びその製造方法 | |
| KR20020045434A (ko) | 스플리트 게이트형 플래시 메모리 소자 제조방법 | |
| KR950013387B1 (ko) | 반도체 기억장치 및 그의 제조방법 | |
| KR100474738B1 (ko) | 플래쉬 메모리의 셀 제조 방법 | |
| KR100734075B1 (ko) | 플래쉬 메모리 셀의 구조 및 그의 제조 방법 | |
| KR960006051A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR930004347B1 (ko) | 불휘발성 반도체 메모리 소자의 제조방법 | |
| KR100252925B1 (ko) | 반도체 장치의 플래쉬 이피롬 제조방법 | |
| KR950004607A (ko) | 불휘발성 반도체 메모리 제조방법 | |
| KR19980053442A (ko) | 플래쉬 메모리 셀 제조방법 | |
| KR100325618B1 (ko) | 선택적 에피탁시 성장을 이용하여 제조된 플래쉬 메모리및 그 제조방법 | |
| KR970013338A (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| JPH04118960A (ja) | 半導体装置の製造方法 | |
| JPH0722524A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR960039406A (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
| KR960006050A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR20030002726A (ko) | 반도체 소자의 제조 방법 | |
| JPS62249487A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |