KR960011742A - 데이터처리장치 - Google Patents

Abstract

어드레스변환기구를 갖는 데이타처리장치에 관한 것으로써, 칩점유면적과 전력소비량을 증대시키지 않고 다수의 페이지사이즈를 서포트할 수 있게 하기 위해, 가상기억을 서포트하는 데이타어리장치는 논리페이지사이즈를 페이지마다 설정할 수 있게 되고, 또한 가변으로 설정 가능하게 되는 다수의 논리페이지사이즈에 대해서 공통 이용되는 TLB를 갖고, 이 TLB는 논리페이지번호와 물리페이지번호의 싸을 기억하기 위한 기억영역을 각각 구비하고, 각각 인덱스어드레스가 공통화된 다수의 뱅크를 갖는 세트어소시에이티브방식의 캐쉬메모리로 되고, 서포트하는 논리페이지의 최대사이즈는 최소사이즈의 2의 누승수배로 되고, TLB의 뱅크수가 그 2의 투승수이상으로 된다.

이러한 장치를 이용하는 것에 의해, 칩점유면적과 전력소비량을 증대시키지 않고 다수의 페이지사이즈를 서포트할 수 있게 된다.

Description

데이타처리장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 1실시예에 관한 마이크로컴퓨터에 있어서의 다수의 페이지사이즈를 서포트하는 구성의 설명도.

제2도는 논리페이지어드레스의 일부를 그대로 이용해서 TLB를 인덱스하는 방법의 설명도.

제3도는 논리페이지어드레스의 일부와 프로세스번호의 일부를 사용해서 TLB를 인덱스하는 방법의 설명도.

Claims (29)

1. 논리어드레스공간을 다수의 논리페이지로 분할하고, 페이지단위로 논리어드레스를 물리어드레스로 변환하는 가상기억기능을 서포트 하는 데이타처리장치로써, 논리페이지의 사이즈가 페이지마다 설정가능하게 되며, 또한 사이즈가 설정가능하게 되는 다수의 논리페이지에 대해서 공통으로 이용되는 버퍼메모리를 갖고, 상기 버퍼메모리는 논리페이지번호와 물리페이지번호의 대응정보를 기억하기 위한 기억영역을 각각 갖고, 공통의 인덱스어드레스에 의해서 액세스되는 다수의 뱅크를 갖는 데이타처리장치.
2. 제1항에 있어서, 상기 설정가능하게 되는 논리페이지의 최대사이즈는 최소사이즈의 2의 주승수배로 되고, 상기 버퍼메모리의 뱅크의 수는 상기 2의 누승수이상인 데이타처리장치.
3. 제2항에 있어서, 상기 버퍼메모리는 논리페이지의 사이즈에 관계없이 설정가능한 다수의 페이지사이즈중 최대사이즈의 논리페이지어드레스에 있어서의 하위측 다수비트가 인첵스어드레스로 디는 데이타처리장치.
4. 제3항에 있어서, 상기 버퍼메모리는 논리페이지번호에 대응하는 논리페이지의 사이즈를 나타내기 위한 기억영역을 구비하고, 그 사이즈에 따라서 히트 판정에 반영될 어드레스비교의 비트수를 변화시키는 제어회로를 구비하는 데이타처리장치.
5. 제4항에 있어서, 상기 논리페이지번호와 물리페이지번호의 대응정보를 기억하는 기억영역은 최대논리페이지사이즈에 있어서의 논리페이지번호와 최소논리 페이지사이즈에 있어서의 논리페이지번호의 차비트를 보유하는 영역을 갖고, 상기 제어히로는 논리페이지의 사이즈정보에 따라서 상기 차비트에 대한 어드레스비교를 히트판정에 반영시킬지 시키지 않을지를 제어하는 데이타처리장치.
6. 가상기억을 서포트하는 데이타처리장치로써, 논리페이지번호와 물리페이지번호의 대응정보를 기억하기 위한 기억영역을 각각 갖고, 공통의 인덱스어드레스에 의해서 액세스되는 다수의 뱅크를 갖는 세트어소시에이티브방식의 캐쉬메모리에 의해서 구성된 버퍼메모리 및 상기 버퍼메모리에 대한 인덱스어드레스의 생성방법을 가변으로 하는 수단을 구비하는 데이타처리장치.
7. 제6항에 있어서, 상기 가변수단은 논리어드레스의 일부를 상기 논리어드레스를 이용하는 프로세스의 번호의 정보에 의해서 수식하는 수단 및 상기 수단에 의새서 얻어진 결과 또는 상기 논리어드레스의 일부망의 어느것을 인덱스용 어드레스로 채용할지를 지시하는 수단을 구히바는 데이타처리장치.
8. 가상기억을 서포트하는 데이타처리장치로써, 논리페이지번호와 물리페이지번호의 대응정보를 기억하기 위한 기억영역을 각각 갖고, 공통의 인덱스어드레스에 의해서 액세스되는 다수의 뱅크를 갖는 세트어소시에이티브방식의 캐쉬메모리에 의해서 구성된 버퍼메모리 및 상기 버퍼메모리의 다수의 뱅크중에서 기억정보를 치환할 뱅크를 소프트웨어의 실행에 의해서 임의로 지정하는 것이 가능하게 하는 중앙처리장치를 구비하는 데이타처리장치.
9. 제8항에 있어서, 기억정보를 치환할 뱅크를 임의로 지정하기 위한 정보가 상기 중앙처리장치에 의한 소프트웨어의 실행에 의해서 설정되는 레지스터를 또 구비하는 데이타처리장치.
10. 가상기억을 서포느하는 데이타처리장치로써, 논리페이지번호와 물리페이지번호의 대응정보를 기억하기 위한 기억영역을 각각 갖고, 공통의 인덱스어드레스에 의해서 액세스되는 다수의 뱅크를 갖는 세트어소시에이티브방식의 캐쉬메모리에 의해서 구성된 버퍼메모리, 상기 다수의 뱅크중에서 기억정보를 치환할 뱅크의 지정을 일정한 규칙에 따라서 실행하는 하드웨어수단 및 상기 하드웨어수단에 의한 뱅크의 지정을 소프트웨어의 실행에 의해서 임의로 변경하는 것이 가능한 중앙처리장치를 구비하는 데이터처리장치.
11. 제10항에 있어서, 상기 하드웨어수단은 계수수단을 갖고, 그 계수수단의 비트수의 2의 누승수가 상기 버퍼메모리의 뱅크수와 일치되고, 상기 치환할 배으를 지정하는 일정한 규칙은 버퍼메모리에 대한 기억정보의 치환이 필요하게 된 경우에 그 계수수단을 1인크리먼트 하고, 어떤 뱅크도 인덱스된 기억영역에 유효된 데이타를 유지하고 있는 경우에는 그 인크리먼트된 결과를 치환할 뱅크번호로 하고, 어떤 뱅크가 인덱스딘 기억영역에 유효한 데이타를 유지하고 있지 않은 경우에는 그 뱅크의 번호를 계수수단에 세트하고, 세트된 번호의 뱅크을 치환할 뱅크로 하고, 상기 소프트웨어의 실행에 의해서 임의로 값이 변경되는 대상은 상기 계수수단의 각 비트로 되는 데이타처리장치.
12. 가상기억을 서포트하는 데이타처리장치로써, 논리어드레스공간을 논리페이지로 분할해서 논리페이지단위로 논리어드레스를 물리어드레스로 변환하는 어드레스변환기구를 구비한 데이타처리장치는 실행될 다수의 프로세스의 각각이 논리공간을 전역에 걸치는 각각의 어드레스변환정보를 가질때 프로세스번호에 의해서 논리어드레스를 수식 또는 확장하는 다중 가상기억과 실행될 다수의 프로세스에 논리어드레스공간의 일부가 배타적으로 할당되고, 각각의 프로세스가 그것에 할당된 노리어드레스공간의 어드레스변환정보를 가질때 프로세스번호에 의해서 논리어드레스를 수식 또는 확장하지 않는 단일 가상기억을 갖고, 상기 다중 가상기억과 상기 단일 가상기억을 선택하기 위한 선택회로를 포함하는 데이타처리장치.
13. 제12항에 있어서, 상기 다중 가상기억에 있어서의 프로세스번호는 단일 가상기억에 있어서의 메모리보호 정보로써 사용되는 데이타처리장치.
14. 제12항에 있어서, 다중 가상기억과 단일 가상기억중 어느 것을 선택할지의 정보를 유지하는 레지스터를 또 포함하고, 상기 레지스터의 정보는 중앙처리장치가 소프트웨어를 실행하는 것에 의해서 임의로 설정되는 데이타처리장치.
15. 중앙처리장치의 논리어드레스공간을 논리페이지단위로 분할해서 페이지단위로 논리어드레스를 물리어드레스로 변환하는 가상기억을 서포트하는 데이타처리장치로써, 상기 중앙처리장치의 동작모드로써 특권모드 또는 사용자모드를 지시하는 모드비트, 다수의 프로세스의 각각이 논리공간의 전역에 걸치는 각각의 어드레스 변환정보를 가질때에는 프로세스번호에 의해서 논리어드레스를 수식 또는 확장하는 다중 가상기억을 또 다수의 프로세스에 논리어드레스공간의 일부가 배타적으로 할당되어 각각의 프로세스가 그것에 할당된 논리어드레스 공간의 어드레스변환정보를 가질때에는 프로세스번호에 의해서 논리어드레스를 수식 또는 확장하지 않는 단일 가상기억을 지시하는 제어비느, 프로세스번호, 상기 프로세스번호에 대응되는 논리페이지번호와 물리페이지번호의 대응정보 및 상기 프로세스번호에 대응되는 논리페이지번호가 다른 프로세스와 공유가능한지 아닌지를 나타내는 공유비트를 기억하기 위한 기억영역을 각각 갖고, 공통의 인덱스어드레스에 의해서 액세스되는 다수의 뱅크를 갖는 세트어소시에이티브방식의 캐쉬메모리에 의해서 구성된 어드레스변환버퍼 및 상기 공유비트가 비공유를 지시할때는 프로세스번호를 고려해서 어드레스변환버퍼에 있어서의 히트판정을 실행하고, 상기 제어비트로 지시된 단일 가상기억에 있어서 중앙처리장치가 사용자모드로 되며, 또한 공유비트가 비공유를 지시하고 있을때에는 프로세스번호를 메모리보호정보로써 고려하는 상기 어드레스변환버퍼의 제어회를 갖는 데이타처리장치.
16. 논리어드레스공간을 다수의 논리페이지단위로 분할해서 페이지단위로 논리어드레스를 물리어드레스로 변환하는 가상 기억기능을 서포트하는 데이타처리장치로써, 인덱스어드레스, 비교더드레스 및 오프세트어드레스를 갖는 논리어드레스를 형성하는 처리장치 및 상기 처리장치에 의해서 형성된 상기 논리어드레스를 물리어드레스로 변환하는 어드레스변환버퍼를 포함하고, 상기 어드레스변환버퍼는 각각이 논리페이지번호, 그 논리 페이지의 사이즈를 나타내는 사이즈정보 및 그 논리페이지번호에 대응한 물리페이지번호를 포함하는 다수의 엔트리를 각각 포함하는 다수의 뱅크, 상기 인덱스어드레스를 받고, 상기 다수의 뱅크의 각각에서 상기 인덱스 어드레스에 의해서 지시된 에트리를 선택하는 선택회로 및 선택된 엔트리로 부터의 논리페이지번호와 상기 비교어드레스를 비교하는 회로로써, 비교할 논리페이지번호의 비트수가 선택딘 엔트리내의 사이즈정보에 의해서 결정되는 비교회로를 포함하고, 엔트리내의 물리페이지번호와 상기 오프세트어드레스에서 상기 물리어드레스를 형성하는 데이타처리장치.
17. 제16항에 있어서, 상기 처리장치 및 상기 어드레스변환버퍼는 1개의 반도체칩에 형성되어 있는 데이타처리장치.
18. 제17항에 있어서, 상기 사이즈정보에 의해서 표시되는 논리페이지의 사이즈중 제1의 사이즈는 상기 사이즈정보에 의해서 표시되는 논리페이지의 제2의 사이즈에 애해서 2의 N승배익, 상기 뱅크의 수는 상기 2의 N승개 이상인 데이타처리장치.
19. 제17항에 있어서, 상기 처리장치에 의해서 그 내용을 설정하는 것이 가능한 제1의 제어비트를 또 갖고, 상기 데이타처리장치는 상기 논리어드레스에 포함되는 논리페이지번호에 의해서 지정되는 영역을 사용하는 프로세스를 특정하기 위한 프로세스번호를 출력하는 레지스터를 또 갖고, 상기 선택회로는 상기 제1의 제어비트가 제1의 상태로 설정되어 있을때 상기 인덱스어드레스를 상기 프로세스번호의 일부로 수식하고, 수식된 인덱스어드레스를 사용 프로세스번호의 일부로 수식하고, 수식된 인덱스어드레스를 사용 프로세스번호의 일부로 수식하고, 수식된 인덱스어드레스를 사용해서 엔트리를 선택하며, 상기 제1의 제어비트가 제2의 상태로 설정되어 있을 때 상기 인덱스어드레스를 사용해서 엔트리를 선택하는 데이타처리장치.
20. 제19항에 있어서, 상기 선택회로는 상기 인덱스어드레스와 상기 프로세스번호의 일부를 받는 배타적논리 회로와 상기 제1의 제어비트의 내용에 따라서 상기 배타적논리회로의 출력 또는 상기 인덱스어드레스를 디코드하는 디코더를 갖는 데이타처리장치.
21. 제19항에 있어서, 상기 엔트리는 상기 프로세스번호와 비교될 프로세스번호를 또 갖는 데이타처리장치.
22. 제17항에 있어서, 상기 처리장치에 의해서 그 내용이 설정가능한 제2의 제어비트를 갖고, 상기 인덱스어드레스에 의해서 선택되는 각각의 엔트리에 상기 논리어드레스에 대응하는 유효한 논리어드레스가 유지되어 있지 않을 때 상기 제2의 제어비트에 의해서 상기 다수의 뱅크중의 뱅크를 지정하는 선택회로를 포함하고, 상기 선택회로에 의해서 지정된 뱅크에 있어서, 상기 인덱스어드레스에 의해서 지정되는 엔트리에 상기 논리어드레스에 대응하는 물리어드레스를 라이트하고, 어드레스변환버퍼의 치환을 실행하는 데이타처리장치.
23. 제17항에 있어서, 상기 데이타처리장치는 상기 논리어드레스에 포함되는 논리페이지번호에 의해서 지정되는 영역을 사용하는 프로세스를 특정하기 위한 프로세스번호를 유지하는 것이 가능한 레지스터를 또 갖고, 상기 엔트리는 그것에 포함되는 논리페이지번호에 의해서 지정되는 영역을 사용하는 프로세스를 특정하기 위한 프로세스번호를 유지하는 것이 가능한 필드와 상기 영역이 다수의 프로세스사이에서 공용되는지 되지 않는지를 나타내는 공용정보를 또 갖고, 상기 비교회로에 있어서의 비교에 상기 레지스터의 내용과 상기 필드의 내용의 비교를 페치할지 하지않을지가 상기 공용정보에 의해서 결정되는 데이타처리장치.
24. 논리어드레스공간을 다수의 논리페이지단위로 분할해서 페이지단위로 논리어드레스를 물리어드레스로 변환하는 가상기억기능을 서포트하는 데이타처리장치로써, 인덱스어드레스, 비교어드레스 및 오프세트어드레스를 갖는 논리어드레스를 형성하는 처리장치.

    프로세스를 특정하기 위한 프로세스번호를 출력하는 회로, 상기 처리장치에 의해서 그 내용이 설정되고, 설정된 내용에 따라서 인덱스를 특정하기 위한 정보를 출력하는 회로 및 상기 처리장치에 형성된 상기 논리어드레스를 무리어드레스로 변환하는 어드레스변환버퍼를 포함하고, 상기 어드레스변환버퍼는 각각이 논리페이지 번호와 그 논리페이지번호에 대응한 물리페이지 번호를 포함하는 다수의 엔트리를 각각 포함하는 다수의 뱅크, 상기 인덱스어드레스, 상기 프로세스번호 및 상기 인덱스특정정보를 받고, 상기 인덱스특정정보의 내용에 따라서 인덱스어드레스 또는 상기 인덱스어드레스를 상기 프로세스번호의 일부로 수식하는 것에 의해 얻어진 인덱스어드레스에 의해서 상기 다수의 뱅크의 각각에서 엔트리를 선택하는 선택회로 및 선택된 에트리로 부터의 논리페이지번호와 상기 비교어드레스를 비교하는 비교회로를 포함하고, 엔트리내의 물리페이지번호와 상기 오프세트어드레스에서 상기 물리어드레스를 형성하는 데이타처리장치.
25. 제24항의 데이타처리장치는 1개의 반도체칩에 형성되어 있는 데이타처리장치.
26. 논리어드레스공간을 다수의 논리페이지단위로 분할해서 페이지단위로 논리어드레스를 물리어드레스로 변환하는 가상기억기능을 서포트하는 데이타처리장치로써, 인덱스어드레스, 비교어드레스 및 오프세트어드레스를 갖는 논리어드레스를 형성하는 처리장치, 상기 처리장치에 의해서 그 내용이 설정되는 뱅크지시회로 및 상기 처리장치에 의해서 형성된 논리어드레스를 물리어드레스로 변환하는 어드레스변환버퍼를 포함하고, 상기 어드레스변환버퍼는 각각이 논리페이지번호와 그 논리페이지번호에 대응한 물리페이지번호를 포함하는 다수의 엔트리를 각각 포함하는 다수의 뱅크, 상기 인덱스어드레스를 받고, 상기 다수의 뱅크의 각각에서 상기 인덱스어드레스에 의해서 지시된 엔트리를 선택하는 선택회로 및 선택된 엔트리로 부터의 논리페이지번호와 상기 비교어드레스를 비교하는 비교회로 및 상기 빅회로에 의해서 선택된 엔트리에 상기 논리어드레스에 대응하는 유효한 논리어드레스가 유지되어 있지 않는 것이 판명되었을때, 상기 뱅크지시회로에 의해 지시되어 있는 뱅크를 엔트리의 치환을 위해 지시하는 선택회로를 포함하고, 엔트리내의 물리페이지번호와 상기 오프세트어드레스에서 상기 물리어드레스를 형성하는 데이타처리장치.
27. 제26항의 데이타처리장치는 1개의 반도체칩에 형성디어 있는 데이타처리장치.
28. 논리어드레스공간을 다수의 논리페이지단위로 분할해서 페이지단위로 논리어드레스를 물리어드레스로 변환하는 가상기억기능을 서포트하는 데이타처리장치로써, 인덱스어드레스, 비교어드레스 및 오프세트어드레스를 갖는 논리어드레스를 형성하는 처리장치, 프로세스를 특정하기 이한 프로세스번호를 설정할 수 있는 레지스터 및 상기 처리장치에 의해서 형성된 상기 놀리어드레스를 물리어드레스로 변환하는 어드레스변환버퍼를 포함하고, 상기 어드레스변환| 버퍼는 각각이 논리페이지번호, 그 놀리페이지번호에 대응한 물리페이지번호, 상기 논리페이지번호에 의해서 지정되는 영역을 사용하는 프로세스를 특정하기 위한 프로세스번호를 유지하는 것이 가능한 필드 및 상기 영역의 다수의 프로세스사이에서 공용되는지 되지 않는지를 나타내는 공용정보를 포함하는 다수의 엔트리를 각각 포함하는 다수의 뱅크, 상기 인덱스어드레스를 받고, 상기 다수의 뱅크의 각각에서 인덱스어드레스에 의해서 지시된 엔트리를 선택하는 선택회로 및 선택된 엔트리로 부터의 논리페이지번호와 상기 비교어드레스를 비교하는 회로로써, 상기 레지스터의 내용과 상기 필드의 내용의 비교도 실행할지 실행하지 않을지가 상기 공용정보에 의해서 결정되는 비교회로를 포함하고, 엔트리내의 물리페이지번호와 상기 오프세트어드레스에서 상기 물리어드레스를 형성하는 데이타처리장치.
29. 제28항의 데이타처리장치는 1개의 반도체칩에 형성되어 있는 데이타처리장치.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.