JPS63223849A - 多重仮想空間方式 - Google Patents
多重仮想空間方式Info
- Publication number
- JPS63223849A JPS63223849A JP62057243A JP5724387A JPS63223849A JP S63223849 A JPS63223849 A JP S63223849A JP 62057243 A JP62057243 A JP 62057243A JP 5724387 A JP5724387 A JP 5724387A JP S63223849 A JPS63223849 A JP S63223849A
- Authority
- JP
- Japan
- Prior art keywords
- space
- multiple virtual
- virtual space
- spaces
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
計算機における多重仮想空間方式であって、所定仮想空
間上でのOS(Operating Systems)
の容量拡大によるユーザアプリケーション空間が縮小さ
れるqとを解決するために、プログラムの走行レベルご
とに多重仮想空間を設け、且つ各多重仮想空間に共通な
領域を設定することにより、仮想空間の拡大を図ると共
に、ユーザアプリケーション空間の拡大が可能となる。
間上でのOS(Operating Systems)
の容量拡大によるユーザアプリケーション空間が縮小さ
れるqとを解決するために、プログラムの走行レベルご
とに多重仮想空間を設け、且つ各多重仮想空間に共通な
領域を設定することにより、仮想空間の拡大を図ると共
に、ユーザアプリケーション空間の拡大が可能となる。
本発明は、計算機の仮想記憶空間、特に拡大された仮想
記憶空間を管理する場合の多重仮想空間方式に関する。
記憶空間を管理する場合の多重仮想空間方式に関する。
ソフトウェアに基づき処理を実行する計算機では、ハー
ドウェアとユーザ又はユーザプログラムとの間にあって
、その計算機の処理を自動化して全体の性能を高めるこ
とや、使いやすくすることを目的として、O3(Ope
rating Systems)が用いられている。
ドウェアとユーザ又はユーザプログラムとの間にあって
、その計算機の処理を自動化して全体の性能を高めるこ
とや、使いやすくすることを目的として、O3(Ope
rating Systems)が用いられている。
計算機を使用するユーザは、O3を介して計算機内ハー
ドウェアを使用することになる。このosはプログラム
モジュールの集まりであり、fl)資源の管理、タスク
の管理、ジョブの管理等を行う制御プログラム、(2)
システム編集、連係編集プログラムやサービスエイドか
らなるサービスプログラム等からなっている。
ドウェアを使用することになる。このosはプログラム
モジュールの集まりであり、fl)資源の管理、タスク
の管理、ジョブの管理等を行う制御プログラム、(2)
システム編集、連係編集プログラムやサービスエイドか
らなるサービスプログラム等からなっている。
一方、最近のO3はその機能拡張のため、仮想記憶空間
のうちO3の占める割合が大きくなり、ユーザプログラ
ム等の走るアプリケーションプログラム領域が小さくな
りつつある。
のうちO3の占める割合が大きくなり、ユーザプログラ
ム等の走るアプリケーションプログラム領域が小さくな
りつつある。
アプリケーションプログラム領域が小さくなると、アプ
リケーションプログラムのスルーブツトカ悪<なったり
、大きなアプリケーションプログラムは走行出来ない等
の問題が発生する。
リケーションプログラムのスルーブツトカ悪<なったり
、大きなアプリケーションプログラムは走行出来ない等
の問題が発生する。
従って、アプリケーションプログラムの領域を任意に占
めることが可能な仮想空間の拡張が望まれる。
めることが可能な仮想空間の拡張が望まれる。
第4図は従来例を説明する図を示す。第4図は所定空間
容量の仮想空間(イ)の構成領域を示し、その領域とし
ては符号1,2のO3領域と、符号3(0)〜3(n)
のアプリケーションプログラム領域と、符号4のリエン
トラントプログラム領域とからなっている。
容量の仮想空間(イ)の構成領域を示し、その領域とし
ては符号1,2のO3領域と、符号3(0)〜3(n)
のアプリケーションプログラム領域と、符号4のリエン
トラントプログラム領域とからなっている。
符号1,2のoBB域のうち、符号1はスーパバイザモ
ード(プログラム状態語(以下PS−と称する)の一部
に示される走行レベルビットSで指定される)のプログ
ラム領域であり、符号2はプロプレムモード(走行レベ
ルビットSで指定される)のプログラム領域である。
ード(プログラム状態語(以下PS−と称する)の一部
に示される走行レベルビットSで指定される)のプログ
ラム領域であり、符号2はプロプレムモード(走行レベ
ルビットSで指定される)のプログラム領域である。
又、符号4のリエントラントプログラムはアプリケーシ
ョンプログラム等の各プログラムに共通に使われるプロ
グラムが入っている。
ョンプログラム等の各プログラムに共通に使われるプロ
グラムが入っている。
この仮想空間(イ)の管理は、所定箇所に格納されてい
る管理テーブル(ロ)(例えば、動的アドレス変換を高
速に行うためのTLB(traslatin I。
る管理テーブル(ロ)(例えば、動的アドレス変換を高
速に行うためのTLB(traslatin I。
okaside buffer)内に格納)を参照して
行われ、この管理テーブル(ロ)には、各空間領域番号
1〜4による各空間に共通領域を示すCBitがあり、
C=1で共通空間領域を、C=Oで各空間領域の固有領
域をそれぞれ指定する。
行われ、この管理テーブル(ロ)には、各空間領域番号
1〜4による各空間に共通領域を示すCBitがあり、
C=1で共通空間領域を、C=Oで各空間領域の固有領
域をそれぞれ指定する。
従って、符号1,2.4の空間を管理する管理テーブル
(ロ)内のCBitはC=1、符号3(0)〜3(n)
の空間を管理する管理テーブル(ロ)内のCBitはC
=Oと記述されている。
(ロ)内のCBitはC=1、符号3(0)〜3(n)
の空間を管理する管理テーブル(ロ)内のCBitはC
=Oと記述されている。
又、本例でのプログラムの走行レベルとしては、スーパ
バイザモードと、プロプレムモードの2走行レベルを適
用したものである。
バイザモードと、プロプレムモードの2走行レベルを適
用したものである。
第4図の従来例では、これらの各プログラム領域が1つ
の仮想空間(イ)で構成されており、O3の走行レベル
をどの走行レベルで走らせるかの指定ハ、PS−の−領
域のビットである走行レベルビットSの指定、即ちスー
パバイザモード走行の場合は走行レベルビットS=1の
指定、プロプレムモード走行の場合は走行レベルビット
S=0の指定とする。
の仮想空間(イ)で構成されており、O3の走行レベル
をどの走行レベルで走らせるかの指定ハ、PS−の−領
域のビットである走行レベルビットSの指定、即ちスー
パバイザモード走行の場合は走行レベルビットS=1の
指定、プロプレムモード走行の場合は走行レベルビット
S=0の指定とする。
又、管理テーブル(ロ)内のCBitがC=1の場合は
、空間を意識しないで動作することになる。
、空間を意識しないで動作することになる。
尚、第4図の従来例での空間管理の情報は、論理アドレ
スの他に空間番号(図中の符号O〜nで表示し、空間1
0とも称する)とCBitとなる。
スの他に空間番号(図中の符号O〜nで表示し、空間1
0とも称する)とCBitとなる。
仮想空間方式にあって、O3の機能が拡張されるに伴い
アプリケーションプログラムの占める領域が小さくなる
傾向にある。その対策の1つとしてアプリケーションプ
ログラム領域を第4図に示すよ・うに拡大する方法が実
施されてきた。
アプリケーションプログラムの占める領域が小さくなる
傾向にある。その対策の1つとしてアプリケーションプ
ログラム領域を第4図に示すよ・うに拡大する方法が実
施されてきた。
しかし、O8の機能拡張の割合いはそれをはるかに凌駕
するものであり、それに伴い相対的にアプリケーション
プログラム領域3(0)〜3(n)の占める領域が小さ
くなる傾向にある。
するものであり、それに伴い相対的にアプリケーション
プログラム領域3(0)〜3(n)の占める領域が小さ
くなる傾向にある。
これにより、アプリケーションプログラムのスルーブツ
トが悪化し、且つ大きなステップ数を有するアプリケー
ションプログラムは走行出来なくなる等の問題点が、解
決されずに潜在することになる。
トが悪化し、且つ大きなステップ数を有するアプリケー
ションプログラムは走行出来なくなる等の問題点が、解
決されずに潜在することになる。
第1図は本発明の詳細な説明する図を示す。
第1図に示す本発明の原理図は多重仮想空間の構成を示
し、これは、 計算機内所定プログラムの走行レベルごとの多重仮想空
間(イ)′、(ハ)と、 各走行レベルごとの多重仮想空間(イ)′。
し、これは、 計算機内所定プログラムの走行レベルごとの多重仮想空
間(イ)′、(ハ)と、 各走行レベルごとの多重仮想空間(イ)′。
(ハ)に共通な領域0.0′を指示するビン)c+C′
を具備する多重仮想空間指示手段(ロ)′。
を具備する多重仮想空間指示手段(ロ)′。
(ニ)とで構成することにより、本発明の多重仮想空間
の拡張を実現する手段としている。
の拡張を実現する手段としている。
プログラムの走行レベルごとに多重仮想空間(イ)′、
(ハ)を設け、更に各多重仮想空間(イ)′、(ハ)に
共通な領域0.O′を設定すると共に、その共通領域0
.O′を指示する多重仮想空間指示手段(ロ)′、(ニ
)を具備して多重仮想空間を管理するように構成するこ
とにより、仮想空間の拡大が容易に図られると共に、ユ
ーザアプリケーション空間が拡大され、そのスループッ
トの向上が可能となる。
(ハ)を設け、更に各多重仮想空間(イ)′、(ハ)に
共通な領域0.O′を設定すると共に、その共通領域0
.O′を指示する多重仮想空間指示手段(ロ)′、(ニ
)を具備して多重仮想空間を管理するように構成するこ
とにより、仮想空間の拡大が容易に図られると共に、ユ
ーザアプリケーション空間が拡大され、そのスループッ
トの向上が可能となる。
以下本発明の要旨を第2図、第3図に示す実施例により
具体的に説明する。
具体的に説明する。
第2図は本発明の詳細な説明する図、第3図は多重仮想
空間の管理状況を説明する図をそれぞれ示す。尚、全図
を通じて同一符号は同一対象物を示す。
空間の管理状況を説明する図をそれぞれ示す。尚、全図
を通じて同一符号は同一対象物を示す。
本実施例におけるプログラムモードとしては、スーパバ
イザモードとプロプレムモードの2つとし、この指定は
PSW (第2図(B)及び第3図に示すもの)の一
部にあるSビットにより示されるものとする。又、この
2つのモードをそれぞれの走行レベルとして対応させる
。
イザモードとプロプレムモードの2つとし、この指定は
PSW (第2図(B)及び第3図に示すもの)の一
部にあるSビットにより示されるものとする。又、この
2つのモードをそれぞれの走行レベルとして対応させる
。
第3図は仮想空間を管理する管理テーブル(ロ)′、(
ニ)を、TLB■で実現した場合の実施例であり、論理
アドレス変換のメカニズムの一例を示すものである。
ニ)を、TLB■で実現した場合の実施例であり、論理
アドレス変換のメカニズムの一例を示すものである。
このTLB■には、ソフトウェアが管理する仮想空間の
管理テーブルの内、アドレス変換に必要な情報の一時的
コピー(例えば、c′、s、Cビットや空間識別番号(
空間10) 、タグ部、物理ページ番号等)が入ってい
る。但し、このTLB■はハードウェア(例えば、論理
アドレスレジスタ■)で索引される。
管理テーブルの内、アドレス変換に必要な情報の一時的
コピー(例えば、c′、s、Cビットや空間識別番号(
空間10) 、タグ部、物理ページ番号等)が入ってい
る。但し、このTLB■はハードウェア(例えば、論理
アドレスレジスタ■)で索引される。
本実施例では、SビットがS=1の時はスーパバイザモ
ード、S=0の時はプロプレムモードとし、このSビッ
トのセットはPS−の入れ換え及びある特権命令により
行われるものとする。
ード、S=0の時はプロプレムモードとし、このSビッ
トのセットはPS−の入れ換え及びある特権命令により
行われるものとする。
即ち、例えば第3図に示すように、TL8■にセットさ
れている内容と、現在走行中のPSW (現PS匈レジ
スタ■にセット)や、空間ID (現空間10レジスタ
■にセット)等を比較(比較器■及び■)してTLB■
の内容が無効な場合、所望の内容をTLB■にセットし
直す処理動作を行うことにより、PS−の再セット入れ
換えをする。
れている内容と、現在走行中のPSW (現PS匈レジ
スタ■にセット)や、空間ID (現空間10レジスタ
■にセット)等を比較(比較器■及び■)してTLB■
の内容が無効な場合、所望の内容をTLB■にセットし
直す処理動作を行うことにより、PS−の再セット入れ
換えをする。
尚、第3図中の符号■はTLB■内管理テーブルを介し
て実記憶空間■にアドレス変換される仮想記憶空間、符
号■は比較器、符号[相]、■はOR,符号@はAND
をそれぞれ示す。
て実記憶空間■にアドレス変換される仮想記憶空間、符
号■は比較器、符号[相]、■はOR,符号@はAND
をそれぞれ示す。
第2図(A)に示す本実施例の多重仮想空間 ′(イ
)′、(ハ)は、2つの走行レベルであるスーツ、マバ
イザモード及びプロプレムモードに対応する2つの仮想
空間である。尚、管理テーブル(ロ)′、(ニ)は、T
LB■中において走行レベルに対応して指定される内容
を示すものとする。
)′、(ハ)は、2つの走行レベルであるスーツ、マバ
イザモード及びプロプレムモードに対応する2つの仮想
空間である。尚、管理テーブル(ロ)′、(ニ)は、T
LB■中において走行レベルに対応して指定される内容
を示すものとする。
この実施例では、S=1のスーパバイザモード空間1及
びプロプレムモードの空間2,4は、C−1とし共通空
間の指示をしている。但し、本実施例でも前述と同様に
スーパバイザモード空間1は多重とはしていない。
びプロプレムモードの空間2,4は、C−1とし共通空
間の指示をしている。但し、本実施例でも前述と同様に
スーパバイザモード空間1は多重とはしていない。
従って、S=1の空間は、空間番号1. 2. 4を意
識しないで処理される。もし、スーパバイザモード空間
1も多重とする場合は、空間番号(空間ID)及びCビ
ットを意識するようにする。
識しないで処理される。もし、スーパバイザモード空間
1も多重とする場合は、空間番号(空間ID)及びCビ
ットを意識するようにする。
次に、領域Oはスーパバイザモード(S=1)空間の一
部であり、領域O′はプロプレムモード(S−0)空間
の一部である。この領域o、o’は共に管理テーブル(
ロ)′、(ニ)内C′ビットが共通領域を示すC′=1
となっているため、同じ内容が入っていることになる。
部であり、領域O′はプロプレムモード(S−0)空間
の一部である。この領域o、o’は共に管理テーブル(
ロ)′、(ニ)内C′ビットが共通領域を示すC′=1
となっているため、同じ内容が入っていることになる。
即ち、S=O/1の各空間の管理テーブル(ロ)′、(
ニ)上にC′ピント領域(第3図に示すTLB■内に示
す)を設け、c′=1の時共通領域を示し、C′−〇の
時は独立した領域を示すように指示する。
ニ)上にC′ピント領域(第3図に示すTLB■内に示
す)を設け、c′=1の時共通領域を示し、C′−〇の
時は独立した領域を示すように指示する。
又、このC’=1の時の共通領域は、スーパバイザモー
ド(S=1)空間及びプロプレムモード(S=O)空間
内プログラムの通信領域又はデータ領域として使用され
る。
ド(S=1)空間及びプロプレムモード(S=O)空間
内プログラムの通信領域又はデータ領域として使用され
る。
このように符号1の領域(O5ffI域)のみを別室間
として広く取り管理することにより、アプリケーション
プログラム領域3もより広く取ることが可能となる。
として広く取り管理することにより、アプリケーション
プログラム領域3もより広く取ることが可能となる。
尚、本実施例における空間管理の情報は、論理アドレス
の他に、空間番号(O〜n)、Cビット。
の他に、空間番号(O〜n)、Cビット。
C′ビット及びSビットである。
以上のような本発明によれば、多重仮想空間が容易に拡
張出来、アプリケーションプログラムのスループットが
向上する。これは計算機の機能を拡張する上でも極めて
有効となる。
張出来、アプリケーションプログラムのスループットが
向上する。これは計算機の機能を拡張する上でも極めて
有効となる。
第1図は本発明の詳細な説明する図、
第2図は本発明の詳細な説明する図、
第3図は多重仮想空間の管理状況を説明する図、第4図
は従来例を説明する図、 をそれぞれ示す。 図において、 (イ)、(イ)′、(ハ)、■は仮想記憶空間、(ロ)
、(ロ)′、(ニ)、■は管理テーブル(TLB)、 0、O′は共通領域、 1.2はO8領域、 3(O)〜3(n)はアプリケーションプログラムN域
、4はリエントラントプログラム領域、 ■は論理アドレスレジスタ、 ■は実記憶空間、 ■は現PSWレジスタ、■は
現空間10レジスタ、 ■〜■は比較器、[相]、■は
OR5@はAND 。 をそれぞれ示す。
は従来例を説明する図、 をそれぞれ示す。 図において、 (イ)、(イ)′、(ハ)、■は仮想記憶空間、(ロ)
、(ロ)′、(ニ)、■は管理テーブル(TLB)、 0、O′は共通領域、 1.2はO8領域、 3(O)〜3(n)はアプリケーションプログラムN域
、4はリエントラントプログラム領域、 ■は論理アドレスレジスタ、 ■は実記憶空間、 ■は現PSWレジスタ、■は
現空間10レジスタ、 ■〜■は比較器、[相]、■は
OR5@はAND 。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 仮想空間識別番号と各仮想空間の共通領域を指示するこ
とで多重仮想空間を管理する仮想記憶方式の計算機にお
いて、 前記計算機内所定プログラムの走行レベルごとの多重仮
想空間((イ)′、(ハ))と、 各走行レベルごとの前記多重仮想空間((イ)′、(ハ
))に共通な領域(0′、0)を指示するビット(c、
c′)を有する多重仮想空間指示手段((ロ)′、(ニ
))とを設け、 前記多重仮想空間((イ)′、(ハ))を、論理アドレ
ス、前記仮想空間識別番号、前記所定プログラムの走行
レベル及び前記ビット(c、c′)にて管理することを
特徴とする多重仮想空間方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62057243A JPS63223849A (ja) | 1987-03-12 | 1987-03-12 | 多重仮想空間方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62057243A JPS63223849A (ja) | 1987-03-12 | 1987-03-12 | 多重仮想空間方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63223849A true JPS63223849A (ja) | 1988-09-19 |
Family
ID=13050091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62057243A Pending JPS63223849A (ja) | 1987-03-12 | 1987-03-12 | 多重仮想空間方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63223849A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08320830A (ja) * | 1994-09-09 | 1996-12-03 | Hitachi Ltd | データ処理装置 |
US6480940B1 (en) | 1998-10-30 | 2002-11-12 | Nec Corporation | Method of controlling cache memory in multiprocessor system and the multiprocessor system based on detection of predetermined software module |
-
1987
- 1987-03-12 JP JP62057243A patent/JPS63223849A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08320830A (ja) * | 1994-09-09 | 1996-12-03 | Hitachi Ltd | データ処理装置 |
US6480940B1 (en) | 1998-10-30 | 2002-11-12 | Nec Corporation | Method of controlling cache memory in multiprocessor system and the multiprocessor system based on detection of predetermined software module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101288700B1 (ko) | 멀티 오퍼레이팅 시스템(os) 기동 장치, 컴퓨터 판독 가능한 기록 매체 및 멀티 os 기동 방법 | |
CA2146672C (en) | Data processing system and operating system | |
US20070011429A1 (en) | Virtual memory key generation | |
US6088779A (en) | System and method for execution management of computer programs | |
JP4464378B2 (ja) | 同一データを纏める事で格納領域を節約する計算機システム、ストレージシステム及びそれらの制御方法 | |
KR101650424B1 (ko) | 기점 가상 머신으로부터 목적지 가상 머신으로의 동작 전송 | |
US8738890B2 (en) | Coupled symbiotic operating system | |
RU2580016C1 (ru) | Способ передачи управления между областями памяти | |
WO2016041501A1 (zh) | 一种内存分配的方法及装置 | |
WO2011148447A1 (ja) | 仮想計算機システム、領域管理方法、及びプログラム | |
US9697123B2 (en) | Information processing device, control method of information processing device and control program of information processing device | |
US7395400B2 (en) | Adaptive address space operating system | |
JPH0195347A (ja) | アドレス変換方式 | |
JPS63223849A (ja) | 多重仮想空間方式 | |
WO2019237862A1 (zh) | 一种线性地址空间的布局方法及计算装置 | |
US10481951B2 (en) | Multi-queue device assignment for application groups | |
JPS63254544A (ja) | アドレス変換制御方法 | |
US20120124574A1 (en) | Virtual computer system and method of installing virtual computer system | |
JPS63178353A (ja) | 多重仮想空間方式 | |
Denning et al. | The Atlas milestone | |
JPS61204752A (ja) | アドレス変換方式 | |
JPS5918787B2 (ja) | Tlbパ−テイシヨン方式 | |
JPS6027033A (ja) | 仮想計算機のシミユレ−シヨン方式 | |
JP2001005669A (ja) | プログラム起動方式 | |
JPS6341101B2 (ja) |