KR960011462B1 - 게이트전극 형성방법 - Google Patents

Abstract

내용 없음.

Description

게이트전극 형성방법

제1도는 종래 방법에 따라 형성된 폴리사이드 구조 게이트전극 단면도.

제2도는 본 발명에 따른 폴리사이드 구조 게이트전극 형성 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 게이트산화막

3, 10 : 폴리실리콘막 4 : 실리사이드막

5 : 폴리사이드 산화막 6 : 폴리사이드막

본 발명은 반도체 소자 제조공정중 게이트전극 형성방법에 관한 것으로, 특히 서브-마이크론(sub-micron) 규모의 폴리사이드 게이트전극 구조에 폴리실리콘/실리사이드/폴리실리콘의 적층구조를 적용한 게이트전극 형성방법에 관한 것이다.

종래의 서브-마이크론 규모의 게이트전극을 갖는 소자에서, 게이트전극의 저항을 감소시키기 위하여 게이트 전극 형성시 인(Phosphorus) 이온이 도핑된 폴리실리콘막 위에 실리사이드막을 형성하는 방법을 사용하고 있다.

상기 종래 방법에 의해 형성된 폴리사이드 구조 게이트전극은 첨부된 도면 제1도에 도시된 바와 같고, 도면에서 1은 실리콘기판, 2는 게이트산화막, 3은 도핑된 폴리실리콘막, 5는 폴리사이드 산화막, 6은 폴리사이드막을 각각 나타낸다.

그러나 상기 종래 방법은 게이트전극의 길이 감소에 따른 패턴 크기 감소로 인해 실리사이드막의 반사율이 높아지게 되고, 이로 인해 포토마스크 공정중 노광시 어려움이 따라 패턴형성이 불량하게 되고, 높은 저항을 갖는 실리사이드막 증착후의 저항을 감소시키기 위하여 후속 열처리에 의한 폴리사이드 형성과정을 거치게 되는데 이 과정에서 게이트 산화막의 특성열화를 유발하는 하부막인 폴리실리콘막의 소모가 필연적으로 뒤따르게 된다.

또한, 폴리사이드막 형성은 산화공정을 통하여 이루어지는데 이때 실리사이드 표면의 불규칙한 산화에 의하여 표면이 거칠어지게 된다.

또한, 폴리실리콘막에 도핑된 인 이온이 실리사이드막을 통하여 과도확산(out diffusion) 됨으로써 실리사이드 표면에 많은 인 이온을 함유한 막을 형성하게 되어 소자간 접속을 위한 금속막 증착 공정후에 인 이온과 금속이 반응하여 금속이 부식되는 문제점이 따랐다.

상기 나열된 여러 문제점을 해결하기 위하여 안출된 본 발명은 게이트산화막의 특성열화를 방지하며, 실리사이드막 표면이 거칠어지는 현상을 방지하고, 금속부식 현상이 유발되지 않는 게이트전극 형성방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 게이트전극 형성방법은 실리콘기판(1)을 열산화시켜 게이트산화막(2)을 형성하고 소정 두께의 폴리실리콘막(3)을 형성한 다음 불순물을 주입한 후 소정 두께의 실리사이드막을 증착하는 제1단계, 소정두께의 저반사율의 보호막(10)을 증착하는 제2단계 및 상기 보호막(10), 실리사이드막(4), 도핑된 폴리실리콘막(3)을 소정부위 제거한 후 상기 보호막(10)을 산화시켜 폴리사이드 산화막(5)을 형성하는 제3단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면 제2도를 참조하여 본 발명을 상술하면, 제2도는 폴리사이드 구조 게이트전극 형성 공정을 도시한 단면도이다.

먼저, 제2a도는 실리콘기판(1)을 열산화시켜 게이트산화막(2)을 형성한 다음 저압기상증착법(Low Pressure Chemical Vapor Deposition)으로 1500 내지 2500Å 두께의 폴리실리콘막(3)을 증착한 다음 POCl₃또는 인 이온(P)을 주입한 후, 상기 불순물 주입 공정시 성장된 표면산화막이나 자연산화막을 제거하고, 저압기상증착법으로 1500 내지 2500Å 두께의 실리사이드막(4)을 증착한 다음 표면의 자연산화막을 제거한 후의 단면도이다.

제2b도는 전체구조 상부에 저압기상증착법으로 200 내지 300A 두께의 폴리실리콘막(10)을 증착한 다음 게이트전극 패턴형성을 위한 마스킹 공정을 실시한다. 이때 종래의 실리사이드 보다 폴리실리콘박막 표면의 반사율이 감소하여 노광공정이 용이하게 된다.

제2c도는 상기 형성된 마스크 패턴을 이용하여 폴리실리콘막(10), 실리사이드막(4), 도핑된 폴리실리콘막(3)을 소정부위 제거한 다음 산화공정을 통해 실리사이드막의 저항을 감소시키고, 반복되는 후속 열공정에 의한 게이트 전극의 결손을 방지하기 위하여 표면에 산화막을 형성한다. 이때, 실리사이드막(4)이 폴리사이드막(6)으로 되기 위한 실리콘을 상부막인 폴리실리콘 박막이 제공함으로써 하층의 폴리실리콘막의 소모를 방지할 수 있고, 산화막 성장률이 낮은 상기 도핑되지 않은 폴리실리콘막이 희생산화됨으로써 표면이 거칠어지는 현상을 방지할 수 있다. 또한 실리사이드막을 통하여 과도확산 되는 인 이온이, 산화되고 남은 폴리실리콘막에 균일하게 분포함으로써 표면에 인 이온이 밀집되는 것을 막을 수가 있다.

상기와 같이 이루어지는 본 발명으로 다음과 같은 유용한 효과를 얻을 수 있다.

첫째, 실리사이드막 보다 표면 반사도가 낮은 폴리실리콘막을 얇게 증착하여 포토마스크 공정의 노광도를 향상시키고, 둘째, 실리사이드막 위에 얇은 적층 폴리실리콘막을 적용하여 후속 열공정에 의한 폴리사이드 형성 과정에서 하층 폴리실리콘막의 소모를 감소시켜 게이트산화막의 특성열화를 방지하며, 폴리사이드막 산화 과정에서 산하막 성장률이 낮은 도핑되지 않은 폴리실리콘막이 회생산화되면서 폴리사이드막 표면이 거칠어지는 현상을 방지할 수 있다. 셋째로 과도확산 되는 인 이온이 산화되고 남은 폴리실리콘막에 균일하게 분포하게하여 인 이온이 밀집된 박막 형성을 방지하여 소자간 접속을 위한 금속막 증착공정에서 금속부식현상을 막을 수가 있다.

Claims (2)

1. 서브-마이크론 규모의 게이트전극을 갖는 소자에 적용되는 게이트전극 형성방법에 있어서, 실리콘기판(1)을 열산화시켜 게이트산화막(2)을 형성한 다음 소정두께의 폴리실리콘막(3)을 형성한 다음 불순물 주입한 후 소정두께의 실리사이드막을 증착하는 제1단계, 소정두께의 저반사율의 보호막(10)을 증착하는 제2단계 및, 상기 보호막(10), 실리사이드막(4), 도핑된 폴리실리콘막(3)을 소정부위 제거한 후 상기 보호막(10)을 산화시켜 폴리사이드 산화막(5)을 형성하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 게이트전극 형성방법.
2. 제1항에 있어서, 상기 제2단계의 보호막(10)은 200 내지 300A 두께의 폴리실리콘막인 것을 특징으로 하는 게이트전극 형성방법.