KR950034820A - 트랜지스터 제조방법 - Google Patents
트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR950034820A KR950034820A KR1019940010499A KR19940010499A KR950034820A KR 950034820 A KR950034820 A KR 950034820A KR 1019940010499 A KR1019940010499 A KR 1019940010499A KR 19940010499 A KR19940010499 A KR 19940010499A KR 950034820 A KR950034820 A KR 950034820A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- conductive
- forming
- insulating film
- low concentration
- Prior art date
Links
Abstract
본 발명은 LDD구조의 트랜지스터 제조방법에 관한 것으로 폴리실리콘의 식각이 언더 컷 현상을 이용함으로 소자의 크기를 줄이고 집적도를 향상시킴과 동시에 핫-캐리어에 대한 신뢰성을 개선하는 잇점이 있다.
이와같은 본 발명의 LDD구조의 트랜지스터 제조방법은 제1도전형 기판상에 제1절연막, 제1폴리실리콘, 제2절연막을 차례로 형성하는 공정과, 상기 제2절연막을 게이트 패턴으로 패터닝하는 공정과, 상기 패터닝된 제2절연막을 마스크로 이용하여 언더 컷이 되도록 제1폴리실리콘을 습식 식각하는 공정과, 전면에 제2폴리실리콘을 형성하는 공정과, 상기 제1, 제2절연막 표면이 노출될 때까지 제2폴리실리콘을 에치백하여 게이트 패턴내에만 남도록 형성하는 공정과, 전면에 고농도 제2도전형 불순물을 주입하여 고농도 제2도전형 소오스 및 드레인영역을 형성하는 공정과, 상기 제2절연막을 제거하고 제2폴리실리콘 두께만큼 에치백하는 공정과, 전면에 저농도 제2도전형 불순물을 주입하여 저농도 제2도전형 소오스 및 드레인 영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 LDD 구조의 트랜지스터 제조 공정단면도.
Claims (8)
- 제1도전형 기판상에 제1절연막, 제1폴리실리콘, 제2절연막을 차례로 형성하는 공정과, 상기 제2절연막을 게이트 패턴으로 패터닝하는 공정과, 상기 패터닝된 제2절연막을 마스크로 이용하여 언더 컷이 되도록 제1폴리실리콘을 습식 식각하는 공정과, 전면에 제2폴리실리콘을 형성하는 공정과, 상기 제1, 제2절연막 표면이 노출 될때까지 제2폴리실리콘을 에치백하여 게이트 패턴내에만 남도록 형성하는 공정과, 전면에 고농도 제2도전형 불순물을 주입하여 고농도 제2도전형 소오스 및 드레인영역을 형성하는 공정과, 상기 제2절연막을 제거하고 제2폴리실리콘 두께만큼 에치백하는 공정과, 전면에 저농도 제2도전형 불순물을 주입하여 저농도 제2도전형 소오스 및 드레인 영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1폴리실리콘의 두께는 2000Å 이하의 두께로 형성함을 특징으로 하는 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제2절연막은 1000Å 이하의 두께로 형성함을 특징으로 하는 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1폴리실리콘의 언더 컷은 500Å 이상이 되도록 습식 식각함을 특징으로 하는 트랜지스터 제조방법.
- 제1항에 있어서, 제2폴리실리콘의 두께는 500Å 이하로 형성함을 특징으로 하는 트랜지스터 제조방법.
- 제1항에 있어서, 상기 저농도 제2도전형 불순물은 틸트 공정으로 주입하여 형성함을 특징으로 하는 트랜지스터 제조방법.
- 제1항 또는 제6항에 있어서, 상기 저농도 제2도전형 불순물을 큰 각도의 틸트공정으로 주입할 때에는 고농도 제2도전형 불순물을 주입한 이후에 실시함을 더 포함하는 것을 특징으로 하는 트랜지스터 제조방법.
- 제1항 또는 제6항에 있어서, 상기 저농도 제2도전형 불순물을 큰 각도의 틸트공정으로 주입할때에는 상기 제1폴리실리콘을 500Å 이상이 되도록 습식 식각한 이후에 실시함을 더 포함하는 것을 특징으로 하는 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010499A KR0144246B1 (ko) | 1994-05-13 | 1994-05-13 | 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010499A KR0144246B1 (ko) | 1994-05-13 | 1994-05-13 | 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034820A true KR950034820A (ko) | 1995-12-28 |
| KR0144246B1 KR0144246B1 (ko) | 1998-07-01 |
Family
ID=66682054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940010499A KR0144246B1 (ko) | 1994-05-13 | 1994-05-13 | 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144246B1 (ko) |
-
1994
- 1994-05-13 KR KR1019940010499A patent/KR0144246B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144246B1 (ko) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000981A (ko) | 반도체장치의 제조방법 | |
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR950012702A (ko) | 박막트랜지스터 제조방법 | |
| KR910010731A (ko) | 반도체장치 및 그 제조방법 | |
| KR950034820A (ko) | 트랜지스터 제조방법 | |
| KR940022874A (ko) | 박막트랜지스터 제조방법 | |
| KR930005106A (ko) | 마스크롬의 제조방법 | |
| KR970018685A (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR960015954A (ko) | 전계효과트랜지스터 제조방법 | |
| KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR970054379A (ko) | 엘디디(ldd) 모스(mos) 소자의 제조 방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR960026454A (ko) | 박막트랜지스터 제조 방법 | |
| KR950021756A (ko) | 박막트랜지스터 제조방법 | |
| KR970053068A (ko) | 반도체 소자의 제조방법 | |
| KR970054512A (ko) | 박막트랜지스터 제조 방법 | |
| KR970013119A (ko) | 반도체소자 제조방법 | |
| KR950024331A (ko) | 반도체 소자 제조방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR960032652A (ko) | 게이트 전극 형성방법 | |
| KR950004606A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940010271A (ko) | 반도체 소자 제조방법 | |
| KR960012527A (ko) | 이피롬의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |