KR950034632A - 반도체 소자의 층간 절연막 형성방법 - Google Patents

반도체 소자의 층간 절연막 형성방법 Download PDF

Info

Publication number
KR950034632A
KR950034632A KR1019940009996A KR19940009996A KR950034632A KR 950034632 A KR950034632 A KR 950034632A KR 1019940009996 A KR1019940009996 A KR 1019940009996A KR 19940009996 A KR19940009996 A KR 19940009996A KR 950034632 A KR950034632 A KR 950034632A
Authority
KR
South Korea
Prior art keywords
film
bpsg
interlayer insulating
insulating film
forming
Prior art date
Application number
KR1019940009996A
Other languages
English (en)
Other versions
KR970007968B1 (ko
Inventor
나민권
정창원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940009996A priority Critical patent/KR970007968B1/ko
Publication of KR950034632A publication Critical patent/KR950034632A/ko
Application granted granted Critical
Publication of KR970007968B1 publication Critical patent/KR970007968B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 층간 절연막을 형성하는 방법에 관한 것으로, 반도체 소자의 제조공정중에서 금속 배선과 소장 내부회로와의 절연 및 보호기능으로 하는 층간 절연막으로 BPSG(Boron Phosphorus Silicate Glass)를 사용할 때, BPSG의 스템커버리지(Stepcoverage)개선을 위해 붕소(B)와 인(P)을 다량 첨가할 경우 BPSG막 표면에 B,P산화물(Acid)이 형성되는 것을 방지하기 위하여, 최초 증착막은 B, P 농도를 높게하여 형성하고 최종 증착막은 B, P 농도를 극소량으로 하여 형성하는 방법으로 다단계 공정을 통하여 다중 도펀트(Multi Dopant) 방식의 BPSG의 스템커버리지의 향상과 B, P 산화물의 형성을 방지할 수 있어 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 층간 절연막을 형성하는 방법에 관한 것이다.

Description

반도체 소자의 층간 절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명에 의하여 BPSG로 반도체 소자의 층간 절연막을 형성하는 단계를 설명하기 위해 도시한 단면도.

Claims (6)

  1. 반도체 소자의 층간 절연막 형성방법에 있어서, 소정의 공정을 거친 기판(1)상에 다량의 B2H6/PH3개스로 소정두께의 BPSG막(12A)을 형성하는 단계와, 상기 단계로부터 상기 제1 BPSG막(12A) 형성시의 B2H2/PH3개스의 양보다 적게한 상태로 상기제1BPSG막(12A)상에 소정두께의 제2BPSG막(12B)을 형성하는 단계와, 상기 단계로부터 극소량의 B2H2/PH3개스로 얇은 두께의 제3BPSG막(12C)을 형성하여 상기 제1 내지 3 BPSG막(12A,12B,12C)으로 된 층간 절연막(12)을 완성하는 단계로 이루어지는 것을 특징으로 하는반도체 소장의 층간 절연막 형성방법.
  2. 제1항에 있어서, 상기 제1 내지 3 BPSG막(12A, 12B, 12C)은 동일한 반응로에서 화학적 기상 증착방법으로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  3. 제1항에 있어서, 상기 제1 BPSG막(12A)은 유동특성을 극대화하기 위하여, B2H6개스를 35±10 mole%로 하고, PH3개스를 50±10 mole%로 하여 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  4. 제1항에 있어서, 상기 제2 BPSG막(12B)은 B2H6개스를 20±5 mole%로 하고, PH3개스를 30±5 mole%로 하여 형성되는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  5. 제1항에 있어서, 상기 제3BPSG막(12B)은 대기중의 H2O와 B, P가 반응하여 B, P 산화물이 표면에 형성되는 것을 방지하기 위하여, B2H65±3mole%로 하고, PH3개스를 10±3 mole%로 하여 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  6. 제1항에 있어서, 상기 제1BPSG막(12A)의 두께는 상기 층간 절연막(12)의 두께에 대하여 “3/5” 정도로 두껍게 형성하고, 상기 제2BPSG막(12B)의 두께는 상기 제1 BPSG막(12A)의 두께에 대하여 “2/3” 이하의 두께로 형성하고, 상기 제3BPSG막(12C)두께는 상기 층간 절연막(12)의 두께에 대하여 “1/100”을 초과하지 않는 얇은 두께로 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940009996A 1994-05-07 1994-05-07 반도체 소자의 층간 절연막 형성방법 KR970007968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940009996A KR970007968B1 (ko) 1994-05-07 1994-05-07 반도체 소자의 층간 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009996A KR970007968B1 (ko) 1994-05-07 1994-05-07 반도체 소자의 층간 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR950034632A true KR950034632A (ko) 1995-12-28
KR970007968B1 KR970007968B1 (ko) 1997-05-19

Family

ID=19382642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009996A KR970007968B1 (ko) 1994-05-07 1994-05-07 반도체 소자의 층간 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR970007968B1 (ko)

Also Published As

Publication number Publication date
KR970007968B1 (ko) 1997-05-19

Similar Documents

Publication Publication Date Title
KR960026671A (ko) 반도체장치의 제조방법
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
KR950034632A (ko) 반도체 소자의 층간 절연막 형성방법
KR20000055544A (ko) 실리콘 옥시나이트라이드 보호층을 갖는 반도체 장치 및 그 제조 방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR0124489B1 (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
JP2501209B2 (ja) ガラス基板およびその製造方法
KR960005863A (ko) 반도체 소자의 질화막 형성방법
KR100250747B1 (ko) 반도체 소자의 금속배선 형성방법
KR100260525B1 (ko) 반도체소자의도전층형성방법
KR100332529B1 (ko) 탄탈륨 옥시나이트라이드 게이트 절연막을 포함하는 반도체 소자 및 이의 제조방법
KR970052480A (ko) 폴리사이드 구조의 게이트 형성방법
KR0137547B1 (ko) 반도체 소자의 질화티타늄층 형성방법
KR940021758A (ko) 텅스텐 박막의 증착 방법
KR970030284A (ko) 반도체 소자의 스페이서 형성방법
JPH05166809A (ja) 半導体装置の製造方法
KR970003961A (ko) 스태틱 램의 부하 저항 감소 방지 방법
KR950034604A (ko) 반도체 소자의 금속배선 제조방법
KR970030452A (ko) 산화막과 질화막으로 이루어진 충간절연막의 식각방법
KR970067633A (ko) 금속배선 형성방법
KR20010008609A (ko) 반도체장치의 다층 텅스텐 폴리사이드구조의 게이트전극 형성방법
KR870006666A (ko) 다층구조를 갖는 반도체 제조공정
JPS5994830A (ja) 半導体素子の表面保護膜形成方法
JPS5994848A (ja) 半導体装置の製造方法
KR950021071A (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee