KR950030492A - D/a 변환 회로 - Google Patents
D/a 변환 회로 Download PDFInfo
- Publication number
- KR950030492A KR950030492A KR1019950010279A KR19950010279A KR950030492A KR 950030492 A KR950030492 A KR 950030492A KR 1019950010279 A KR1019950010279 A KR 1019950010279A KR 19950010279 A KR19950010279 A KR 19950010279A KR 950030492 A KR950030492 A KR 950030492A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- reference voltages
- signal lines
- output terminal
- decoder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
- H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
세틀링 시간의 단축을 도모하고, 축차 비교형 A/D 변환기에 포함된 경우에 A/D 변환의 고속화가 실현 가능한 D/A 변환 회로이다.
복수의 기준전압을 발생하는 직렬 접속된 복수개의 저항 R1과, 각 저항 R1의 양단간의 전위차를 분할하는 복수개의 저항 R2로 이루어진 복수의 직렬 회로와, 신호선 L1∼L32와, 상위 자릿수의 디지탈 신호를 기초로하여 제1기간에는 복수의 기준전압 중 하나를 선택해서 신호선 L1에 공급하고, 제1기간이 종료한 후의 제2기간에는 상기 복수의 직렬 회로 중 하나에서 발생되는 복수의 참조 전압을 동시에 선택하여 신호선 L2∼L32에 공급하기 위한 상위 디코더(31)과, 제1기간에는 신호선 L1의 전압을 아날로그 신호 출력단에 공급하고, 제2기간에는 신호선 L2∼L32의 전압을 하위 자릿수의 디지탈 신호를 기초로 하여 선택해서 아날로그 신호 출력단에 공급하기 위한 하위 디코더(32)로 구성되어 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 저항 분압형 D/A 변환 회로의 회로도, 제4도는 본 발명의 제2실시예에 관한 저항 분압형 D/A 변환 회로의 회로도.
Claims (4)
- 복수의 기준전압을 발생하는 기준전압 발생수단(R1), 각각 상기 복수의 기준전압 중 값이 서로 인접하는 2개의 기준전압 간의 전위차를 분할하여 복수의 참조전압을 발생하는 복수의 참조전압 발생수단(R2), 복수의 신호선(L1∼L32), 상위 자릿수의 디지탈 신호를 기초로 하여, 제1기간에는 상기 복수의 기준전압 중 하나를 선택하여 상기 복수의 신호선 중 특정한 하나에 공급하고, 제1기간이 종료한 후의 제2기간에는 상기 복수의 참조전압 발생수단 중 하나에서 발생되는 복수의 참조전압을 동시에 선택하여 상기 특정한 신호선(L1)을 제외한 상기 복수의 신호선에 공급하는 제1선택 공급수단(31, SH1∼SH32, SU), 아날로그 신호 출력단(VDAC) 및 상기 제1기간에는 상기 특정 신호선의 전압을 상기 아날로그 신호 출력단에 공급하고, 상기 제2기간에는 상기 특정 신호선을 제외한 상기 복수의 신호선의 전압을 하위 자릿수의 디지탈 신호를 기초로 하여 선택해서 상기 아날로그 신호 출력단에 공급하는 제2선택 공급수단(32, SH2∼SH32)을 구비한 것을 특징으로 하는 D/A 변환회로.
- 제1항에 있어서, 상기 제1선택 공급수단(31, SH1∼SH32, SU)가 상위 자릿수의 디지탈 신호가 공급되는 상위 디코더(31), 상기 복수의 기준전압이 얻어지는 각 노드와 상기 특정 신호선과의 사이에 삽입되어 상기 상위 디코더의 디코드 신호를 기초로 하여 선택적으로 도통 제어되는 복수의 제1스위치 수단(SH1∼SH32) 및 상기 복수의 참조전압 발생수단(R2)에서 발생되는 복수의 참조전압의 각 노드와 상기 복수의 신호선(L1∼L32)중 상기 특정신호선 (L1)을 제외한 복수의 신호선(Ll1∼L32)사이에 각각 삽입되어 상기 상위 디코더의 디코드 신호를 기초로 하여 동시에 도통 제어되는 복수의 제2스위치 수단(SU)으로 구성되고, 상기 제2선택 공급수단(32, SH1∼SH32)이 하위 자릿수의 디지탈 신호가 공급되는 하위 디코더(32) 및 상기 특정 신호선과 상기 아날로그 신호 출력단과의 사이에 접속되어 상기 하위 디코더의 디코드 신호를 기초로 하여 도통 제어되는 제1스위치 수단(SD1), 상기 특정 신호선을 제외한 상기 복수의 신호선과 상기 나날로그 신호 출력단 사이에 접속되어 상기 하위 디코더의 디코드 신호를 기초로 하여 선택적으로 도통 제어되는 복수의 제2스위치 수단(SD2∼SD32)로 구성되는 것을 특징으로 하는 D/A 변환 회로.
- 복수의 기준전압을 발생하는 기준전압 발생수단(R1), 각각 상기 복수의 기준전압 중 값이 서로 인접하는 2개의 기준 전압 간의 전위차를 분할하여 복수의 참조전압을 발생하는 복수의 참조전압 발생수단(R2), 복수의 신호선(L1∼L32), 아날로그 신호출력단(VDAC), 상위 자릿수의 디지탈 신호를 기초로 하여, 상기 복수의신호선을 선택하여 상기 아날로그 신호 출력단에 접속 제어하는 접속 제어 수단(41, U1∼U31) 및 상기 접속 제어수단에서 상기 복수의 신호선 중 하나가 상기 아날로그 신호 출력단에 접속되어 있는 기간에 상기 복수의 참조전압 발생수단 중 하나에서 발생되는 복수의 참조전압을 하위 자릿수의 디지탈 신호를 기초로 하여 선택해서 상기 복수의 신호선 중 하나에 공급하는 선택 공급 수단(42, S1∼S32)을 구비한 것을 특징으로 하는 D/A 변환 회로.
- 제3항에 있어서, 상기 접속 제어 수단(41, S31∼S32)이 상위 자릿수의 디지탈 신호가 공급되는 상위 디코더(41) 및 상기 복수의 신호선과 상기 아날로그 신호 출력단과의 사이에 접속되어 상기 상위 디코더의 디코드 신호를 기초로 하여 선택적으로 도통 제어되는 복수의 제1스위치 수단(U1∼U32)으로 구성되고, 상기 선택 공급수단(42, S1∼S32)이 하위 자릿수의 디지탈 신호가 공급되는 하위 디코더(42), 상기 복수의 참조전압 발생수단에서 발생되는 복수의 참조전압의 각 노드와 상기 복수의 신호선 중 하나와의 사이에 병렬로 접속되어 상기 하위 디코더의 디코드 신호를 기초로 하여 선택적으로 도통 제어되는 복수의 제2스위치수단(S1∼S32)로 구성되는 것을 특징으로 하는 D/A 변환 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP97-091147 | 1994-04-28 | ||
JP09114794A JP3162571B2 (ja) | 1994-04-28 | 1994-04-28 | D/a変換回路及びこれを用いたa/d変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950030492A true KR950030492A (ko) | 1995-11-24 |
KR0172206B1 KR0172206B1 (ko) | 1999-03-30 |
Family
ID=14018421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950010279A KR0172206B1 (ko) | 1994-04-28 | 1995-04-28 | D/a 변환 회로 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5673045A (ko) |
EP (2) | EP0952672A3 (ko) |
JP (1) | JP3162571B2 (ko) |
KR (1) | KR0172206B1 (ko) |
CN (1) | CN1111958C (ko) |
DE (1) | DE69521452T2 (ko) |
TW (1) | TW465874U (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19632093C1 (de) * | 1996-08-08 | 1997-09-04 | Siemens Ag | Voll differentieller Digital-Analog-Wandler mit geringer Anzahl von Widerständen |
JP3887489B2 (ja) * | 1998-06-16 | 2007-02-28 | 富士通株式会社 | 基準電圧発生回路 |
JP4742401B2 (ja) * | 2000-03-31 | 2011-08-10 | ソニー株式会社 | デジタルアナログ変換回路およびこれを搭載した表示装置 |
US6222474B1 (en) * | 1999-08-31 | 2001-04-24 | Texas Instruments Incorporated | Resistor string digital-to-analog converter with boosted control based on differential input between successively received input words |
US6433717B1 (en) * | 2000-05-31 | 2002-08-13 | Cygnal Integrated Products, Inc. | D/A resistor strings with cross coupling switches |
JP4968148B2 (ja) * | 2008-04-03 | 2012-07-04 | カシオ計算機株式会社 | 表示駆動装置、表示装置、及び表示駆動方法 |
CN101547000B (zh) * | 2009-05-08 | 2011-05-04 | 炬力集成电路设计有限公司 | 一种信号转换电路、数模转换装置和音频输出设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3597761A (en) * | 1969-11-14 | 1971-08-03 | American Astronics Inc | High-speed analog-to-digital converter and method therefor |
DE3276991D1 (en) * | 1982-12-28 | 1987-09-17 | Ibm | Analog-digital converter |
JP2540852B2 (ja) * | 1987-04-09 | 1996-10-09 | 日本電装株式会社 | 逐次比較型アナログ−デイジタル変換器 |
JPH01191520A (ja) * | 1988-01-27 | 1989-08-01 | Sony Corp | Ad変換回路 |
US5059978A (en) * | 1990-12-20 | 1991-10-22 | Vlsi Technology, Inc. | Resistor-string digital to analog converters with auxiliary coarse ladders |
JPH04329025A (ja) * | 1991-04-30 | 1992-11-17 | Toshiba Corp | D/aコンバータ |
JP2791519B2 (ja) * | 1991-11-20 | 1998-08-27 | 三菱電機株式会社 | 2進データ発生回路およびa/d変換器 |
JP2995599B2 (ja) * | 1992-09-09 | 1999-12-27 | セイコーインスツルメンツ株式会社 | アナログデジタル変換方法 |
-
1994
- 1994-04-28 JP JP09114794A patent/JP3162571B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-27 EP EP99305650A patent/EP0952672A3/en not_active Withdrawn
- 1995-04-27 DE DE69521452T patent/DE69521452T2/de not_active Expired - Fee Related
- 1995-04-27 US US08/429,794 patent/US5673045A/en not_active Expired - Lifetime
- 1995-04-27 EP EP95302882A patent/EP0681372B1/en not_active Expired - Lifetime
- 1995-04-28 CN CN95105216A patent/CN1111958C/zh not_active Expired - Fee Related
- 1995-04-28 KR KR1019950010279A patent/KR0172206B1/ko not_active IP Right Cessation
- 1995-05-19 TW TW088207325U patent/TW465874U/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69521452T2 (de) | 2002-04-18 |
CN1113054A (zh) | 1995-12-06 |
JP3162571B2 (ja) | 2001-05-08 |
KR0172206B1 (ko) | 1999-03-30 |
JPH07297724A (ja) | 1995-11-10 |
EP0952672A2 (en) | 1999-10-27 |
CN1111958C (zh) | 2003-06-18 |
EP0681372B1 (en) | 2001-06-27 |
DE69521452D1 (de) | 2001-08-02 |
TW465874U (en) | 2001-11-21 |
EP0952672A3 (en) | 1999-11-24 |
US5673045A (en) | 1997-09-30 |
EP0681372A1 (en) | 1995-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960016160A (ko) | 저항수가 줄어든 디지털 아날로그 변환기 | |
KR970017597A (ko) | 가변 출력 임피던스를 구비한 버퍼 회로 | |
KR970013784A (ko) | 디지탈-아날로그 변환회로 | |
US7006027B2 (en) | Digital-to-analog converter with secondary resistor string | |
CN100539424C (zh) | 数模转换器 | |
KR930015372A (ko) | 디지탈-아날로그 신호 변환장치 | |
KR960016161A (ko) | 전류원 구동 변환기 | |
CN101330292A (zh) | Da转换电路 | |
KR880012021A (ko) | 디지탈/아날로그 변환기 | |
KR930001597A (ko) | 저항회로망을 갖는 디지탈-아나로그 변환기 | |
KR950030492A (ko) | D/a 변환 회로 | |
KR910015127A (ko) | Da 변환기 | |
KR19990066248A (ko) | 전압분배방식의 디/에이 변환기 | |
KR910005586A (ko) | 사다리형 저항회로를 갖는 디지탈/아날로그 변환기 | |
KR900012442A (ko) | 단일 저항성 스트링을 갖는 디지탈 대 아나로그 변환기 | |
JPS62130025A (ja) | 直列デジタル・アナログ変換器 | |
KR900001134A (ko) | 아나로그/디지탈 변환회로 | |
KR920702094A (ko) | D/a 변환기 | |
EP1349283B1 (en) | A/D converter circuit | |
KR940025188A (ko) | 디지탈-아날로그 변환기 | |
US5317199A (en) | Ramp generator system | |
KR19980065270A (ko) | 저항열을 이용한 디지탈-아날로그 변환기 | |
JP2680940B2 (ja) | D/a変換器 | |
KR970004365A (ko) | 서브레인지형 변환기를 포함하는 집적회로 | |
KR19990079320A (ko) | 디지탈-아날로그 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20080926 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |