KR950030488A - 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로 - Google Patents

버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로 Download PDF

Info

Publication number
KR950030488A
KR950030488A KR1019940007770A KR19940007770A KR950030488A KR 950030488 A KR950030488 A KR 950030488A KR 1019940007770 A KR1019940007770 A KR 1019940007770A KR 19940007770 A KR19940007770 A KR 19940007770A KR 950030488 A KR950030488 A KR 950030488A
Authority
KR
South Korea
Prior art keywords
trigger circuit
information processor
bus information
combination trigger
logic
Prior art date
Application number
KR1019940007770A
Other languages
English (en)
Other versions
KR0120716B1 (ko
Inventor
한종석
송용호
기안도
윤석한
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940007770A priority Critical patent/KR0120716B1/ko
Publication of KR950030488A publication Critical patent/KR950030488A/ko
Application granted granted Critical
Publication of KR0120716B1 publication Critical patent/KR0120716B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로에 관한 것으로, 종래에 앤드로직만을 사용하여 트리거 조건을 이용하는데 많은 제약점이 있었기에 이를 해결하기 위하여 본 발명에서는 버스 정보처리기에 각 트리거 항목의 앤드로직, 오아로직, 그리고 낫트로직을 조합한 조합트리거 회로를 제공함으로써 다양하고 효과적인 데이타 검색을 수행할 수가 있다.

Description

버스정보처리기에서의앤드-오아-낫트 조합트리거 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 계층적 조합트리거 조건을 나타낸 도면, 제2도는 본 발명의 조합트리거 조건을 지원하는 명령레지스터 맵(map)을 나타낸 도면.

Claims (1)

  1. 버스정보처리기에서 각 트리거 항목의 앤드(AND)로직, 오아(OR)로직, 또는 낫트(NOT)로직을 조합한 소정 수의 조합트리거 조건을 구현함으로써 사용자가 버스 데이타를 검색할 수 있도록 하는 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007770A 1994-04-13 1994-04-13 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로(A AND-OR-NOT combination trigger circuit in Bus Infomation Processing Unit) KR0120716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007770A KR0120716B1 (ko) 1994-04-13 1994-04-13 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로(A AND-OR-NOT combination trigger circuit in Bus Infomation Processing Unit)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007770A KR0120716B1 (ko) 1994-04-13 1994-04-13 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로(A AND-OR-NOT combination trigger circuit in Bus Infomation Processing Unit)

Publications (2)

Publication Number Publication Date
KR950030488A true KR950030488A (ko) 1995-11-24
KR0120716B1 KR0120716B1 (ko) 1997-11-04

Family

ID=19380991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007770A KR0120716B1 (ko) 1994-04-13 1994-04-13 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로(A AND-OR-NOT combination trigger circuit in Bus Infomation Processing Unit)

Country Status (1)

Country Link
KR (1) KR0120716B1 (ko)

Also Published As

Publication number Publication date
KR0120716B1 (ko) 1997-11-04

Similar Documents

Publication Publication Date Title
KR840000853A (ko) 2차원 어드레스장치
SE7704963L (sv) Nyckelregisterstyrt accessystem
KR960032172A (ko) 컴퓨터 시스템
KR920020315A (ko) 병렬프로세서
KR860004352A (ko) 입출력처리용 연산장치
KR940015805A (ko) 온-칩 (on-chip) 메모리 디바이스를 액세스하기 위해 최적화된 중앙처리 유니트 (CPU) 코어의 버스 (BUS)
KR920002393A (ko) 자동차용 입력인터페이스
KR870007461A (ko) 데이타 처리 시스템 동작방법
KR910008730A (ko) 반도체 기억장치
ATE195027T1 (de) Verzeichnis für ein-/ausgangsdecoder
KR920003162A (ko) 다포트 캐시 메모리
DE68903280D1 (de) Vektorschlange in computern mit vektorregister.
KR950030488A (ko) 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로
KR900013390A (ko) 마이크로 프로세서
KR880014472A (ko) 원칩 마이크로 콤퓨터
JPS57203279A (en) Information processing device
KR960018881A (ko) 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
KR920015203A (ko) 캐쉬메모리(cash memory) 제어방법
KR900007248A (ko) 프로그램 확장용 팩을 내장한 텔레텍스트 수신기
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
KR920001291A (ko) 컴퓨터 시스템의 보드 테스트용 툴(tool)
KR910014803A (ko) 싱글칩 마이크로 컴퓨터의 스택킹 시스템
KR920003171A (ko) 마이컴간의 듀얼포트램 억세스 방법
KR960020570A (ko) 두개 또는 두개 이상의 어드레스를 갖는 페이저 수신기
KR940012215A (ko) 금전 등록기의 단품 검색 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030728

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee