KR950021738A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR950021738A KR950021738A KR1019930028591A KR930028591A KR950021738A KR 950021738 A KR950021738 A KR 950021738A KR 1019930028591 A KR1019930028591 A KR 1019930028591A KR 930028591 A KR930028591 A KR 930028591A KR 950021738 A KR950021738 A KR 950021738A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- oxide film
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract 8
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 239000010408 film Substances 0.000 claims abstract 16
- 239000012535 impurity Substances 0.000 claims abstract 11
- 238000000034 method Methods 0.000 claims abstract 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 8
- 238000000137 annealing Methods 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000004140 cleaning Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트렌지스터의 제조방법에 관한 것으로, 종레기술에 의한 박막트렌지스터 제조에 있어서, 소오스 및 드레인을 관통하는 결정임계에 의해 발생하는 누설전류문제와 오프셋영역과 소오스 및 드레인영역을 포토레지스트를 이용하여 정의함으로써 오버레이 미스얼라인정도에 따라 채널영역 및 오프셋영역의 길이가 달려져 안정된 소자 특성을 얻기 힘든 문제를 해결하기 위해 기판상에 형성된 절연막(1)상에 게이트 전극(2)을 형성하는 공정과, 상기 게이트전극(2)이 형성된 절연막(1) 전면에 게이트절연막(3)과 바디층(4)을 차례로 형성하는 공정, 상기 결과들에 체널영역 형성을 위한 이온주입(7)을 행하는 공정, 상기 바디층(4)상에 불순물을 함유한 산화막(8)을 형성하는 공정, 상기 불순물을 함유한 산화막(8)상에 포토레지스트(9)를 도포한 후 이를 사진 시각공정을 통해페터닝하여 소오스영역과 드레인영역을 정의하는 공정, 상기 포토레지스트페턴(9)을 마스크로 하여 상기 불순물을 함유한 산화막(8)을 선택적으로 식각하는 공정, 상기 포토레지스트패턴을 제거하는 공정, 열처리를 행하는 공정, 및 어닐링을 행하여 상기 바디층(4)의 채널영역을 결정화시키는 공정을 포함하여 이루어지는 것을 특징으로하는 박막트렌지스터 제조방법을 제공한다.
본 발명에 의하면, 소오스영역 및 드레인영역을 관통하는 결정임계에 의한 누설을 크게 줄일 수 있어 오프전류를 낮출수 있으며, 소오스 및 드레인영역이 셀프얼라인에 의해 형성되므로 오버레이 미스얼ㄹ라인에 의한 채널길이의 변화를 근본적으로 없앨 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
Claims (5)
- 기판상에 형성된 절연막(1)상에 게이트전극(2)을 형성하는 공정과, 상기 게이트전극(2)이 형성된 절연막(1) 전면에 게이트절연막(3)과 바디층(4)을 차례로 형성하는 공정, 상기 결과물에 채널영역 형성을 위한 이온주입(7)을 행하는 공정, 상기 바디층(4)상에 불순물을 함유한 산화막(8)을 형성하는 공정, 상기 불순물을 함유한 산화막(8)상에 포토레지스트(9)를 도포한 후 이를 사진식각공정을 통해 패터닝하여 소오스영 역과 드레인영역을 정의하는 공정, 상기 포토레지스트패턴(9)을 마스코로 하여 상기 불순물을 함유한 산화막(8)을 선택적으로 식각하는 공정, 상기 포토레지스트패턴을 제거하는 공정, 열처리를 행하는 공정, 및 어닐링을 행하여 상기 바디층(4)의 채널영역을 결정화시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제1항에 있어서, 상기 불순물을 함유한 산화막(8)은 P형 박막트랜지스터일 경우에는 BPSG로 형성하고, N형 박막트랜지스트일 경우에는 PSG로 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 채널영역 형성을 위한 이온주입(7)을 행하는 공정후에 세정공정이 더 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 불순물을 함유한 산화막(8)을 선택적으로 식각하는 공정후에 LDD구조 형성을 위한 이온주입공정이 더 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 열처리공정에 의해 상기 불순물을 함유한 산화막(8)이 플로잉됨과 동시에 상기 불순물을 함유한 산화막(8)내의 불순물이 상기 바디층으로 오토도핑되어 소오스영역 및 드레인영역이 형성되는 것을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93028591A KR970006737B1 (en) | 1993-12-20 | 1993-12-20 | Thin film transistor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93028591A KR970006737B1 (en) | 1993-12-20 | 1993-12-20 | Thin film transistor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021738A true KR950021738A (ko) | 1995-07-26 |
| KR970006737B1 KR970006737B1 (en) | 1997-04-29 |
Family
ID=19371727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93028591A KR970006737B1 (en) | 1993-12-20 | 1993-12-20 | Thin film transistor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970006737B1 (ko) |
-
1993
- 1993-12-20 KR KR93028591A patent/KR970006737B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970006737B1 (en) | 1997-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009128A (ko) | 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조 방법 | |
| KR0150676B1 (ko) | 함몰게이트 구조에 의한 얕은 접합 형성 방법 | |
| KR950021738A (ko) | 박막트랜지스터 제조방법 | |
| KR940022874A (ko) | 박막트랜지스터 제조방법 | |
| KR970008580A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960015954A (ko) | 전계효과트랜지스터 제조방법 | |
| KR100304911B1 (ko) | 박막트랜지스터제조방법 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR970054481A (ko) | 박막 트랜지스터 제조방법 | |
| KR0166043B1 (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR960026972A (ko) | 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR960026461A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970004095A (ko) | 고집적 박막 트랜지스터 제조 방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR940016880A (ko) | 자기정렬된 실리사이드에 의한 콘택트홀 형성 방법 | |
| KR950033613A (ko) | 티에프티-엘씨디(tft-lcd) 및 그 제조방법 | |
| KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960035906A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970024308A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR940008133A (ko) | 실리콘 질화막 절연기술을 응용한 박막 트랜지스터 제조 방법 | |
| KR950025929A (ko) | 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 16 |
|
| EXPY | Expiration of term |