KR950020125A - 명령어 비트를 통해 레지스터의 내용을 수정하는 방법 및 장치 - Google Patents
명령어 비트를 통해 레지스터의 내용을 수정하는 방법 및 장치 Download PDFInfo
- Publication number
- KR950020125A KR950020125A KR1019940033146A KR19940033146A KR950020125A KR 950020125 A KR950020125 A KR 950020125A KR 1019940033146 A KR1019940033146 A KR 1019940033146A KR 19940033146 A KR19940033146 A KR 19940033146A KR 950020125 A KR950020125 A KR 950020125A
- Authority
- KR
- South Korea
- Prior art keywords
- register
- bit
- state
- logic
- input terminal
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
레지스터의 내용을 수정시키도록 요구되는 소프트웨어를 단순화하여 제공된 방법 및 장치이다. 하나의 게이트를 레지스터로 부가시킴에 의해, 단일 명령어가 다중 비트의 상태를 수정시키도록 레지스터로 기록되어질 수 있다. 시스템은 다중 레지스터가 수정되어져야 할 때 소프트웨어 오버헤드를 현저히 감소시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 명령 레지스터를 사용하기 위한 소프트웨어 루틴의 순서도,
제4도는 본 발명에 따른 명령 레지스터의 일 실시예의 블럭도,
제5도는 본 발명에 따른 명령 레지스터의 블럭도.
Claims (10)
- 입력 단자 및 출력 단자를 각각 구비하고 논리 하이 상태 및 논리 로우 상태를 각각 갖는 다수의 레지스터 비트를 구비하는 레지스터의 내용을 수정하는 장치로서, 상기 장치는, 다수의 멀티플렉서 수단과, 다수의 논리 수단으로 구성되고, 상기 다수의 멀티플렉서 수단은, 수정되어질 이러한 레지스터 비트의 새로운 논리 상태와 동일한 논리 상태를 갖는 명령어 비트를 수신하도록 접속된 제1입력 단자와, 레지스터 비트의 논리 상태를 수신하도록 다수의 레지스터 비트중 하나의 출력 단자에 접속된 제2입력 단자와, 제어 단자와, 레지스터 비트의 논리 상태를 수정하도록 레지스터 비트의 입력 단자에 접속된 출력 단자를 각각 구비하고, 상기 다수의 논리 수단은, 다수의 레지스터 비트중 하나가 새로운 논리 상태로 수정되는 지를 각각 식별하는 다수의 마스크 비트를 수신하는 제1입력 단자와, 멀티플렉서 수단의 제어 단자에 접속되어, 레지스터 비트가 새로운 논리 상태로 수정되는 하나로서 마스트 비트에 의해 식별될 때, 멀티플렉서의 출력이 명령어 비트의 논리 상태에 의해 결정된 바와 같은 새로운 논리 상태로 수정되도록 레지스터 비트를 수정시키기 위하여 멀티플렉서 수단을 제어하는 출력 단자를 각각 구비하는 것을 특징으로 하는 장치.
- 제1항에 있어서, 각각의 다수의 논리 수단은 레지스터 선택 신호를 수신하는 제2입력 단자를 포함하는 것을 특징으로 하는 장치.
- 제1항에 있어서, 레지스터 비트는 D-형 플립-플롭을 포함하는 것을 특징으로 하는 장치.
- 입력 단자 및 출력 단자를 각각 구비하고 논리 하이 상태 및 논리 로우 상태를 각각 갖는 다수의 레지스터 비트를 구비하는 레지스터의 내용을 수정시키는 장치로서, 상기 장치는, 다수의 멀티플렉서 수단과, 다수의 논리 수단으로 구성되고, 상기 다수의 멀티플렉서 수단은, 수정되어질 이러한 레지스터 비트의 새로운 논리 상태와 동일한 논리 상태를 갖는 명령어 비트를 수신하도록 접속된 제1입력 단자와, 레지스터 비트의 논리 상태를 수신하도록 다수의 레지스터 비트중 하나의 출력 단자에 접속된 제2입력 단자와, 제어 단자와, 레지스터 비트의 논리 상태를 수정하도록 레지스터 비트의 입력 단자에 접속된 출력 단자를 각각 구비하고, 상기 다수의 논리 수단은, 다수의 레지스터 비트중 하나가 새로운 논리 상태로 수정되는 지를 각각 식별하는 다수의 마스크 비트를 수신하는 제1입력 단자와, 레지스터 선택 신호를 수신하는 제2입력 단자와, 멀티플렉서 수단의 제어 단자에 접속되어, 레지스터 비트가 새로운 논리 상태로 수정되는 하나로서 마스트 비트에 의해 식별될 때, 멀티플렉서의 출력이 명령어 비트의 논리 상태에 의해 결정된 바와 같은 새로운 논리 상태로 수정되도록 레지스터 비트를 수정시키기 위하여 멀티플렉서 수단을 제어하는 출력 단자를 각각 구비하는 것을 특징으로 하는 장치.
- 입력 단자 및 출력 단자를 각각 구비하고, 논리 하이 상태 및 논리 로우 상태를 각각 갖는 레지스터 비트를 구비하는 레지스터의 내용을 수정시키는 장치로서, 상기 장치는, 다수의 멀티플렉서 수단과, 논리 수단으로 구성되고, 상기 멀티플렉서 수단은, 수정되어질 레지스터 비트의 새로운 논리 상태와 동일한 논리 상태를 갖는 명령어 비트를 수신하도록 접속된 제1입력 단자와, 레지스터 비트의 논리 상태를 수신하도록 레지스터 비트중 하나의 출력 단자에 접속된 제2입력 단자와, 제어 단자와, 레지스터 비트의 논리 상태를 수정하도록 레지스터 비트의 입력 단자에 접속된 출력 단자를 각각 구비하고, 상기 논리 수단은, 레지스터 비트가 새로운 논리 상태로 수정된 하나로서 마스크 비트를 수신하는 제1 입력 단자와, 멀티플렉서 수단의 제어 단자에 접속되어, 레지스터 비트가 새로운 논리 상태로 수정된 하나로서 마스트 비트에 의해 식별될 때, 멀티플렉서의 출력이 명령어 비트의 논리 상태에 의해 결정된 바와 같은 새로운 논리 상태로 수정되도록 레지스터 비트를 수정시키기 위하여 멀티플렉서 수단을 제어하는 출력 단자를 각각 구비하는 것을 특징으로 하는 장치.
- 제5항에 있어서, 논리 수단은 레지스터 선태 신호를 수신하는 제2입력단자를 포함하는 것을 특징으로 하는 장치.
- 제5항에 있어서, 레지스터 비트는 D-형 플립-플롭을 포함하는 것을 특징으로 하는 장치.
- 입력 단자 및 출력 단자를 포함하고, 논리 하이 상태 및 논리 로우 상태를 갖는 레지스터 비트를 구비하는 레지스터의 내용을 수정시키는 장치로서, 상기 장치는, 멀티플렉서 수단과, 논리 수단으로 구성되고, 상기 멀티플렉서 수단은, 수정되어질 레지스터 비트의 새로운 논리 상태와 동일한 논리 상태를 갖는 명령어 비트를 수신하도록 접속된 제1입력 단자와, 레지스터 비트의 논리 상태를 수신하도록 레지스터 비트의 출력 단자에 접속된 제2입력 단자와, 제어 단자와, 레지스터 비트의 논리 상태를 수정하도록 레지스터 비트의 입력 단자에 접속된 출력 단자를 구비하고, 상기 논리 수단은, 레지스터 비트가 새로운 논리 상태로 수정되었는 지를 식별하는 마스크 비트를 수신하는 제1입력 단자와, 레지스터 선택 신호를 수신하는 제2입력 단자와, 멀티플렉서 수단의 제어 단자에 접속되어, 레지스터 비트가 새로운 논리 상태로 수정된 하나로서 마스트 비트에 의해 식별될 때, 멀티플렉서의 출력이 명령어 비트의 논리 상태에 의해 결정된 바와 같은 새로운 논리 상태로 수정되도록 레지스터 비트를 수정시키기 위하여 멀티플렉서 수단을 제어하는 출력 단자를 각각 구비하는 것을 특징으로 하는 장치.
- 논리 하이 상태 및 논리 로우 상태를 각각 갖는 다수의 레지스터 비트를 구비하는 레지스터의 내용을 수정시키는 방법으로, 상기 방법은, (가) 새로운 논리 상태로 수정되어질 레지스터 비트의 마스크를 발생시키는 단계와, (나) 새로운 논리 상태의 그것과 동일한 논리 상태를 갖는 명령어 비트를 발생시키는 단계와, (다) 마스트된 레지스터 비트가 새로운 논리 상태로 수정되도록 명령어 비트의 논리 상태를 마스크된 레지스터 비트로 기록시키는 단계로 구성되는 것을 특징으로 하는 방법.
- 논리 하이 상태 및 논리 로우 상태를 갖는 레지스터 비트를 구비하는 레지스터의 내용을 수정시키는 방법으로, 상기 방법은, (가) 레지스터 비트가 새로운 논리 상태로 수정되어질 레지스터 비트의 마스크를 발생시키는 단계와, (나) 새로운 논리 상태의 그것과 동일한 논리 상태를 갖는 명령어 비트를 발생시키는 단계와, (다) 마스트된 레지스터 비트가 새로운 논리 상태로 수정되도록 명령어 비트의 논리 상태를 마스크된 레지스터 비트로 기록시키는 단계로 구성되는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17131393A | 1993-12-21 | 1993-12-21 | |
US08/171313 | 1993-12-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950020125A true KR950020125A (ko) | 1995-07-24 |
Family
ID=22623290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940033146A KR950020125A (ko) | 1993-12-21 | 1994-12-07 | 명령어 비트를 통해 레지스터의 내용을 수정하는 방법 및 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5483566A (ko) |
EP (1) | EP0660229B1 (ko) |
JP (1) | JPH07210382A (ko) |
KR (1) | KR950020125A (ko) |
DE (1) | DE69424387T2 (ko) |
TW (1) | TW237534B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0135488B1 (ko) * | 1994-05-26 | 1998-06-15 | 김광호 | 동기카운터 및 그 캐리전파방법 |
US5655135A (en) * | 1994-09-16 | 1997-08-05 | Philips Electronics North America Corporation | System for write protecting a bit that is hardware modified during a read-modify-write cycle |
US5881121A (en) * | 1997-02-13 | 1999-03-09 | Cypress Semiconductor Corp. | One-pin shift register interface |
TW374885B (en) | 1997-06-06 | 1999-11-21 | Matsushita Electric Ind Co Ltd | The arithmetic unit |
EP0919930B1 (de) * | 1997-11-26 | 2003-10-22 | Infineon Technologies AG | Verfahren und Vorrichtung zum Auslesen, Modifizieren und Überschreiben von in einer Speichereinrichtung gespeicherten Daten |
US6026141A (en) * | 1998-07-16 | 2000-02-15 | Toshiba America Electronic Components Inc. | One load conditional look ahead counter |
JP2007305027A (ja) | 2006-05-15 | 2007-11-22 | Toshiba Corp | 汎用レジスタ回路 |
CN109689247B (zh) | 2016-09-21 | 2021-12-10 | 杰富意钢铁株式会社 | 钢的连续铸造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4175284A (en) * | 1971-09-08 | 1979-11-20 | Texas Instruments Incorporated | Multi-mode process control computer with bit processing |
JPS59135548A (ja) * | 1983-01-22 | 1984-08-03 | Toshiba Corp | 演算装置 |
JPH0787040B2 (ja) * | 1990-01-26 | 1995-09-20 | 株式会社東芝 | シフトレジスタ |
JPH04100150A (ja) * | 1990-08-20 | 1992-04-02 | Fujitsu Ltd | レジスタ回路 |
US5220213A (en) * | 1991-03-06 | 1993-06-15 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
-
1994
- 1994-03-10 TW TW083102077A patent/TW237534B/zh active
- 1994-11-14 EP EP94308581A patent/EP0660229B1/en not_active Expired - Lifetime
- 1994-11-14 DE DE69424387T patent/DE69424387T2/de not_active Expired - Lifetime
- 1994-12-07 KR KR1019940033146A patent/KR950020125A/ko not_active Application Discontinuation
- 1994-12-20 JP JP6316571A patent/JPH07210382A/ja not_active Withdrawn
-
1995
- 1995-06-06 US US08/469,605 patent/US5483566A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07210382A (ja) | 1995-08-11 |
EP0660229B1 (en) | 2000-05-10 |
TW237534B (en) | 1995-01-01 |
EP0660229A1 (en) | 1995-06-28 |
DE69424387T2 (de) | 2001-01-04 |
US5483566A (en) | 1996-01-09 |
DE69424387D1 (de) | 2000-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930018378A (ko) | 캐쉬 메모리 시스템의 성능최적화 방법 및 장치 | |
KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
US5125011A (en) | Apparatus for masking data bits | |
KR900015008A (ko) | 데이터 프로세서 | |
KR950020125A (ko) | 명령어 비트를 통해 레지스터의 내용을 수정하는 방법 및 장치 | |
KR930018389A (ko) | 데이타 처리 시스템의 명령 수행 순서를 결정하는 방법 및 장치 | |
JPS6473843A (en) | Prioritized data packet switching system | |
JPH02107461A (ja) | 画像形成装置 | |
KR930013999A (ko) | 그래픽 콘트롤러의 블록별 레지스터 제어회로 | |
US2995303A (en) | Matrix adder | |
KR890015135A (ko) | 바이패스(bypass)회로를 갖는 데이타 처리장치 | |
US3319228A (en) | Digital storage register transfer apparatus | |
GB1378144A (en) | Data processing arrangements | |
GB1378143A (en) | Data processors | |
US4755968A (en) | Buffer memory device controlled by a least recently used method | |
EP0715252A1 (en) | A bit field peripheral | |
KR200208207Y1 (ko) | 디에스피(dsp)어드레싱 모드에서의 간접 어드레싱장치 | |
KR100262014B1 (ko) | 비트 조작이 가능한 입/출력 포트 | |
KR940015801A (ko) | 다수의 블럭에서 1개의 데이타 레지스터를 동시에 콘트롤하는 로직회로 | |
SU1167658A1 (ru) | Устройство дл сдвига информации | |
SU1298746A1 (ru) | Устройство дл формировани адреса следующей микрокоманды | |
KR0163726B1 (ko) | 외부 메모리를 이용한 다수의 램 브레이크조건 설정회로 | |
KR840004271A (ko) | 정보 처리 장치 | |
KR19980034375A (ko) | 복수 개의 메모리 뱅크를 가지는 그래픽 메모리의 제어장치 | |
JPS6441952A (en) | Data transferring control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |