JPH07210382A - レジスタの内容を変更するための装置および方法 - Google Patents
レジスタの内容を変更するための装置および方法Info
- Publication number
- JPH07210382A JPH07210382A JP6316571A JP31657194A JPH07210382A JP H07210382 A JPH07210382 A JP H07210382A JP 6316571 A JP6316571 A JP 6316571A JP 31657194 A JP31657194 A JP 31657194A JP H07210382 A JPH07210382 A JP H07210382A
- Authority
- JP
- Japan
- Prior art keywords
- register
- bit
- state
- logic
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008859 change Effects 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 8
- 230000000873 masking effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 レジスタの内容を変更するために必要なソフ
トウェアを簡略化する方法および装置を提供する。 【構成】 レジスタに１つのゲートを加えることによっ
て、多数のビットの状態を変更するように単一のコマン
ドがレジスタに書込まれ得る。複数のレジスタを変更す
る必要のあるときこのシステムによってソフトウェアの
オーバーヘッドはかなり削減される。
トウェアを簡略化する方法および装置を提供する。 【構成】 レジスタに１つのゲートを加えることによっ
て、多数のビットの状態を変更するように単一のコマン
ドがレジスタに書込まれ得る。複数のレジスタを変更す
る必要のあるときこのシステムによってソフトウェアの
オーバーヘッドはかなり削減される。
Description
【０００１】
【発明の分野】この発明は、一般的にデータ論理装置の
分野に関し、より特定的に制御レジスタを含むデータ論
理装置に関する。
分野に関し、より特定的に制御レジスタを含むデータ論
理装置に関する。
【０００２】
【発明の背景】多くのアプリケーションでは、データ論
理装置は情報を一点から次の点に転送するために利用さ
れる。たとえば、これらの論理装置は、２つのプロセッ
サなどネットワーク上の装置を接続するために利用され
る。他の例では、システム内の一点から別の点へのデー
タの移動を容易にするためにそれらはシステム内で利用
され得る。そのような装置内のデータの移動および変更
を容易にするために、そのような装置はレジスタをとも
に利用する。典型的にこれらのレジスタは、データの必
要な変更のためにソフトウェアと相互に作用する。
理装置は情報を一点から次の点に転送するために利用さ
れる。たとえば、これらの論理装置は、２つのプロセッ
サなどネットワーク上の装置を接続するために利用され
る。他の例では、システム内の一点から別の点へのデー
タの移動を容易にするためにそれらはシステム内で利用
され得る。そのような装置内のデータの移動および変更
を容易にするために、そのような装置はレジスタをとも
に利用する。典型的にこれらのレジスタは、データの必
要な変更のためにソフトウェアと相互に作用する。
【０００３】レジスタ内に新しいコマンドを設けるのに
先行技術では次のソフトウェアステップのシーケンスが
必要である。
先行技術では次のソフトウェアステップのシーケンスが
必要である。
【０００４】レジスタを読出せ レジスタの内容のコピーをセーブせよ 保存すべき内容の部分をマスクオフせよ レジスタの内容を変更せよ 変更された部分を保存された部分と組合せよ レジスタに書込め レジスタがカスケード接続されている場合、これらのス
テップはかなりの時間がかかり、何度も行なわれなけれ
ばならない。
テップはかなりの時間がかかり、何度も行なわれなけれ
ばならない。
【０００５】したがって、先行技術のシステムよりも複
雑でなく同時にレジスタの実行の速度をかなり増大し得
るシステムの必要性が、長い間認識されてきたが満足の
いくものは実現されていない。さらに、そのようなシス
テムはシステムのソフトウェアの複雑性を減じるもので
あるべきである。また、そのようなシステムはハードウ
ェアに最小のコストしか加えないものであるべきであ
る。この発明はそのような必要性を扱う。
雑でなく同時にレジスタの実行の速度をかなり増大し得
るシステムの必要性が、長い間認識されてきたが満足の
いくものは実現されていない。さらに、そのようなシス
テムはシステムのソフトウェアの複雑性を減じるもので
あるべきである。また、そのようなシステムはハードウ
ェアに最小のコストしか加えないものであるべきであ
る。この発明はそのような必要性を扱う。
【０００６】
【発明の概要】この発明は、ハードウェアとインタフェ
ースする必要のある、またはハードウェアを制御する必
要のある、ソフトウェアの大きさおよび複雑性を減ずる
装置および方法を開示する。この発明は、ハードウェア
のコマンドおよび／または制御レジスタへの新規のアプ
ローチによってこれを達成する。
ースする必要のある、またはハードウェアを制御する必
要のある、ソフトウェアの大きさおよび複雑性を減ずる
装置および方法を開示する。この発明は、ハードウェア
のコマンドおよび／または制御レジスタへの新規のアプ
ローチによってこれを達成する。
【０００７】この発明はレジスタの内容を変更するため
の装置を提供することに関する。レジスタは複数のレジ
スタビットを含み、各々のレジスタビットは入力端子お
よび出力端子を含む。各々のレジスタビットは論理ハイ
の状態および論理ローの状態を有する。この発明の装置
は複数のマルチプレクサ手段および複数の論理手段を含
む。
の装置を提供することに関する。レジスタは複数のレジ
スタビットを含み、各々のレジスタビットは入力端子お
よび出力端子を含む。各々のレジスタビットは論理ハイ
の状態および論理ローの状態を有する。この発明の装置
は複数のマルチプレクサ手段および複数の論理手段を含
む。
【０００８】各々のマルチプレクサ手段は、第１の入力
端子、第２の入力端子、制御端子および出力端子を含
む。第１の入力端子は、変更すべきそれらレジスタビッ
トの新しい論理状態に等しい論理状態を有するコマンド
ビットを受取るように、結合される。第２の入力端子は
複数のレジスタビットの１つの出力端子に結合され、レ
ジスタビットの論理状態を受取る。出力端子はレジスタ
ビットの入力端子に結合され、レジスタビットの論理状
態を修正する。
端子、第２の入力端子、制御端子および出力端子を含
む。第１の入力端子は、変更すべきそれらレジスタビッ
トの新しい論理状態に等しい論理状態を有するコマンド
ビットを受取るように、結合される。第２の入力端子は
複数のレジスタビットの１つの出力端子に結合され、レ
ジスタビットの論理状態を受取る。出力端子はレジスタ
ビットの入力端子に結合され、レジスタビットの論理状
態を修正する。
【０００９】各々の論理手段は第１の入力端子および出
力端子を含む。第１の入力端子は複数のレジスタビット
の１つが新しい論理状態に変更されるべきかどうかを識
別する複数のマスクビットを受取るように結合される。
出力端子はマルチプレクサ手段の制御端子に結合されマ
ルチプレクサ手段を制御し、マスクビットによって新し
い論理状態に変更されるべきビットであるとレジスタビ
ットが識別されると、マルチプレクサの出力はレジスタ
ビットをコマンドビットの論理状態によって決定される
ような新しい論理状態に変更する。
力端子を含む。第１の入力端子は複数のレジスタビット
の１つが新しい論理状態に変更されるべきかどうかを識
別する複数のマスクビットを受取るように結合される。
出力端子はマルチプレクサ手段の制御端子に結合されマ
ルチプレクサ手段を制御し、マスクビットによって新し
い論理状態に変更されるべきビットであるとレジスタビ
ットが識別されると、マルチプレクサの出力はレジスタ
ビットをコマンドビットの論理状態によって決定される
ような新しい論理状態に変更する。
【００１０】またこの発明はレジスタの内容を変更する
ための方法の提供に関する。レジスタは複数個のレジス
タビットを含む。各々のレジスタビットは論理ハイの状
態および論理ローの状態を有する。この方法は、（ａ）
新しい論理状態に変更されるべきレジスタビットのマス
クを作成するステップと、（ｂ）新しい論理状態に等し
い論理状態を有するコマンドビットを作成するステップ
と、ｃ）コマンドビットの論理状態をマスクされたレジ
スタビットに書込み、マスクされたレジスタビットが新
しい論理状態に変更されるようにするステップとを含
む。
ための方法の提供に関する。レジスタは複数個のレジス
タビットを含む。各々のレジスタビットは論理ハイの状
態および論理ローの状態を有する。この方法は、（ａ）
新しい論理状態に変更されるべきレジスタビットのマス
クを作成するステップと、（ｂ）新しい論理状態に等し
い論理状態を有するコマンドビットを作成するステップ
と、ｃ）コマンドビットの論理状態をマスクされたレジ
スタビットに書込み、マスクされたレジスタビットが新
しい論理状態に変更されるようにするステップとを含
む。
【００１１】
【発明の詳しい説明】この発明はデータ論理装置内のレ
ジスタにおける改良に関する。当業者が発明を利用でき
るように、出願およびその要件に即して以下に説明がな
される。好ましい実施例の様々な変更は容易に当業者に
明らかになるだろうし、かつ本件の一般的な原理は他の
実施例に適用され得る。したがって、この発明は示され
た実施例に限定されることが意図されているのではな
く、ここで述べられる原理および特徴と一致する最も広
い範囲が与えられることが意図される。
ジスタにおける改良に関する。当業者が発明を利用でき
るように、出願およびその要件に即して以下に説明がな
される。好ましい実施例の様々な変更は容易に当業者に
明らかになるだろうし、かつ本件の一般的な原理は他の
実施例に適用され得る。したがって、この発明は示され
た実施例に限定されることが意図されているのではな
く、ここで述べられる原理および特徴と一致する最も広
い範囲が与えられることが意図される。
【００１２】先行技術に従ったハードウェア制御レジス
タ１０の実施例が図１に示される。図１を参照して、先
行技術のレジスタは、マルチプレクサ１４に結合される
Ｄ−タイプフリップフロップ１２によって実現されるレ
ジスタビットを含む。Ｄ−タイプフリップフロップを使
用するレジスタビットの実現例は単に例示のためのもの
である。レジスタビットは論理状態を記憶することので
きるいかなる手段によっても実現され得る。マルチプレ
クサ１４はフリップフロップ１２からデータイン信号お
よびフィードバック信号を受取る。レジスタ選択信号は
マルチプレクサ１４の入力の１つをフリップフロップ１
２に導く。データイン信号を与えるのに先立ってソフト
ウェアによってマスキングステップが与えられる。マス
キングステップはレジスタのどの部分が変更される必要
があるかさらにレジスタのどの部分がデータイン信号の
部分であるかを示す。このデータイン信号はカスケード
接続の各々のレジスタに与えられる必要があり、かなり
の量のソフトウェアオーバーヘッドを必要とし得る。以
前は、ソフトウェアがハードウェアの状態を変更する必
要がある場合、ソフトウェアはハードウェアの現在の状
態にアクセスを有していなければならなかった。
タ１０の実施例が図１に示される。図１を参照して、先
行技術のレジスタは、マルチプレクサ１４に結合される
Ｄ−タイプフリップフロップ１２によって実現されるレ
ジスタビットを含む。Ｄ−タイプフリップフロップを使
用するレジスタビットの実現例は単に例示のためのもの
である。レジスタビットは論理状態を記憶することので
きるいかなる手段によっても実現され得る。マルチプレ
クサ１４はフリップフロップ１２からデータイン信号お
よびフィードバック信号を受取る。レジスタ選択信号は
マルチプレクサ１４の入力の１つをフリップフロップ１
２に導く。データイン信号を与えるのに先立ってソフト
ウェアによってマスキングステップが与えられる。マス
キングステップはレジスタのどの部分が変更される必要
があるかさらにレジスタのどの部分がデータイン信号の
部分であるかを示す。このデータイン信号はカスケード
接続の各々のレジスタに与えられる必要があり、かなり
の量のソフトウェアオーバーヘッドを必要とし得る。以
前は、ソフトウェアがハードウェアの状態を変更する必
要がある場合、ソフトウェアはハードウェアの現在の状
態にアクセスを有していなければならなかった。
【００１３】このことは、ハードウェアが単一のレジス
タ中の多フィールドによって制御された１つより多い独
立ブロックをハードウェアが有し得る場合特にあてはま
る。この場合、ソフトウェアは各々の独立ブロックの状
態を知りかつそれらのブロックのサブセットのみの状態
を変更し、一方で残りを変更されないままにしておかな
ければならない。先行技術ルーチンの例がフローチャー
ト図の図２で示されている。図２を参照して、ハードウ
ェアの現在の状態はまずステップ１０２によって読出さ
れる。現在の状態は記憶場所内またはハードウェアにお
けるレジスタ内にあり得る。それから、現在の状態のコ
ピーはステップ１０３によってセーブされる。次に、保
存すべきレジスタの内容の部分がステップ１０４によっ
てマスクオフされる。その後、レジスタの内容はステッ
プ１０６によって、所望された新しい状態に変更され
る。その後、ステップ１０８によって、レジスタの内容
の変更された部分はレジスタの内容の保存された部分と
組合せられる。最後に、ステップ１１０によって、ハー
ドウェアのコマンドおよび／または制御レジスタ１０に
新しい状態が書込まれる。
タ中の多フィールドによって制御された１つより多い独
立ブロックをハードウェアが有し得る場合特にあてはま
る。この場合、ソフトウェアは各々の独立ブロックの状
態を知りかつそれらのブロックのサブセットのみの状態
を変更し、一方で残りを変更されないままにしておかな
ければならない。先行技術ルーチンの例がフローチャー
ト図の図２で示されている。図２を参照して、ハードウ
ェアの現在の状態はまずステップ１０２によって読出さ
れる。現在の状態は記憶場所内またはハードウェアにお
けるレジスタ内にあり得る。それから、現在の状態のコ
ピーはステップ１０３によってセーブされる。次に、保
存すべきレジスタの内容の部分がステップ１０４によっ
てマスクオフされる。その後、レジスタの内容はステッ
プ１０６によって、所望された新しい状態に変更され
る。その後、ステップ１０８によって、レジスタの内容
の変更された部分はレジスタの内容の保存された部分と
組合せられる。最後に、ステップ１１０によって、ハー
ドウェアのコマンドおよび／または制御レジスタ１０に
新しい状態が書込まれる。
【００１４】この例から理解され得るように、新しい状
態の情報がハードウェアに書込まれるとき、保存する必
要のあるコマンドおよび／または制御レジスタの部分が
変更されないように上記の６つのステップのうちの４つ
が必要である。レジスタの内容が現在のものであること
を確実にするために、割込の可能性なしに、上の命令の
全シーケンスが実行されなければならない。これによっ
て、これらの命令が実行する間、プロセッサの割込等を
不能化する必要があるかもしれない。この要件により、
命令はさらに複雑になり、多くなる。さらに、レジスタ
がカスケード接続されている場合、これらのステップは
かなりの時間がかかり何度も行なわれなければならな
い。
態の情報がハードウェアに書込まれるとき、保存する必
要のあるコマンドおよび／または制御レジスタの部分が
変更されないように上記の６つのステップのうちの４つ
が必要である。レジスタの内容が現在のものであること
を確実にするために、割込の可能性なしに、上の命令の
全シーケンスが実行されなければならない。これによっ
て、これらの命令が実行する間、プロセッサの割込等を
不能化する必要があるかもしれない。この要件により、
命令はさらに複雑になり、多くなる。さらに、レジスタ
がカスケード接続されている場合、これらのステップは
かなりの時間がかかり何度も行なわれなければならな
い。
【００１５】この発明は、コマンドおよび／または制御
情報のすべてを同時にハードウェアに書込む必要のない
ようにハードウェアが制御される方法を変更する。この
発明によって、変更される必要のある情報だけがハード
ウェアに書込まれることを可能にする。この発明の使用
によって、ハードウェアはレジスタ内部に現在のレジス
タの内容を維持し、この情報はハードウェアの状態を変
更するようにソフトウェアによって要求されない。この
発明の重要な特徴はコマンドビットの使用であり、この
コマンドビットによってソフトウェアは、ハードウェア
にレジストの内容になすべき修正のタイプを伝える。
情報のすべてを同時にハードウェアに書込む必要のない
ようにハードウェアが制御される方法を変更する。この
発明によって、変更される必要のある情報だけがハード
ウェアに書込まれることを可能にする。この発明の使用
によって、ハードウェアはレジスタ内部に現在のレジス
タの内容を維持し、この情報はハードウェアの状態を変
更するようにソフトウェアによって要求されない。この
発明の重要な特徴はコマンドビットの使用であり、この
コマンドビットによってソフトウェアは、ハードウェア
にレジストの内容になすべき修正のタイプを伝える。
【００１６】この発明では、Ｍａｓｋ Ｂｉｔは変更さ
れるべきそれらのレジスタビットを選択し、Ｃｏｍｍａ
ｎｄ Ｂｉｔはレジスタの最終の状態がいかなるものに
なるかを規定する。Ｍａｓｋ ＢｉｔおよびＣｏｍｍａ
ｎｄ Ｂｉｔは、両方ともコマンドおよび／または制御
レジスタに書込まれるＡｃｔｉｏｎ Ｍａｓｋの部分で
あるか、別々であり得る。もしそれらが別々であるな
ら、Ｃｏｍｍａｎｄ Ｂｉｔは、書込まれるべきレジス
タのアドレスデコードによって、または別々の組の入力
の命令デコードによって生成され得る。
れるべきそれらのレジスタビットを選択し、Ｃｏｍｍａ
ｎｄ Ｂｉｔはレジスタの最終の状態がいかなるものに
なるかを規定する。Ｍａｓｋ ＢｉｔおよびＣｏｍｍａ
ｎｄ Ｂｉｔは、両方ともコマンドおよび／または制御
レジスタに書込まれるＡｃｔｉｏｎ Ｍａｓｋの部分で
あるか、別々であり得る。もしそれらが別々であるな
ら、Ｃｏｍｍａｎｄ Ｂｉｔは、書込まれるべきレジス
タのアドレスデコードによって、または別々の組の入力
の命令デコードによって生成され得る。
【００１７】この発明の動作をより明確に説明するため
に、この発明に従った図３のソフトウェアフローチャー
トおよび図４の制御レジスタを参照されたい。次の図３
の疑似コード部分フローチャートは、図２の先行技術フ
ローチャートに示された機能と同じものを示す。図３を
参照して、ステップ２０２によって、所望の動作のため
にコマンドビットを用いて、変更される必要のあるレジ
スタに入れられた内容に、ビットのマスクが作成され
る。その後、ステップ２０４によって、コマンドおよび
／または制御レジスタに要求される情報が書込まれ、現
在のレジスタの内容を所望の新しい状態に変わる。
に、この発明に従った図３のソフトウェアフローチャー
トおよび図４の制御レジスタを参照されたい。次の図３
の疑似コード部分フローチャートは、図２の先行技術フ
ローチャートに示された機能と同じものを示す。図３を
参照して、ステップ２０２によって、所望の動作のため
にコマンドビットを用いて、変更される必要のあるレジ
スタに入れられた内容に、ビットのマスクが作成され
る。その後、ステップ２０４によって、コマンドおよび
／または制御レジスタに要求される情報が書込まれ、現
在のレジスタの内容を所望の新しい状態に変わる。
【００１８】図が示すように、以前に必要とされた６つ
の命令と同じ動作を行なうのに２つの命令しか必要とさ
れない。これによって、ソフトウェアプログラムのこの
部分の複雑性が減じられ、その動作の速度が増大され
る。ハードウェアへのアクセスはたった１つ、Ａｃｔｉ
ｏｎ Ｍａｓｋを書込むことであるので、割込を不能化
する必要はない。これによってさらに複雑性が減じられ
る。
の命令と同じ動作を行なうのに２つの命令しか必要とさ
れない。これによって、ソフトウェアプログラムのこの
部分の複雑性が減じられ、その動作の速度が増大され
る。ハードウェアへのアクセスはたった１つ、Ａｃｔｉ
ｏｎ Ｍａｓｋを書込むことであるので、割込を不能化
する必要はない。これによってさらに複雑性が減じられ
る。
【００１９】この発明は、ハードウェアのコマンドおよ
び／または制御レジスタの実現にビット当り１つのゲー
トといったわずかな変更しか必要としない。コマンドビ
ットのセッティングによって、レジスタ内のどのビット
がマスクにより変更されるべきかが示される。レジスタ
を変更する（１ゲートを加える）ことによって、ソフト
ウェアの使用は大いに削減され得る。
び／または制御レジスタの実現にビット当り１つのゲー
トといったわずかな変更しか必要としない。コマンドビ
ットのセッティングによって、レジスタ内のどのビット
がマスクにより変更されるべきかが示される。レジスタ
を変更する（１ゲートを加える）ことによって、ソフト
ウェアの使用は大いに削減され得る。
【００２０】図４を参照して、この発明に従ったコマン
ドレジスタ１０′が示されている。レジスタ１０′はマ
ルチプレクサ１４′に結合されたＤ−タイプフリップフ
ロップ１２′によって実現されたレジスタビットを含
む。この実施例のＤ−タイプフリップフロップを使用す
るレジスタビットの実現例は、例示のみを目的とする。
この発明の範囲および精神を離れることなく、論理状態
を記憶することのできるいかなる手段によってもレジス
タビットは実現され得る。理解されるように、主な違い
は、マルチプレクサ１４′に結合され、かつＭＡＳＫ
ＢＩＴ入力およびＲＥＧＩＳＴＥＲ ＳＥＬＥＣＴ入力
を受取る、ＡＮＤゲート２０である。
ドレジスタ１０′が示されている。レジスタ１０′はマ
ルチプレクサ１４′に結合されたＤ−タイプフリップフ
ロップ１２′によって実現されたレジスタビットを含
む。この実施例のＤ−タイプフリップフロップを使用す
るレジスタビットの実現例は、例示のみを目的とする。
この発明の範囲および精神を離れることなく、論理状態
を記憶することのできるいかなる手段によってもレジス
タビットは実現され得る。理解されるように、主な違い
は、マルチプレクサ１４′に結合され、かつＭＡＳＫ
ＢＩＴ入力およびＲＥＧＩＳＴＥＲ ＳＥＬＥＣＴ入力
を受取る、ＡＮＤゲート２０である。
【００２１】図４に示されたこの発明のコマンドレジス
タ１０′は、論理的にＡＮＤゲート２０を介してマスキ
ング信号の選択信号に対する「ＡＮＤをとり」、かつマ
ルチプレクサ１４′の入力のコマンドビットを利用し、
より短い時間で同じ機能を果たす。本発明と関連して１
つのゲートが付加されるが、ソフトウェアの使用はかな
り削減される。ソフトウェアオーバーヘッドは論理デバ
イスの全性能で重大なファクタであるので、このハード
ウェアの変更はソフトウェアの使用の削減と比べれば問
題ではない。
タ１０′は、論理的にＡＮＤゲート２０を介してマスキ
ング信号の選択信号に対する「ＡＮＤをとり」、かつマ
ルチプレクサ１４′の入力のコマンドビットを利用し、
より短い時間で同じ機能を果たす。本発明と関連して１
つのゲートが付加されるが、ソフトウェアの使用はかな
り削減される。ソフトウェアオーバーヘッドは論理デバ
イスの全性能で重大なファクタであるので、このハード
ウェアの変更はソフトウェアの使用の削減と比べれば問
題ではない。
【００２２】１つの実施例では、図５の１６ビットの書
込可能かつ読出可能なレジスタとしてのブロック図に、
この発明に従ったホストコマンドレジスタが示されてい
る。このレジスタに書込まれた値はビット上位コマンド
であって、それらはハードウェアが様々な動作を行なう
ことを引起こす。このレジスタの最上位ビットは、所望
のコマンドがコマンドビットをセットまたはリセットを
すべきかどうかをハードウェアに示す。最上位コマンド
ビットが１であるとき、コマンドワードにセットされる
他のビットによって表わされたコマンドがセットされ
る。最上位ビットが０であるとき、コマンドワードにセ
ットされる他のビットによって表わされたコマンドがリ
セットされる。複数のコマンドが単一コマンドワードに
セットまたはリセットされ得る。コマンドワードにおい
て０であるコマンドビット（最上位ビット以外のビッ
ト）は影響を受けない。
込可能かつ読出可能なレジスタとしてのブロック図に、
この発明に従ったホストコマンドレジスタが示されてい
る。このレジスタに書込まれた値はビット上位コマンド
であって、それらはハードウェアが様々な動作を行なう
ことを引起こす。このレジスタの最上位ビットは、所望
のコマンドがコマンドビットをセットまたはリセットを
すべきかどうかをハードウェアに示す。最上位コマンド
ビットが１であるとき、コマンドワードにセットされる
他のビットによって表わされたコマンドがセットされ
る。最上位ビットが０であるとき、コマンドワードにセ
ットされる他のビットによって表わされたコマンドがリ
セットされる。複数のコマンドが単一コマンドワードに
セットまたはリセットされ得る。コマンドワードにおい
て０であるコマンドビット（最上位ビット以外のビッ
ト）は影響を受けない。
【００２３】コマンドレジスタのハードウェアをわずか
に変更するだけで、装置に伴うソフトウェアオーバーヘ
ッドを削減することにより重要な性能の利点がデータ論
理装置で得られることが可能である。したがって、マス
クビットおよびコマンドビットをレジスタ内に規定する
ことによって、かつそれらにビットが変更される必要が
あるか判断することを可能にすることにより、特にこれ
らのレジスタがカスケード配列で利用されるとき、ソフ
トウェアの使用はかなり削減される。
に変更するだけで、装置に伴うソフトウェアオーバーヘ
ッドを削減することにより重要な性能の利点がデータ論
理装置で得られることが可能である。したがって、マス
クビットおよびコマンドビットをレジスタ内に規定する
ことによって、かつそれらにビットが変更される必要が
あるか判断することを可能にすることにより、特にこれ
らのレジスタがカスケード配列で利用されるとき、ソフ
トウェアの使用はかなり削減される。
【００２４】この発明は図で示された実施例に従って説
明されてきたが、それらの実施例には様々なバリエーシ
ョンが可能であり、それらのバリエーションはこの発明
の精神および範囲内であることを当業者は認めるであろ
う。したがって、この発明の精神および範囲から離れる
ことなく多くの修正が当業者によってなされてもよい。
明されてきたが、それらの実施例には様々なバリエーシ
ョンが可能であり、それらのバリエーションはこの発明
の精神および範囲内であることを当業者は認めるであろ
う。したがって、この発明の精神および範囲から離れる
ことなく多くの修正が当業者によってなされてもよい。
【図１】先行技術コマンドレジスタの実施例のブロック
図である。
図である。
【図２】図１のレジスタと使用するソフトウェアルーチ
ンのフロー図である。
ンのフロー図である。
【図３】この発明に従ったコマンドレジスタと使用する
ソフトウェアルーチンのフロー図である。
ソフトウェアルーチンのフロー図である。
【図４】この発明に従ったコマンドレジスタの実施例の
ブロック図である。
ブロック図である。
【図５】この発明に従ったコマンドレジスタのブロック
図である。
図である。
１０′ レジスタ １４′ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・ビー・オハラ・ジュニア アメリカ合衆国、94024 カリフォルニア 州、ロス・アルトス、フォールン・リー フ・レーン、1993 (72)発明者 デイビッド・ジー・ロバーツ アメリカ合衆国、94539 カリフォルニア 州、フレモント、キャパ・ドライブ、 40802
Claims (10)
- 【請求項１】 レジスタの内容を変更するための装置で
あって、レジスタは複数のレジスタビットを有し、各々
のレジスタビットは入力端子および出力端子を有し、各
々のレジスタビットは論理ハイの状態および論理ローの
状態を有し、この装置は、 複数のマルチプレクサ手段を含み、各々のマルチプレク
サ手段は、 １）コマンドビットを受取るように結合された第１の入
力端子を有し、コマンドビットは変更されるべきそれら
のレジスタビットの新しい論理状態に等しい論理状態を
有し、さらに、 ２）複数のレジスタビットの１つの出力端子に結合さ
れ、レジスタビットの論理状態を受取るための第２の入
力端子と、 ３）制御端子と、 ４）レジスタビットの入力端子に結合され、レジスタビ
ットの論理状態を変更するための出力端子とを有し、こ
の装置はさらに、 複数の論理手段を含み、各々の論理手段は １）複数のマスクビットを受取るための第１の入力端子
を有し、複数のレジスタビットの１つが新しい論理状態
に変更されるべきかどうかを各々のマスクビットが識別
し、さらに、 ２）マルチプレクサ手段の制御端子に結合され、もしレ
ジスタビットが新しい論理状態に変更されるべきビット
であるとマスクビットによって識別されると、マルチプ
レクサの出力がコマンドビットの論理状態によって決定
される新しい論理状態にレジスタビットを変更するよう
に、マルチプレクサ手段を制御するための出力端子を有
する、レジスタの内容を変更するための装置。 - 【請求項２】 複数の論理手段の各々はレジスタ選択信
号を受取るための第２の入力端子をさらに含む、請求項
１に記載の装置。 - 【請求項３】 レジスタビットはさらにＤ−タイプフリ
ップフロップを含む、請求項１に記載の装置。 - 【請求項４】 レジスタの内容を変更するための装置で
あって、レジスタは複数のレジスタビットを有し、各々
のレジスタビットは入力端子および出力端子を有し、各
々のレジスタビットは論理ハイの状態および論理ローの
状態を有し、この装置は、 複数のマルチプレクサ手段を含み、各々のマルチプレク
サ手段は、 １）コマンドビットを受取るために結合された第１の入
力端子を有し、コマンドビットは変更されるべきそれら
のレジスタビットの新しい論理状態に等しい論理状態を
有し、さらに、 ２）複数のレジスタビットの１つの出力端子に結合さ
れ、レジスタの論理状態を受取るための第２の入力端子
と、 ３）制御端子と、 ４）レジスタビットの入力端子に結合され、レジスタビ
ットの論理状態を変更するための出力端子とを有し、こ
の装置はさらに、 複数の論理手段を含み、各々の論理手段は １）複数のマスクビットを受取るための第１の入力端子
を有し、複数のレジスタビットの１つが新しい論理状態
に変更されるべきであるかどうかを各々のマスクビット
は識別し、さらに、 ２）レジスタ選択信号を受取るための第２の入力端子
と、 ３）マルチプレクサ手段の制御端子に結合され、新しい
論理状態に変更されるべきビットであるとマスクビット
によってレジスタビットが識別されると、コマンドビッ
トの論理状態によって決定される新しい論理状態にレジ
スタビットをマルチプレクサの出力が変更するように、
マルチプレクサ手段を制御するための出力端子とを含
む、レジスタの内容を変更するための装置。 - 【請求項５】 レジスタの内容を変更するための装置で
あって、レジスタはレジスタビットを有し、レジスタビ
ットは入力端子および出力端子を含み、レジスタビット
は論理ハイの状態および論理ローの状態を有し、この装
置は、 マルチプレクサ手段を含み、マルチプレクサ手段は、 １）コマンドビットを受取るように結合された第１の入
力端子を含み、コマンドビットはレジスタビットが修正
されるべき新しい論理状態に等しい論理状態を有し、さ
らに、 ２）レジスタビットの出力端子に結合され、レジスタビ
ットの論理状態を受取るための第２の入力端子と、 ３）制御端子と、 ４）レジスタビットの入力端子に結合され、レジスタビ
ットの論理状態を変更するための出力端子とを含み、こ
の装置はさらに、 論理手段を含み、論理手段は、 １）マスクビットを受取るためのマスクビット選択手段
を含み、マスクビットは、レジスタビットを新しい論理
状態に変更すべきかどうかを識別し、さらに、 ２）マルチプレクサ手段の制御端子に結合され、新しい
論理状態に変更されるべきビットであるとレジスタビッ
トがマスクビットによって識別されると、マルチプレク
サの出力がコマンドビットの論理状態によって決定され
る新しい論理状態にレジスタビットを変更するように、
マルチプレクサ手段を制御するための出力端子を含む、
レジスタの内容を変更するための装置。 - 【請求項６】 論理手段が、レジスタ選択信号を受取る
ための第２の入力端子をさらに含む、請求項５に記載の
装置。 - 【請求項７】 レジスタビットはさらにＤ−タイプフリ
ップフロップを含む、請求項５に記載の装置。 - 【請求項８】 レジスタの内容を変更するための装置で
あって、レジスタはレジスタビットを有し、レジスタビ
ットは入力端子および出力端子を含み、レジスタビット
は論理ハイの状態および論理ローの状態を有し、この装
置は、 マルチプレクサ手段を含み、マルチプレクサ手段は、 １）コマンドビットを受取るように結合された第１の入
力端子を含み、レジスタビットが変更されるべき新しい
論理状態に等しい論理状態をコマンドビットは有し、さ
らに、 ２）レジスタビットの出力端子に結合され、レジスタビ
ットの論理状態を受取るための第２の入力端子と、 ３）制御端子と、 ４）レジスタビットの入力端子に結合され、レジスタビ
ットの論理状態を変更するための出力端子とを含み、こ
の装置はさらに、 論理手段を含み、論理手段は、 １）マスクビットを受取るための第１の入力端子を有
し、マスクビットはレジスタビットが新しい論理状態に
変更されるべきかどうかを識別し、さらに、 ２）レジスタ選択信号を受取るための第２の入力端子
と、 ３）マルチプレクサ手段の制御端子に結合され、新しい
論理状態に変更されるべきビットであるとレジスタビッ
トがマスクビットによって判断されると、マルチプレク
サの出力がコマンドビットの論理状態によって決定され
る新しい論理状態にレジスタビットを変更するように、
マルチプレクサ手段を制御するための出力端子とを有す
る、レジスタの内容を変更するための装置。 - 【請求項９】 レジスタの内容を変更するための方法で
あって、レジスタは複数のレジスタビットを有し、各々
のレジスタビットは論理ハイの状態および論理ローの状
態を有し、この方法は、 （ａ） 新しい論理状態に変更されるべきレジスタビッ
トのマスクを作成するステップと、 （ｂ） 新しい論理状態に等しい論理状態を有するコマ
ンドビットを作成するステップと、 （ｃ） マスクされたレジスタビットが新しい論理状態
に変更されるように、マスクされたレジスタビットにコ
マンドビットの論理状態を書込むステップとを含む、レ
ジスタの内容を変更するための方法。 - 【請求項１０】 レジスタの内容を変更するための方法
であって、レジスタはレジスタビットを有し、レジスタ
ビットは論理ハイの状態および論理ローの状態を有し、
この方法は、 （ａ） レジスタビットが新しい論理状態に変更される
べきならばレジスタビットのマスクを作成するステップ
と、 （ｂ） 新しい論理状態のビットに等しい論理状態を有
するコマンドビットを作成するステップと、 （ｃ） マスクされたレジスタビットが新しい論理状態
に変更されるように、マスクされたレジスタビットにコ
マンドビットの論理状態を書込むステップとを含む、レ
ジスタの内容を変更するための方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17131393A | 1993-12-21 | 1993-12-21 | |
| US171313 | 1993-12-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07210382A true JPH07210382A (ja) | 1995-08-11 |
Family
ID=22623290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6316571A Withdrawn JPH07210382A (ja) | 1993-12-21 | 1994-12-20 | レジスタの内容を変更するための装置および方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5483566A (ja) |
| EP (1) | EP0660229B1 (ja) |
| JP (1) | JPH07210382A (ja) |
| KR (1) | KR950020125A (ja) |
| DE (1) | DE69424387T2 (ja) |
| TW (1) | TW237534B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998055917A1 (fr) * | 1997-06-06 | 1998-12-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif arithmetique |
| US7486542B2 (en) | 2006-05-15 | 2009-02-03 | Kabushiki Kaisha Toshiba | General purpose register circuit |
| WO2018056322A1 (ja) | 2016-09-21 | 2018-03-29 | Ｊｆｅスチール株式会社 | 鋼の連続鋳造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135488B1 (ko) * | 1994-05-26 | 1998-06-15 | 김광호 | 동기카운터 및 그 캐리전파방법 |
| US5655135A (en) * | 1994-09-16 | 1997-08-05 | Philips Electronics North America Corporation | System for write protecting a bit that is hardware modified during a read-modify-write cycle |
| US5881121A (en) * | 1997-02-13 | 1999-03-09 | Cypress Semiconductor Corp. | One-pin shift register interface |
| EP0919930B1 (de) * | 1997-11-26 | 2003-10-22 | Infineon Technologies AG | Verfahren und Vorrichtung zum Auslesen, Modifizieren und Überschreiben von in einer Speichereinrichtung gespeicherten Daten |
| US6026141A (en) * | 1998-07-16 | 2000-02-15 | Toshiba America Electronic Components Inc. | One load conditional look ahead counter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4175284A (en) * | 1971-09-08 | 1979-11-20 | Texas Instruments Incorporated | Multi-mode process control computer with bit processing |
| JPS59135548A (ja) * | 1983-01-22 | 1984-08-03 | Toshiba Corp | 演算装置 |
| JPH0787040B2 (ja) * | 1990-01-26 | 1995-09-20 | 株式会社東芝 | シフトレジスタ |
| JPH04100150A (ja) * | 1990-08-20 | 1992-04-02 | Fujitsu Ltd | レジスタ回路 |
| US5220213A (en) * | 1991-03-06 | 1993-06-15 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
-
1994
- 1994-03-10 TW TW083102077A patent/TW237534B/zh active
- 1994-11-14 DE DE69424387T patent/DE69424387T2/de not_active Expired - Lifetime
- 1994-11-14 EP EP94308581A patent/EP0660229B1/en not_active Expired - Lifetime
- 1994-12-07 KR KR1019940033146A patent/KR950020125A/ko not_active Application Discontinuation
- 1994-12-20 JP JP6316571A patent/JPH07210382A/ja not_active Withdrawn
-
1995
- 1995-06-06 US US08/469,605 patent/US5483566A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998055917A1 (fr) * | 1997-06-06 | 1998-12-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif arithmetique |
| US6535899B1 (en) | 1997-06-06 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Arithmetic device |
| US6901419B2 (en) | 1997-06-06 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Arithmetic unit |
| CN100340971C (zh) * | 1997-06-06 | 2007-10-03 | 松下电器产业株式会社 | 运算装置 |
| US7676527B2 (en) | 1997-06-06 | 2010-03-09 | Panasonic Corporation | Processor |
| US7486542B2 (en) | 2006-05-15 | 2009-02-03 | Kabushiki Kaisha Toshiba | General purpose register circuit |
| WO2018056322A1 (ja) | 2016-09-21 | 2018-03-29 | Ｊｆｅスチール株式会社 | 鋼の連続鋳造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69424387T2 (de) | 2001-01-04 |
| EP0660229A1 (en) | 1995-06-28 |
| KR950020125A (ko) | 1995-07-24 |
| US5483566A (en) | 1996-01-09 |
| DE69424387D1 (de) | 2000-06-15 |
| TW237534B (en) | 1995-01-01 |
| EP0660229B1 (en) | 2000-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0138419B1 (en) | Central processing unit for a digital computer | |
| US4715013A (en) | Coprocessor instruction format | |
| US4558411A (en) | Polymorphic programmable units employing plural levels of sub-instruction sets | |
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US3983541A (en) | Polymorphic programmable units employing plural levels of phased sub-instruction sets | |
| US4005391A (en) | Peripheral interrupt priority resolution in a micro program data processor having plural levels of subinstruction sets | |
| GB2171823A (en) | Plural processor systems having shared resources | |
| JPS58151655A (ja) | 情報処理装置 | |
| JPS5960652A (ja) | デ−タ処理装置 | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| US3341817A (en) | Memory transfer apparatus | |
| US5021991A (en) | Coprocessor instruction format | |
| JPH07210382A (ja) | レジスタの内容を変更するための装置および方法 | |
| JPH0232659B2 (ja) | ||
| US4812971A (en) | Central processing unit for a digital computer | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| US4893235A (en) | Central processing unit for a digital computer | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| US3387273A (en) | High speed serial processor | |
| JPS59123936A (ja) | 移動制御方式 | |
| KR102213258B1 (ko) | 효율적인 명령어 처리를 위한 프로세싱-인-메모리 제어 방법 및 이를 적용한 연산장치 | |
| JP3471388B2 (ja) | 補助処理装置 | |
| JPH0258648B2 (ja) | ||
| JPH0683614A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |