KR950020122A - 비트로 정의된 데이타를 바이트 단위로 시간축 변경하는 방법 - Google Patents
비트로 정의된 데이타를 바이트 단위로 시간축 변경하는 방법 Download PDFInfo
- Publication number
- KR950020122A KR950020122A KR1019930030527A KR930030527A KR950020122A KR 950020122 A KR950020122 A KR 950020122A KR 1019930030527 A KR1019930030527 A KR 1019930030527A KR 930030527 A KR930030527 A KR 930030527A KR 950020122 A KR950020122 A KR 950020122A
- Authority
- KR
- South Korea
- Prior art keywords
- byte
- bit
- signal
- signal processing
- bits
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Abstract
본 발명은 신호 처리되는 정보의 입출력 비율이 다를 경우에 비트로 정의된 데이타를 바이트 단위로 신호처리할 수 있도록 하기 위한 비트로 정의된 데이타를 바이트 단위로 시간축 변경하는 방법에 관한 것으로, 신호처리되는 정보량이 바이트 단위로 처리 불가능 할때, 비트단위 또는 바이트와 및 비트 단위를 번갈아서 함으로써 신호처리를 할수 있으나, 비트 단위로 선입선출 메모리를 읽고 써서 시간축을 변환할때 고속의 클럭이 요구되고 바이트와 비트 단위로 번갈아서 신호처리를 할 경우, 고속의 클럭문제 뿐만 아니라, 바이트와 비트 신호처리 단위를 선택하는데 따른 글리치가 발생하게 되는데, 본 발명은 바이트 단위로 신호처리가 불가능한 정보단위를 바이트로 안정되게 신호처리 하기 위하여 메모리에서는 바이트 단위로 신호처리를 하고, 시리얼 변환기에서 불필요 비트를 처리함을 특징으로 하여, 2개의 선입선출 프레임 메모리의 입출력을 바이트로 처리함으로써 시스템이 안정되고, 또한 선입선출 프레임 메모리에서 별도의 비트단위로 신호처리를 하지 않고 시리얼 변환기에서 비트단위 신호처리를 함으로써 하드웨어 구현이 단순해진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 비트로 정의된 데이타를 바이트 단위로 시간축 변경하기 위한 구성도,
제2도는 제1도의 시리얼 변환기에서의 데이타 입출력 다이아그램도.
Claims (1)
- 바이트 단위로 신호처리를 함에 있어서, 출력 정보 신호의 입출력 비율이 다를 경우, 두개의 선입선출 프레임 메모리(1,2)를 사용하여 시스템을 안정시키고, 안정적으로 시간축 변경된 선입선출 프레임 메모리(1,2)의 출력 정보 신호(PO1,PO2)를 멀티플렉서(4)에 의해 선택하여 출력된 출력정보신호(PO)를 시리얼 변환기(5)로 입력시켜 1비트 열로써 출력할 시에 프레임의 마지막 바이트에 불필요 비트가 존재하면, 메모리 제어장치(3)의 로드신호(LOAD)에 의해 유효비트(A)만 출력하고, 즉시 다른 메모리의 출력정보신호(C)를 로드하여 신호처리 하면서 1비트 열로써 출력하는 비트로 정의된 데이타를 바이트 단위로 시간축 변경하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030527A KR950020122A (ko) | 1993-12-29 | 1993-12-29 | 비트로 정의된 데이타를 바이트 단위로 시간축 변경하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030527A KR950020122A (ko) | 1993-12-29 | 1993-12-29 | 비트로 정의된 데이타를 바이트 단위로 시간축 변경하는 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950020122A true KR950020122A (ko) | 1995-07-24 |
Family
ID=66853251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030527A KR950020122A (ko) | 1993-12-29 | 1993-12-29 | 비트로 정의된 데이타를 바이트 단위로 시간축 변경하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950020122A (ko) |
-
1993
- 1993-12-29 KR KR1019930030527A patent/KR950020122A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0391584A3 (en) | Fifo memory system | |
| KR880009520A (ko) | 디지탈 데이타 메모리 시스템 | |
| KR890007285A (ko) | Fifo버퍼 제어기 | |
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| KR950020122A (ko) | 비트로 정의된 데이타를 바이트 단위로 시간축 변경하는 방법 | |
| JPS57121746A (en) | Information processing device | |
| KR940017121A (ko) | 가변길이부호 복호장치 | |
| KR970016939A (ko) | 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기 | |
| TW374885B (en) | The arithmetic unit | |
| EP0579375A3 (en) | Difference flag circuit with offset counter | |
| GB2271448A (en) | Digital signal processor interface | |
| JP2973941B2 (ja) | 非同期ｆｉｆｏバッファ装置 | |
| KR930001217A (ko) | 반도체 기억장치 | |
| KR940010429B1 (ko) | 동기신호 발생장치 | |
| JPS6386046A (ja) | メモリ・セレクト方式 | |
| KR910006684Y1 (ko) | 중앙처리장치 신호 제어회로 | |
| KR19980066074A (ko) | 선입선출메모리장치의 플레그 생성장치 | |
| KR970062916A (ko) | 바이트/비트 어드레싱이 가능한 메모리 구조 | |
| KR950023099A (ko) | 인터럽트 콘트롤러 리퀘스트 레지스터 장치 및 그 제어방법 | |
| KR930020843A (ko) | 클럭신호 선택회로 | |
| KR950020203A (ko) | 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치 | |
| KR960027396A (ko) | 고속전송시스템의 경보발생장치 | |
| KR960042399A (ko) | 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치 | |
| KR960015572A (ko) | Epld를 이용한 선입선출버퍼의 리드회로 | |
| JPS6444643A (en) | Multiplexer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |