KR950016106A - 디지탈 통신 수신기 - Google Patents

디지탈 통신 수신기 Download PDF

Info

Publication number
KR950016106A
KR950016106A KR1019940029896A KR19940029896A KR950016106A KR 950016106 A KR950016106 A KR 950016106A KR 1019940029896 A KR1019940029896 A KR 1019940029896A KR 19940029896 A KR19940029896 A KR 19940029896A KR 950016106 A KR950016106 A KR 950016106A
Authority
KR
South Korea
Prior art keywords
cost
state
communication receiver
digital communication
midx
Prior art date
Application number
KR1019940029896A
Other languages
English (en)
Other versions
KR100313179B1 (ko
Inventor
마크 블래커 데이비드
스테펜 엘라드 그레고리
샤피울 모빈 모하메드
샘 호마윤
Original Assignee
알. 디. 라우만
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알. 디. 라우만, 에이티 앤드 티 코포레이션 filed Critical 알. 디. 라우만
Publication of KR950016106A publication Critical patent/KR950016106A/ko
Application granted granted Critical
Publication of KR100313179B1 publication Critical patent/KR100313179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

채널 부호간 간섭(chammel intersymbol interference)에 종속되는 컨보류션하게 인코딩된 정보(convolutionally encoded information)는 트레리스(trellis)를 통한 최소 코스트 경로(minimum cost path)를 계산함으로써 디코딩된다. 트레리스는 알려진 상태(known state)에서 종결된다. 코프로세서(coprocessor)의 (7)E.E.E.P.의 개방구조(open architecture)를 활용하여, 최소 코스트 상태가 알려진 상태, 즉 올바른 상태인지 아닌지의 여부를 확인하기 위해 점검되고, ECCP 활성 레지스터내부의 DSP(7)에 의해 가능한 알려진 상태가 탐색되고, 가능한 상태중 가장 낮은 코스트를 갖는 상태가 선택된다.

Description

디지탈 통신 수신기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 트랜시버를 나타내는 블럭도.
제2도는 ECCP의 부분들을 나타내는 개괄도.

Claims (6)

  1. 디지탈 통신 수신기(a receiver for digital communications)에 있어서, 디지탈 신호 프로세서(digital signal processor)(7)와, 상기 디지탈 신호 프로세서(7)에 의해 제어되고, 극한 코스트 지표 레지스터(extremum cost index register)(1160, MIDX)를 가지는 내부 에러 보정 코프로세서(internal error correction coprocessor)(7, ECCP)와; 수신된 인코딩된 정보 시퀸스의 가능한 상태들을 나타내는 트레리스를 통하는 경로들과 연관된 코스트들을 계산하는 상기 순신된 인코딩된 정보를 디코딩하는 수단(15, 154)과, 상기 상태의 최소 코스트 지표를 극한 코스트 지표 레지스터(1160, MIDX)에 기록하는 수단과; 상기 극한 코스트를 가진 상태의 코스트를 허용된 상태들(permitted states)과 비교하여, 상기 상태가 허용된 상태가 아니라면, 가장 낮은 코스트의 허용된 상태의 지표를 상기 극한코스트 지표 레지스터에 기록하는 수단(7, DSP)을 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
  2. 제1항에 있어서, 상기 극한 코스트는 최소 코스트인 것을 특징으로 하는 디지탈 통신 수신기.
  3. 제1항에 있어서, 상기 정보를 디코딩하는 수단(15, 154)은 인코딩된 정보를 디코딩하는 수단을 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
  4. 제2항에 있어서, 상기 비교 수단(7)은 상기 에러 보정 코프로세서(1160, MIDX)의 최소 코스트 지표 레지지터(1160, MIDX)를 판독하는 수단을 더 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
  5. 제4항에 있어서, 상기 비교 수단(7)은, 상기 DSP에서 가능한 후보 상태들과 연관된 코스들을 판독하고 이들 코스트를 비교하여, 다음의 가장 낮은 코스트를 가진 상태를 선택하는 수단을 더 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
  6. 제5항에 있어서, 상기 비교 수단(DSP)은 가장 낮은 코스트의 지표를 상기 최소 코스트 지표 레지지터(1160, MIDX)에 기록하는 수단을 더 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029896A 1993-11-16 1994-11-15 디지탈통신수신기 KR100313179B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/152,805 1993-11-16
US08/152,805 US5513220A (en) 1993-11-16 1993-11-16 Digital receiver with minimum cost index register

Publications (2)

Publication Number Publication Date
KR950016106A true KR950016106A (ko) 1995-06-17
KR100313179B1 KR100313179B1 (ko) 2001-12-28

Family

ID=22544528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029896A KR100313179B1 (ko) 1993-11-16 1994-11-15 디지탈통신수신기

Country Status (6)

Country Link
US (1) US5513220A (ko)
EP (1) EP0655843B1 (ko)
JP (1) JPH07202956A (ko)
KR (1) KR100313179B1 (ko)
DE (1) DE69423183T2 (ko)
TW (1) TW306105B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724273B1 (fr) * 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
KR100421849B1 (ko) * 1998-12-17 2004-06-24 엘지전자 주식회사 주프로세서의디지털신호프로세서운용방법
US6690750B1 (en) * 1999-12-23 2004-02-10 Texas Instruments Incorporated Flexible Viterbi decoder for wireless applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2088676B (en) * 1980-11-14 1985-09-04 Plessey Co Ltd Transmission systems
JPS62203427A (ja) * 1986-03-03 1987-09-08 Nec Corp ビタビ復号法
US4823346A (en) * 1986-04-16 1989-04-18 Hitachi, Ltd. Maximum likelihood decoder
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
DE3725655A1 (de) * 1987-08-03 1989-02-16 Ant Nachrichtentech Verfahren zum auswerten von zweig- und pfadmetriken sowie anordnung
US5185747A (en) * 1989-11-29 1993-02-09 Technophone Ltd. Data symbol estimation
US5151904A (en) * 1990-09-27 1992-09-29 The Titan Corporation Reconfigurable, multi-user viterbi decoder
FR2669445B1 (fr) * 1990-11-15 1993-01-08 Alcatel Radiotelephone Dispositif prevu pour le traitement de l'algorithme de viterbi comprenant un processeur et un operateur specialise.
US5220570A (en) * 1990-11-30 1993-06-15 The Board Of Trustees Of The Leland Stanford Junior University Programmable viterbi signal processor

Also Published As

Publication number Publication date
US5513220A (en) 1996-04-30
EP0655843A1 (en) 1995-05-31
JPH07202956A (ja) 1995-08-04
TW306105B (ko) 1997-05-21
EP0655843B1 (en) 2000-03-01
KR100313179B1 (ko) 2001-12-28
DE69423183T2 (de) 2000-09-28
DE69423183D1 (de) 2000-04-06

Similar Documents

Publication Publication Date Title
NO813727L (no) Transmisjons-system
ATE128585T1 (de) Verfahren und vorrichtung zur dekodierung eines fehlerkorrigierenden kodes.
KR950035111A (ko) 비터비 프로세서의 트렐리스 티코딩 방법
JPH039617A (ja) デジタル伝送系、レシーバ装置、デジタル伝送系用の等化器
SE9603763D0 (sv) Sätt att förse en optisk databärare med identitetsinformation
KR950016106A (ko) 디지탈 통신 수신기
KR950016068A (ko) 디지탈 통신 시스템 운영 시스템
KR950016118A (ko) 디지탈 통신 시스템 운영 시스템 및 집적회로
US5539780A (en) Computationally efficient data decoder and method used therein
KR20010087298A (ko) 비터비 디코더의 경로 계량을 저장하는 방법
ATE217461T1 (de) Digitales übertragungs- und aufzeichungsystem mit einfacher fehlerkorrektur
US7263653B2 (en) Algorithm for a memory-based Viterbi decoder
KR940017262A (ko) 비터비 복호기의 경로기억부(Path memory Matrix) 제어방법
SU860330A1 (ru) Декодер
SU681556A2 (ru) Устройство дл исправлени ошибок
CN101281755B (zh) 数据读取方法
SU1210141A1 (ru) Устройство дл воспроизведени цифровых сообщений
DE69226307D1 (de) Digitaler Datendekodierer mit durch Fehlernachricht beeinflusster Übertragungsmodusselektion
JPS6472365A (en) Data block writing system
US5790340A (en) Head position controller of magnetic disk unit
JPH10209882A (ja) ビタビ復号方法
KR950013117A (ko) 개선된 비터비 디코딩 방법
SU1640814A1 (ru) Устройство дл обнаружени и исправлени ошибок
JPS62164320A (ja) シ−ケンシヤル復号器
SU1367164A1 (ru) Декодер рекуррентной последовательности

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 13

EXPY Expiration of term