JPS62164320A

JPS62164320A - シ−ケンシヤル復号器

Info

Publication number: JPS62164320A
Application number: JP501686A
Authority: JP
Inventors: Kaneyasu Shimoda; 下田　金保
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-01-16
Filing date: 1986-01-16
Publication date: 1987-07-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕畳み込み符号をファノ・アルゴリズムにより復号するシ
ーケンシャル復号器に於いて、モジュロ加算器とレジス
タとによって内部符号器を構成し、符号の拘束長に相当
する深さのパスメモリを設けて、パスメモリとレジスタ
との間で、符号の拘束製分のパスの経歴を並列的に転送
するもので、パスメモリへのアドレス回数を少なくして
、高速処理を可能とするものである。

〔産業上の利用分野〕

本発明は、畳み込み符号（ｃｏｎｖｏｌｕｔｉｏｎａｌ
　ｃｏｄｅ）をファノ・アルゴリズム（Ｆ　ａｎｏ　ａ
ｌｇｏｒｉ　ｔｈｍ）で復号するシーケンシャル復号器
に関するものである。

畳み込み符号を復号する復号方法として、閾値復号法（
ｔｈｒｅｓｈｏｌｄ　ｄｅｃｏｄｉｎｇ）　、最尤復号
法（ｍａ−ｘｉｍｕｍ　１ｉｋｅｌｉｈｏｏｄ　ｄｅｃ
ｏｄｉｎｇ）及びシーケンシャル復号法（逐次復号法）
　　（ｓｅｑｕｅｎｔｉａｌ　ｄｅｃｏｄｉｎｇ）に大
別される。ファノ・アルゴリズムは、シーケンシャル復
号法の復号アルゴリズムの中心的なアルゴリズムであり
、樹枝状符号の中の一つのパスと受信系列とのパス値を
計算し、そのパス値が成る闇値以上の場合に情報ビット
を復号し、パス値が成る値を切った場合は、誤りのパス
に入ったものとして、正しいパスを探索し、正しい情報
と・ノトを復号するアルゴリズムである。

〔従来の技術〕

シーケンシャル復号器は、パスメモリ、内部符号器、パ
スメトリンクの判定１選択手段等からなるものであり、
第２図は従来例のシーケンシャル復号器の要部ブロック
図である。同図に於いて、１１はパスメモリ、１２．１
３．１４は内部符号器を構成するメモリ及び法２の加算
器、１５は受信復調部、１６．１７はファン計量部、１
８は処理判定部である。拘束長は４、符号化率（符号の
情報率）は１／２の場合を示し、パスメモリ１１は、ア
ドレス対応に１個のパスの経歴を格納できる構成を存し
、又メモリ１２は拘束製分のビット長を有するものであ
る。又加算器１３．１４は、例えば、排他的論理和回路
で構成されている。

受信信号は受信復調部１５により復調され、軟判定によ
り２系列の復調信号が出力され、又内部符号器を構成す
るメモリ１２と加算器１３．１４とにより、メモリ１２
の内容を基に畳み込み符号が形成され、それぞれファン
計量部１６．１７に加えられてシンボルメトリックが求
められる。ファン計量部１６．１７の出力のシンボルメ
トリックは処理判定部１８に加えられる。

復号過程に於いては、メモリ１２に仮に“１”又は“０
”の復号出力を加えることにより、仮の畳み込み符号を
出力し、ファン計量部１６．１７に於いて復調信号と仮
の畳み込み符号との演算によりシンボルメトリックを求
めて処理判定部１８に加えることになり、処理判定部１
８では、シンボルノドリックを加算したブランチメトリ
ックについて“１”の場合と“θ″の場合とについて大
きい方を選択し、一つ前に求めたパスメトリックと加算
し、闇値と比較する。この闇値を切らない場合に正しい
パスとし、その時のメモリ１２の内容をパスの経歴とし
てパスメモリ１１に転送して、次の処理に移行する。又
パスメモリ１１の内容が復号出力となる。

又閾値を切った場合は、誤りがあるとして、一つ前のパ
スの経歴を含む拘束製分のパスの経歴をパスメモリ１１
から順次読出してメモリ１２に転送し、前述と同様な処
理を行うことになる。その場合も闇値を切るることにな
ると、更に前のパスの経歴を含む拘束製分のパスの経歴
をパスメモリ１１から順次読出してメモリ１２に転送し
、前述と同様な処理を行うことになる。このようにして
正しいパスを探索することになる。

第３図はファノ・アルゴリズムの説明図であって、処理
判定部１８に於いてパス値（パスメトリンク）と闇値り
、とを比較し、この閾値り、を切らないパスを正しいパ
スとして選択するものである。そして、メモリ１２から
パスメモリ１１にパスの経歴として転送される。（１）
点では闇値り。とパス値が比較され、（２）、　（３１
点では閾値２ＤＯとパス値が比較され、（４）点では闇
値３Ｄｏとパス値が比較され、（５１，（６１，（７１
点では閾値４ＤＯとパス値が比較される。

（１）〜（７）点では何れもパス値が闇値を切らない場
合であるから、これまでのパスは正しいと判定されるこ
とになり、メモリ１２の内容がパスの経歴としてパスメ
モリ１１に書込まれる。このような状態に於いて、（８
）点では、パス値が閾値４Ｄｏを切ることになるから、
パスメモリ１１からメモリ１２に一つ前の（７）点のパ
スの経歴を含む拘束製分のパスの経歴を転送させ、閾値
４Ｄｏを切らない他のパスが存在するか否か判定する。

他のパスが存在しないことを判定すると、（７）点まで
のパスは誤りと判定し、更に前の（６）点のパスの経歴
を含む拘束製分のパスの経歴をパスメモリ１１からメモ
リ１２に転送し、他のパスの探索を行う。この時、００
点が閾値４Ｄｏを切らない他のパスとなる場合は、それ
を正しいパスとして、後退によるパスの探索から前進に
よるパスの探索に移行し、次の（２）点に於ける判定処
理が行われる。

又０９点のような閾値４Ｄ、を切らない他のパスが存在
しない場合、或いは、０コ点がな（００点の次の測点が
閾値４Ｄｏを切る場合は、更に前の（５）点のパスの経
歴を含む拘束製分のパスの経歴がパスメモリ１１からメ
モリ１２に順次転送されて、他のパスが探索される。こ
のように後退により正しいパスを探索するもので、α１
点も閾値４Ｄｏを切る場合、（５）点からのパスが総て
閾値４ＤＯを切るので、闇値を３Ｄ、に下げて前進によ
るパスの探索を行うことなる。この場合、０４点は閾値
３Ｄ。

を切らないが、次の０９点は閾値３Ｄ、を切るので、正
しいパスでないと判定される。

従って、（７）点から（８）点のパスは、閾値３Ｄｏを
切らないので、正しいパスとされ、（９）点では閾値３
Ｄ、を切ることになり、誤りのパスと判定されて、前述
の後退による他のパスの探索が行われ、閾値３Ｄ、を切
らないようになるパスが存在しないと、闇値を更に下げ
て２Ｄｏとする。それによって、（９）点までのパスも
正しいと判定され、前進によるパスの探索によりａ〔点
も閾値２Ｄｏを切らないので、正しいパスと判定される
。

〔発明が解決しようとする問題点〕

パスメモリ１１と内部符号器の一部を構成するメモリ１
２との間では、拘束製分のパスの経歴が順次転送される
もので、例えば、後退によるパスの探索時には、一つ前
のパスの経歴が書込まれているアドレスから符号の拘束
製分の長さにわたるアドレスまでのパスの経歴をパスメ
モリ１１から逐次読出して、内部符号器の一部を構成す
るメモリＩ２に転送して書込むことになり、符号の拘束
長が長くなると、それに対応して読出し、書込みの回数
が多くなる。従って、パスメモリ１１とメモリ１２との
間のパスの経歴の転送時間が長くなるから、処理速度が
低下する欠点があった。

本発明は、パスの経歴の転送を高速化し、処理速度を向
上することを目的とするものである。

〔問題点を解決するための手段〕

本発明のシーケンシャル復号器は、内部符号器の一部を
シフトレジスタにより構成したものであり、第１図を参
照して説明すると、レジスタ２とモジュロ加算器３．４
とにより内部符号器を構成し、パスの経歴を記憶するパ
スメモリｌは、符号の拘束長に相当する深さを有する構
成とし、レジスタ２とパスメモリ１との間で、符号の拘
束製分のパスの経歴が並列的に転送される。パスメモリ
ｌの各アドレスには、符号の拘束製分のパスの経歴が書
込まれるので、各アドレスに格納された符号の拘束製分
のパスの経歴の例えば最上位を復号出力として、出力端
子５から出力することができる。

〔作用〕前進でパスの探索を行う場合は、正しいパスと判定され
た時に、パスメモリ１の所定のアドレスへ、レジスタ２
から符号の拘束製分のパスの経歴が並列的に転送されて
書込まれる。又後退で探索を行う場合は、パスメモリｌ
の所定のアドレスから符号の拘束製分のパスの経歴が並
列的に読出されてレジスタ２に転送されて書込まれる。

従って、符号の拘束長が長い場合でも、少ない読出し、
書込みの回数でパスの経歴を転送することができる。又
復号出力は、パスメモリ１の任意の深さ位置、即ち、任
意のビット位置から読出したパスの経歴とすることがで
きる。

（実施例〕以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の実施例の要部ブロック図であり、拘束
長４で、符号化率１／２の場合に於けるパスメモリ１と
内部符号器の部分のみを示すものである。内部符号器は
、レジスタ２とモジュロ加算器３．４とにより構成され
、レジスタ２は符号の拘束長の段数を有し、読出しは各
段から並列的に行われ、書込みは右端の１段を除いて行
われる。なお、後退によるバス探索時のレジスタ２への
書込みは各段に対して並列的に行われる。又パスメモリ
１は符号の拘束長に相当する深さを有するもので、符号
の拘束長が４の場合に、アドレス対応に４ビツトの構成
となる。又モジュロ加算器３．４の出力の畳み込み符号
は、図示を省略したファノ計量部へ軟判定による復調信
号と共に加えられる。

前進によるパス探索時は、レジスタ２の右端に“ｌ”又
は“０”が加えられて、仮の符号を加算器３．４から出
力させ、前述のように、バス値が闇値を切らない場合は
正しいパスと判定し、その正しいパスと判定された場合
の“１”又は“０”を含むレジスタ２の内容（ａ、ｂ、
ｃ、ｄ）をパスフモリ１ヘパスの経歴として並列的に転
送し、例えば、パスメモリ１のアドレスＡ１に書込む。

そして、このアドレスＡ１から読出したパスの経歴（ａ
、ｂ、ｃ、ｄ）をレジスタ２に転送し、そのうちの最も
古いパスの経歴（ａ）を除いた経歴（ｂ、ｃ、ｄ）をレ
ジスタ２の右端の１段を除いてセントする。そして、右
端に“１”又はＯ”が加えられて、次のパスの判定が行
われ、正しいパスと判定されると、レジスタ２の内容（
ｂ、　　ｃ＋　　ｄ＋　　ｅ）が並列的にパスメモリ１
に転送され、アドレスＡｌの次のアドレスＡ２に書込ま
れ、そのアドレスＡ２から読出されたパスの経歴（ｂ。

ｃ、ｄ、ｅ）のうちの最も古いパスの経歴（ｂ）を除い
てレジスタ２にセットされる。

以下同様にして、前進によるバス探索が行われると、パ
スメモリ１には、図示のように、アドレスＡＩ、Ａ２．
Ａ３．　　・・・に、（ａ、ｂ、ｃ。

ｄ）、　　（ｂ、ｃ、ｄ、ｅ）、　　（ｃ、ｄ、ｅ、ｆ
）、・・・が書込まれるので、例えば、左端の端子５か
ら復号出力（ａ、ｂ、ｃ、ｄ、ｅ、ｆ、　　・・・・）
を読出すことができる。

又パスの探索に於いて、パス値が闇値を切る場合は、後
退によるパスの探索が行われることになり、例工ば、パ
スメモリ１のアドレスＡ５にパスの経歴が書込まれた後
のパスの探索に於いて、パス値が闇値を切った場合、パ
スメモリ１のアドレスＡ５から読出されたパスの経歴（
ｅ、　　ｆ、　　ｇ。

ｈ）がレジスタ２に転送されてセ・７トされる。そして
、レジスタ２の右端に“１”又は“０”が加えられて、
パスの探索が行われ、パス値が闇値を切らない場合は、
レジスタ２の内容がパスメモリ１に転送されてアドレス
Ａ５に書込まれる。

又閾値を切る場合は、更に後退によるパス探索が行われ
るもので、アドレスＡ４から読出されたパスの経歴（ｄ
＋　　ｅ、ｆ、ｇ）がレジスタ２にセントされてパスの
探索が行われ、パス値が闇値を切ると、再び後退による
バス探索が行われるもので、アドレスＡ３からパスの経
歴（ｃ、ｄ、ｅ。

「）が読出されてレジスタ２にセットされ、パスの探索
が行われ、闇値を切らない場合は、レジスタ２の内容が
パスメモリｌのアドレスＡ３に書込まれ、前進によるパ
スの探索に移行することになる。

従って、パスメモリ１とレジスタ２との間は、パスの経
歴が符号の拘束製分並列的に転送されるから、少ない読
出し書込み回数で、パスメモリ１とレジスタ２との間で
パスの経歴を転送することができ、高速処理を可能とす
ることができる。

〔発明の効果〕

以上説明したように、本発明は、パスメモリ１を符号の
拘束長に相当する深さの構成としたことにより、レジス
タ２との間で符号の拘束製分のパスの経歴を並列的に転
送することが可能となり、特に後退によるパス探索時に
は、パスメモリ１がら１回の読出しでレジスタ２にパス
の経歴をセットすることができるから、従来例に比較し
て著しく処理の高速化を図ることができる利点がある。

【図面の簡単な説明】

第１図は本発明の実施例の要部ブロック図、第２図は従
来例の要部プロ・ツク図、第３図はファノ・アルゴリズ
ムの説明図である。ｌはパスメモリ、２はレジスタ、３．４はモジュロ加算
器、５は復号出力端子である。

Claims

【特許請求の範囲】ファノ・アルゴリズムによるシーケンシャル復号器に於
いて、符号の拘束長に相当する深さを有し、パスの経歴を記憶
するパスメモリ（１）と、前記符号の拘束長に相当する段数を有し、且つ前記パス
メモリ（１）との間で前記パスの経歴を並列的に転送す
るレジスタ（２）と、該レジスタ（２）と共に内部符号器を構成するモジュロ
加算器（３）、（４）とを備えたことを特徴とするシーケンシャル復号器。