JPH09326708A - ビタビ復号器 - Google Patents
ビタビ復号器Info
- Publication number
- JPH09326708A JPH09326708A JP14001196A JP14001196A JPH09326708A JP H09326708 A JPH09326708 A JP H09326708A JP 14001196 A JP14001196 A JP 14001196A JP 14001196 A JP14001196 A JP 14001196A JP H09326708 A JPH09326708 A JP H09326708A
- Authority
- JP
- Japan
- Prior art keywords
- state
- viterbi decoder
- path memory
- memory
- states
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 パスメモリを用いたビタビ復号器において、
マージしていない確率の高い状態から、誤り率の良好な
復号出力を得ることができるビタビ復号器を提供する。
同時に、ビット数の少ないプロセッサによるソフト処理
を用いて高速化し、従来よりも処理時間の短縮化を図
る。 【解決手段】 ｋビットの情報をｎビット（ｎ＞ｋ）の
符号に符号化する符号化率Ｒ＝ｋ／ｎ、拘束長Ｋのたた
み込み符号の復号器で、状態番号Ｌ［Ｌ＝０〜２k(K-1)
−１］のＬＳＢ側のｋビットをパスメモリのＬＳＢ側に
追加しながら、パスメモリを更新していく方式のビタビ
復号器において、パスメモリの内容を更新する際のシフ
ト処理によるＮ個の桁あふれ情報を順次加算し、その加
算結果と状態数Ｎの関係により復号出力を得るようにし
たものである。すなわち、加算結果がＮ／２より大きい
場合は復号出力を‘１’とし、それ以外の場合に限り復
号出力を‘０’とするようにしたものである。
マージしていない確率の高い状態から、誤り率の良好な
復号出力を得ることができるビタビ復号器を提供する。
同時に、ビット数の少ないプロセッサによるソフト処理
を用いて高速化し、従来よりも処理時間の短縮化を図
る。 【解決手段】 ｋビットの情報をｎビット（ｎ＞ｋ）の
符号に符号化する符号化率Ｒ＝ｋ／ｎ、拘束長Ｋのたた
み込み符号の復号器で、状態番号Ｌ［Ｌ＝０〜２k(K-1)
−１］のＬＳＢ側のｋビットをパスメモリのＬＳＢ側に
追加しながら、パスメモリを更新していく方式のビタビ
復号器において、パスメモリの内容を更新する際のシフ
ト処理によるＮ個の桁あふれ情報を順次加算し、その加
算結果と状態数Ｎの関係により復号出力を得るようにし
たものである。すなわち、加算結果がＮ／２より大きい
場合は復号出力を‘１’とし、それ以外の場合に限り復
号出力を‘０’とするようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、誤り訂正符号の復
号器に関し、特に、たたみ込み符号の最尤復号を行うビ
タビ復号器に関するものである。
号器に関し、特に、たたみ込み符号の最尤復号を行うビ
タビ復号器に関するものである。
【０００２】
【従来の技術】近年、ディジタル通信の飛躍的な進歩と
共に、誤り訂正技術も目覚ましい発展を遂げている。中
でも、伝送データにあらかじめ冗長性も持たせ、受信側
でその冗長性を利用してデータの誤りを検出・訂正する
誤り訂正符号は、開発当初、衛星通信などの特殊分野へ
の利用に限られていたが、ＩＣ技術の進歩により極めて
身近なもの（例えば、携帯電話）にまで盛んに用いられ
るようになった。誤り訂正符号の方式は、大きくたたみ
込み符号とブロック符号に分けられる。たたみ込み符号
は最尤復号が可能で、誤り訂正能力が大きい長所を持つ
が、回路規模が大きくなってしまう短所がある。また、
ブロック符号は比較的簡単な構成で実現することができ
るが、誤り訂正能力がたたみ込み符号よりも小さいとい
う難点がある。最尤復号器として有名なビタビ復号器に
関する公知例としては、例えば、特開平５−３１５９７
６号‘ヴィタビ復号器’に述べられているものがある。
以下、このビタビ復号方式に関して簡単に説明する。詳
細については、前記‘ヴィタビ復号器’を参照していた
だきたい。
共に、誤り訂正技術も目覚ましい発展を遂げている。中
でも、伝送データにあらかじめ冗長性も持たせ、受信側
でその冗長性を利用してデータの誤りを検出・訂正する
誤り訂正符号は、開発当初、衛星通信などの特殊分野へ
の利用に限られていたが、ＩＣ技術の進歩により極めて
身近なもの（例えば、携帯電話）にまで盛んに用いられ
るようになった。誤り訂正符号の方式は、大きくたたみ
込み符号とブロック符号に分けられる。たたみ込み符号
は最尤復号が可能で、誤り訂正能力が大きい長所を持つ
が、回路規模が大きくなってしまう短所がある。また、
ブロック符号は比較的簡単な構成で実現することができ
るが、誤り訂正能力がたたみ込み符号よりも小さいとい
う難点がある。最尤復号器として有名なビタビ復号器に
関する公知例としては、例えば、特開平５−３１５９７
６号‘ヴィタビ復号器’に述べられているものがある。
以下、このビタビ復号方式に関して簡単に説明する。詳
細については、前記‘ヴィタビ復号器’を参照していた
だきたい。
【０００３】ビタビ復号器の構成を図２に示す。図にお
いて、１０１は枝尤度算出回路、１０２は加算比較選択
回路、１０３は状態尤度メモリ、１０４は遷移情報メモ
リ、１０５はパスメモリ、１０６は最尤判定回路であ
る。ビタビ復号器は、受信信号と符号器が出力し得る候
補符号の比較によって符号の確からしさを求め、符号器
の状態を最尤推定しながら復号を行う。このため、符号
器のシフトレジスタの内容を状態と定義する。符号化率
Ｒ＝ｋ／ｎ、拘束長Ｋのたたみ込み符号では、Ｎ＝２
k(K-1)個の状態がある。この状態に、０〜２k(K-1)−１
の番号を付し、状態番号Ｌとする。状態番号Ｌは、符号
器のシフトレジスタの内容を２進符号として読んだ値に
等しい。この符号器に、ｋビットの情報ビットが入力さ
れるたびに符号器の状態は遷移し、ｎビットの符号が出
力される。符号器の状態遷移は、各時点での符号器の状
態を折線で結んだ１本のトレリスで表される。一方、復
号器ではＮ＝２k(K-1)個の状態に至る２k(K-1)本のパス
からなるトレリスとなるが、後述するように、状態遷移
する度にビタビ復号器の加算比較選択操作によってパス
は併合され、現時点から５〜６Ｋ時点さかのぼると、一
本のパスに併合されて、最尤復号が行われる。加算比較
選択操作には、尤度という受信符号の確からしさを用い
る。枝尤度算出回路１０１は、この枝尤度を受信信号に
基づいて求める。ここで、枝尤度について簡単に説明す
る。尤度とは、状態遷移の確からしさを数量的に表した
ものであり、符号化率Ｒ＝１／２の符号を例にとると、
受信信号ｒ0，ｒ1と候補符号とのハミング距離をその枝
尤度とする。例えば、受信信号が０１である時、各候補
符号の（枝）尤度は、以下のようになる。
いて、１０１は枝尤度算出回路、１０２は加算比較選択
回路、１０３は状態尤度メモリ、１０４は遷移情報メモ
リ、１０５はパスメモリ、１０６は最尤判定回路であ
る。ビタビ復号器は、受信信号と符号器が出力し得る候
補符号の比較によって符号の確からしさを求め、符号器
の状態を最尤推定しながら復号を行う。このため、符号
器のシフトレジスタの内容を状態と定義する。符号化率
Ｒ＝ｋ／ｎ、拘束長Ｋのたたみ込み符号では、Ｎ＝２
k(K-1)個の状態がある。この状態に、０〜２k(K-1)−１
の番号を付し、状態番号Ｌとする。状態番号Ｌは、符号
器のシフトレジスタの内容を２進符号として読んだ値に
等しい。この符号器に、ｋビットの情報ビットが入力さ
れるたびに符号器の状態は遷移し、ｎビットの符号が出
力される。符号器の状態遷移は、各時点での符号器の状
態を折線で結んだ１本のトレリスで表される。一方、復
号器ではＮ＝２k(K-1)個の状態に至る２k(K-1)本のパス
からなるトレリスとなるが、後述するように、状態遷移
する度にビタビ復号器の加算比較選択操作によってパス
は併合され、現時点から５〜６Ｋ時点さかのぼると、一
本のパスに併合されて、最尤復号が行われる。加算比較
選択操作には、尤度という受信符号の確からしさを用い
る。枝尤度算出回路１０１は、この枝尤度を受信信号に
基づいて求める。ここで、枝尤度について簡単に説明す
る。尤度とは、状態遷移の確からしさを数量的に表した
ものであり、符号化率Ｒ＝１／２の符号を例にとると、
受信信号ｒ0，ｒ1と候補符号とのハミング距離をその枝
尤度とする。例えば、受信信号が０１である時、各候補
符号の（枝）尤度は、以下のようになる。
【０００４】
【表１】
【０００５】また、各状態までの状態遷移の枝尤度を順
次積算したものを‘状態尤度’という。加算比較選択回
路１０２では、状態尤度メモリ１０３に記憶されている
直前時点の状態尤度に、枝尤度を加算して新しい状態尤
度を求め、一つの状態に至る複数の状態遷移の状態尤度
を比較し、その中から最小の状態尤度を持つ遷移を選択
して、選択された遷移の状態尤度を新しい状態尤度とし
て状態尤度メモリ１０３を更新する。また、同時に、選
択された遷移の情報ｊ（ｉ）［状態ｊから状態ｉに遷移
したことを表す］を遷移情報メモリ１０４に記憶する。
上記１０２〜１０４の操作を状態数Ｎ回分繰り返して、
遷移情報メモリ１０４に遷移情報ｊ（ｉ）がＮ個記憶さ
れたら、この情報を基に、パスメモリ１０５は、新たな
情報系列を求めながら更新していき、最尤判定部１０６
でパスメモリ１０５の状態遷移から復号結果を得る。
次積算したものを‘状態尤度’という。加算比較選択回
路１０２では、状態尤度メモリ１０３に記憶されている
直前時点の状態尤度に、枝尤度を加算して新しい状態尤
度を求め、一つの状態に至る複数の状態遷移の状態尤度
を比較し、その中から最小の状態尤度を持つ遷移を選択
して、選択された遷移の状態尤度を新しい状態尤度とし
て状態尤度メモリ１０３を更新する。また、同時に、選
択された遷移の情報ｊ（ｉ）［状態ｊから状態ｉに遷移
したことを表す］を遷移情報メモリ１０４に記憶する。
上記１０２〜１０４の操作を状態数Ｎ回分繰り返して、
遷移情報メモリ１０４に遷移情報ｊ（ｉ）がＮ個記憶さ
れたら、この情報を基に、パスメモリ１０５は、新たな
情報系列を求めながら更新していき、最尤判定部１０６
でパスメモリ１０５の状態遷移から復号結果を得る。
【０００６】ここで、パスメモリについて簡単に説明す
る。パスメモリとは、状態数Ｎ［Ｎ＝２k(K-1)］個のワ
ードを有する第ｍ時点と第ｍ＋１時点のメモリであっ
て、加算比較選択操作によって得られる状態ｊから状態
ｉへの状態遷移情報ｊ（ｉ）に基づいて第ｍ時点のパス
メモリのｊ番目のワードの内容Ｐj（ｍ）を、ｋビット
ＭＳＢ側にシフトし、そのＬＳＢ側に当該状態番号ｉ
（２進数）のＬＳＢ側ｋビットを付加した値を、第ｍ＋
１時点のパスメモリのｉ番目のワードの内容Ｐi（ｍ＋
１）とするように、各状態遷移時点毎に前記パスメモリ
の内容更新を行うようにしたものである。この処理が全
ての状態番号ｉについて終了したら、第ｍ時点と第ｍ＋
１時点のパスメモリの内容を移し替えて、新たなパスメ
モリの更新を行う。パスメモリの各ワードには通常拘束
長の５〜６倍のビット数を保有しておき、パスメモリの
最古のビットから復号出力する。このパスメモリ復号方
式では、パスメモリをＭＳＢ側にシフトする時にあふれ
るｋビットを復号出力することができ、従来のようなト
レースバック処理をすることなく最尤判定出力が得られ
る。
る。パスメモリとは、状態数Ｎ［Ｎ＝２k(K-1)］個のワ
ードを有する第ｍ時点と第ｍ＋１時点のメモリであっ
て、加算比較選択操作によって得られる状態ｊから状態
ｉへの状態遷移情報ｊ（ｉ）に基づいて第ｍ時点のパス
メモリのｊ番目のワードの内容Ｐj（ｍ）を、ｋビット
ＭＳＢ側にシフトし、そのＬＳＢ側に当該状態番号ｉ
（２進数）のＬＳＢ側ｋビットを付加した値を、第ｍ＋
１時点のパスメモリのｉ番目のワードの内容Ｐi（ｍ＋
１）とするように、各状態遷移時点毎に前記パスメモリ
の内容更新を行うようにしたものである。この処理が全
ての状態番号ｉについて終了したら、第ｍ時点と第ｍ＋
１時点のパスメモリの内容を移し替えて、新たなパスメ
モリの更新を行う。パスメモリの各ワードには通常拘束
長の５〜６倍のビット数を保有しておき、パスメモリの
最古のビットから復号出力する。このパスメモリ復号方
式では、パスメモリをＭＳＢ側にシフトする時にあふれ
るｋビットを復号出力することができ、従来のようなト
レースバック処理をすることなく最尤判定出力が得られ
る。
【０００７】
【発明が解決しようとする課題】上記従来技術で述べた
ビタビ復号器では、受信信号から得られる情報により符
号器の動作状態の遷移を推測しながら更新し、最も確か
らしい状態に対する情報系列を復号出力とする。しか
し、この方式はパスメモリのワードのビット数が十分に
確保されていない時に使用できない、あるいは使用して
も復号出力が誤る、つまり誤り率が悪くなる点で問題が
あった。つまり、一般に拘束長Ｋの５〜６倍のビット数
が確保されていると、桁あふれ部分のパスが各状態とも
同一のパスに合流しており（この状態をマージしている
という）、どの状態の桁あふれビットを採用しても復号
出力の結果は同一になるとされているが、確保されてい
るビット数がこれに満たない場合、当然マージしていな
い確率が高くなり、それに伴い復号データは情報データ
と異なる確率が高くなる。
ビタビ復号器では、受信信号から得られる情報により符
号器の動作状態の遷移を推測しながら更新し、最も確か
らしい状態に対する情報系列を復号出力とする。しか
し、この方式はパスメモリのワードのビット数が十分に
確保されていない時に使用できない、あるいは使用して
も復号出力が誤る、つまり誤り率が悪くなる点で問題が
あった。つまり、一般に拘束長Ｋの５〜６倍のビット数
が確保されていると、桁あふれ部分のパスが各状態とも
同一のパスに合流しており（この状態をマージしている
という）、どの状態の桁あふれビットを採用しても復号
出力の結果は同一になるとされているが、確保されてい
るビット数がこれに満たない場合、当然マージしていな
い確率が高くなり、それに伴い復号データは情報データ
と異なる確率が高くなる。
【０００８】本発明の第１の目的は、パスメモリを用い
たビタビ復号器において、マージしていない確率の高い
状態から、誤り率の良好な復号出力を得ることができる
ビタビ復号器を提供することにある。また、本発明の第
２の目的は、ビット数の少ないプロセッサによるソフト
処理でも実現可能なビタビ復号回路を提供することにあ
る。
たビタビ復号器において、マージしていない確率の高い
状態から、誤り率の良好な復号出力を得ることができる
ビタビ復号器を提供することにある。また、本発明の第
２の目的は、ビット数の少ないプロセッサによるソフト
処理でも実現可能なビタビ復号回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明のビタビ復号器
は、上記の目的を達成するために、パスメモリの内容を
更新する際のシフト処理によるＮ個の桁あふれ情報を順
次加算し、その加算結果と状態数Ｎとの関係により復号
出力を得るように構成したものである。即ち、加算結果
がＮ／２より大きい場合は復号出力を‘１’とし、それ
以外の場合に限り復号出力を‘０’とするようにしたも
のである。その結果、本発明によると、従来方法のよう
にマージするだけのビット長が確保されている高級なＩ
Ｃを使用する必要がないので、一般的に使用されている
ＤＳＰ等のソフトウェア処理による構成で十分ビタビ復
号器を実現することが可能である。これは別の見方をす
ると、拘束長が長い場合に構成の簡素化を図れる点で有
効である。しかも、誤り率特性においても遜色のない性
能が確保できる。
は、上記の目的を達成するために、パスメモリの内容を
更新する際のシフト処理によるＮ個の桁あふれ情報を順
次加算し、その加算結果と状態数Ｎとの関係により復号
出力を得るように構成したものである。即ち、加算結果
がＮ／２より大きい場合は復号出力を‘１’とし、それ
以外の場合に限り復号出力を‘０’とするようにしたも
のである。その結果、本発明によると、従来方法のよう
にマージするだけのビット長が確保されている高級なＩ
Ｃを使用する必要がないので、一般的に使用されている
ＤＳＰ等のソフトウェア処理による構成で十分ビタビ復
号器を実現することが可能である。これは別の見方をす
ると、拘束長が長い場合に構成の簡素化を図れる点で有
効である。しかも、誤り率特性においても遜色のない性
能が確保できる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に本発明を適用したビタビ復号器
におけるパスメモリの更新に関する詳細図を示す。図１
において、２０１は第ｍ時点のパスメモリ、２０２は第
ｍ＋１時点のパスメモリ、２０３は第ｍ時点のＭＳＢ、
２０４は第ｍ＋１時点の状態番号ｉのＬＳＢである。パ
スメモリ２０１，２０２はいずれも少なくとも状態数分
のワードを有する。本例では、具体的に符号化率Ｒ＝１
／２、拘束長Ｋ＝６とし、パスメモリの各ワードのビッ
ト数は、５Ｋにも満たない１６ビットの場合を例にとる
ことにする。また、１６ビットパスメモリのビットは各
状態においてＬＳＢを［０］で表し、ＭＳＢを［１５］
で表すものとする。
施例を説明する。図１に本発明を適用したビタビ復号器
におけるパスメモリの更新に関する詳細図を示す。図１
において、２０１は第ｍ時点のパスメモリ、２０２は第
ｍ＋１時点のパスメモリ、２０３は第ｍ時点のＭＳＢ、
２０４は第ｍ＋１時点の状態番号ｉのＬＳＢである。パ
スメモリ２０１，２０２はいずれも少なくとも状態数分
のワードを有する。本例では、具体的に符号化率Ｒ＝１
／２、拘束長Ｋ＝６とし、パスメモリの各ワードのビッ
ト数は、５Ｋにも満たない１６ビットの場合を例にとる
ことにする。また、１６ビットパスメモリのビットは各
状態においてＬＳＢを［０］で表し、ＭＳＢを［１５］
で表すものとする。
【００１１】ここで、第ｍ時点のパスメモリＰ2i（ｍ）
またはＰ2i+1（ｍ）が選択され、第ｍ＋１時点のパスメ
モリＰi（ｍ＋１）に移る過程を考える。遷移情報によ
って、Ｐ2i（ｍ）が選択されたとすると、その各ビット
の値をＭＳＢ側に１ビットシフトする。すなわち、Ｐ2i
（ｍ）［０］〜［１４］がＰi（ｍ＋１）［１］〜［１
５］にシフトする。そして、空いたＬＳＢ位置すなわち
Ｐi（ｍ＋１）［０］に２進数で表した状態番号ｉのＬ
ＳＢ２０４を加える。これを第ｍ＋１時点の状態番号ｉ
のパスメモリＰi（ｍ＋１）の内容として記憶する。ま
た、遷移情報でＰ2i+1（ｍ）が選択された場合も同様の
操作を行う。この操作を状態数分、すなわちＮ回繰り返
してパスメモリ２０２に情報がすべて記憶されたら、第
ｍ＋１時点のパスメモリの内容をそのまま第ｍ時点のメ
モリに移し替え、新たな時点への状態遷移について上記
の処理を行う。
またはＰ2i+1（ｍ）が選択され、第ｍ＋１時点のパスメ
モリＰi（ｍ＋１）に移る過程を考える。遷移情報によ
って、Ｐ2i（ｍ）が選択されたとすると、その各ビット
の値をＭＳＢ側に１ビットシフトする。すなわち、Ｐ2i
（ｍ）［０］〜［１４］がＰi（ｍ＋１）［１］〜［１
５］にシフトする。そして、空いたＬＳＢ位置すなわち
Ｐi（ｍ＋１）［０］に２進数で表した状態番号ｉのＬ
ＳＢ２０４を加える。これを第ｍ＋１時点の状態番号ｉ
のパスメモリＰi（ｍ＋１）の内容として記憶する。ま
た、遷移情報でＰ2i+1（ｍ）が選択された場合も同様の
操作を行う。この操作を状態数分、すなわちＮ回繰り返
してパスメモリ２０２に情報がすべて記憶されたら、第
ｍ＋１時点のパスメモリの内容をそのまま第ｍ時点のメ
モリに移し替え、新たな時点への状態遷移について上記
の処理を行う。
【００１２】各パスメモリの遷移過程において、桁あふ
れビット２０３、すなわちＰ2i（ｍ）［１５］またはＰ
2i+1（ｍ）［１５］が生じるが、このとき第ｍ＋１時点
への遷移で生じた状態数Ｎ個分の桁あふれビットを全て
加算して、これを復号出力に利用する。ここで、桁あふ
れビットについて説明すると、マージしている時は桁あ
ふれビットは同一である可能性が非常に高いが、そうで
ない時は、桁あふれビットは各状態によって様々である
と予想でき、この状態からデータを復号出力することは
難しい。よって、‘０’または‘１’の桁あふれビット
を全て加算し、その結果が状態数の半分以上であれば情
報データは‘１’である可能性が非常に高いものとして
‘１’を復号出力する。逆にそうでない場合は‘０’を
復号出力する。
れビット２０３、すなわちＰ2i（ｍ）［１５］またはＰ
2i+1（ｍ）［１５］が生じるが、このとき第ｍ＋１時点
への遷移で生じた状態数Ｎ個分の桁あふれビットを全て
加算して、これを復号出力に利用する。ここで、桁あふ
れビットについて説明すると、マージしている時は桁あ
ふれビットは同一である可能性が非常に高いが、そうで
ない時は、桁あふれビットは各状態によって様々である
と予想でき、この状態からデータを復号出力することは
難しい。よって、‘０’または‘１’の桁あふれビット
を全て加算し、その結果が状態数の半分以上であれば情
報データは‘１’である可能性が非常に高いものとして
‘１’を復号出力する。逆にそうでない場合は‘０’を
復号出力する。
【００１３】この実施例のように、本発明は、マイクロ
コンピュータやＤＳＰのようなソフトウェア処理による
構成で、ビタビ復号の実現を図る際に、マージするだけ
のビット長が確保されていないプロセッサで良好な誤り
率のデータを復号出力することができる。また、復号す
るまでのシフトビット数が少ないので遅延時間が短い点
で利点がある。
コンピュータやＤＳＰのようなソフトウェア処理による
構成で、ビタビ復号の実現を図る際に、マージするだけ
のビット長が確保されていないプロセッサで良好な誤り
率のデータを復号出力することができる。また、復号す
るまでのシフトビット数が少ないので遅延時間が短い点
で利点がある。
【００１４】
【発明の効果】以上説明したように本発明によれば、マ
ージするだけのビット長が確保されていないプロセッサ
を用いてビタビ復号器の構成ができるので、拘束長が長
い場合に構成の簡素化を図れる点で有効である。しか
も、ＤＳＰ等のソフトウェア処理による構成で、誤り率
特性において従来方式と遜色のない性能が確保でき、し
かもマージする前にデータを復号出力するので、処理時
間に着目しても数倍の高速化が可能である。
ージするだけのビット長が確保されていないプロセッサ
を用いてビタビ復号器の構成ができるので、拘束長が長
い場合に構成の簡素化を図れる点で有効である。しか
も、ＤＳＰ等のソフトウェア処理による構成で、誤り率
特性において従来方式と遜色のない性能が確保でき、し
かもマージする前にデータを復号出力するので、処理時
間に着目しても数倍の高速化が可能である。
【図１】本発明による一実施例を示す図である。
【図２】ビタビ復号器の構成ブロック図である。
１０１…枝尤度算出回路、 １０２…加算比
較選択回路、１０３…状態尤度メモリ、 １
０４…遷移情報メモリ、１０５…パスメモリ、
１０６…最尤判定回路、２０１…第ｍ時点のパ
スメモリ、 ２０２…第ｍ＋１時点のパスメモリ、
２０３…第ｍ時点のＭＳＢ、２０４…第ｍ＋１時点の状
態番号ｉのＬＳＢ。
較選択回路、１０３…状態尤度メモリ、 １
０４…遷移情報メモリ、１０５…パスメモリ、
１０６…最尤判定回路、２０１…第ｍ時点のパ
スメモリ、 ２０２…第ｍ＋１時点のパスメモリ、
２０３…第ｍ時点のＭＳＢ、２０４…第ｍ＋１時点の状
態番号ｉのＬＳＢ。
Claims (4)
- 【請求項１】 ｋビットの情報をｎビット（ｎ＞ｋ）の
符号に符号化する符号化率Ｒ＝ｋ／ｎ、拘束長Ｋのたた
み込み符号の復号器であって、所定状態番号ＬのＬＳＢ
側のｋビットをパスメモリのＬＳＢ側に追加しながら、
パスメモリを更新する構成のビタビ復号器において、 状態数Ｎ個の各状態に至るパスを記憶したパスメモリか
ら得られるＮ個の桁あふれ情報を順次加算し、該加算結
果と状態数Ｎとの関係を復号出力に利用するように構成
したことを特徴とするビタビ復号器。 - 【請求項２】 請求項１に記載のビタビ復号器におい
て、 状態数Ｎ個のワードを有する第ｍ時点と第ｍ＋１時点の
パスメモリを備え、状態尤度の判定に基づいて第ｍ時点
のパスメモリを第ｍ＋１時点のパスメモリとして更新す
る際に生じるＮ個の桁あふれ情報を、全て加算する回路
を具備することを特徴とするビタビ復号器。 - 【請求項３】 請求項２に記載のビタビ復号器におい
て、 上記Ｎ個の桁あふれ情報を全て加算した結果と、状態数
Ｎの２分の１の値とを比較する手段を具備することを特
徴とするビタビ復号器。 - 【請求項４】 請求項２および請求項３に記載のビタビ
復号器において、 Ｎ個の桁あふれ情報を全て加算した結果と、状態数Ｎの
２分の１の値とを比較し、その大小比較の結果から復号
出力を得るように構成したことを特徴とするビタビ復号
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14001196A JPH09326708A (ja) | 1996-06-03 | 1996-06-03 | ビタビ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14001196A JPH09326708A (ja) | 1996-06-03 | 1996-06-03 | ビタビ復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326708A true JPH09326708A (ja) | 1997-12-16 |
Family
ID=15258865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14001196A Pending JPH09326708A (ja) | 1996-06-03 | 1996-06-03 | ビタビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326708A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7565600B2 (en) | 2004-07-14 | 2009-07-21 | Lite-On It Corporation | Method for determining output signals of a Viterbi decoder |
-
1996
- 1996-06-03 JP JP14001196A patent/JPH09326708A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7565600B2 (en) | 2004-07-14 | 2009-07-21 | Lite-On It Corporation | Method for determining output signals of a Viterbi decoder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0590597B1 (en) | Arithmetic apparatus | |
| JP3261109B2 (ja) | 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 | |
| US4500994A (en) | Multi-rate branch metric processor for maximum-likelihood convolutional decoder | |
| WO2001026257A1 (en) | Component decoder and method thereof in mobile communication system | |
| JPH1070471A (ja) | 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 | |
| US6813744B1 (en) | ACS unit for a viterbi decoder | |
| US7234100B1 (en) | Decoder for trellis-based channel encoding | |
| JPS60180222A (ja) | 符号誤り訂正装置 | |
| JPH09326708A (ja) | ビタビ復号器 | |
| JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
| JPH0951278A (ja) | ビタビ復号器 | |
| US20040190651A1 (en) | Decoding a signal encoded with a convolutional code | |
| KR100262303B1 (ko) | 비터비알고리즘을적용하는복호과정에서의생존경로역추적방법및그장치 | |
| US20050117673A1 (en) | Survivor memory management in a viterbi decoder | |
| JP3191442B2 (ja) | ビタビ復号用演算装置 | |
| JP3269845B2 (ja) | ヴィタビ復号器 | |
| JPH05335973A (ja) | ビタビ復号器及び畳み込み符号の復号器 | |
| JPH09214360A (ja) | ビタビ復号器 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| EP0655843A1 (en) | Digital receiver with minimum cost index register | |
| KR20000049852A (ko) | 비터비복호기 | |
| JP2002198827A (ja) | 最尤復号方法及び最尤復号器 | |
| JP3200962B2 (ja) | ビタビ復号器 | |
| JP3257060B2 (ja) | ビタビ復号器 | |
| JP3171801B2 (ja) | ビタービアルゴリズムにトレース削除方法を用いる復号化方法及びその装置 |