JP2000224054A - ビタビデコ―ディングの速度を増大させる方法と装置 - Google Patents
ビタビデコ―ディングの速度を増大させる方法と装置Info
- Publication number
- JP2000224054A JP2000224054A JP11375448A JP37544899A JP2000224054A JP 2000224054 A JP2000224054 A JP 2000224054A JP 11375448 A JP11375448 A JP 11375448A JP 37544899 A JP37544899 A JP 37544899A JP 2000224054 A JP2000224054 A JP 2000224054A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- distance
- distances
- calculator
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 畳み込みエンコードされたデータ（１２）を
デコードするシステム（１０）。 【解決手段】 このシステムは、各受信データ記号（１
２）についてブランチ距離を計算するように作動できる
ブランチ距離カルキュレータ（１４）を含み、これに結
合されて更新されたパス距離と各遅延状態の遷移を計算
するよう作動できる加算・比較・選択カルキュレータ
（１６）を含む。更新されたパス距離は、ブランチ距離
値により遅延状態を最初に組織化して、それからそのブ
ランチ距離について全てのパス距離を更新することによ
り計算される。この処理は、全ての他のブランチ距離に
ついて継続される。最適パスに沿ってトレースバックし
てデコードされたデータ（２４）を抽出するためにトレ
ースバックカルキュレータ（２０）が使用される。
デコードするシステム（１０）。 【解決手段】 このシステムは、各受信データ記号（１
２）についてブランチ距離を計算するように作動できる
ブランチ距離カルキュレータ（１４）を含み、これに結
合されて更新されたパス距離と各遅延状態の遷移を計算
するよう作動できる加算・比較・選択カルキュレータ
（１６）を含む。更新されたパス距離は、ブランチ距離
値により遅延状態を最初に組織化して、それからそのブ
ランチ距離について全てのパス距離を更新することによ
り計算される。この処理は、全ての他のブランチ距離に
ついて継続される。最適パスに沿ってトレースバックし
てデコードされたデータ（２４）を抽出するためにトレ
ースバックカルキュレータ（２０）が使用される。
Description
【０００１】
【発明の属する技術分野】この発明は、エラー訂正コー
ディングとデコーディングに関し、特に、ビタビデコー
ディングの速度を増大する方法と装置に関する。
ディングとデコーディングに関し、特に、ビタビデコー
ディングの速度を増大する方法と装置に関する。
【０００２】
【従来の技術】モデムおよび無線通信システムを含む多
くの異なったアプリケーションにおいて、伝送における
歪みを克服するためにエラー訂正コーディングが必要と
される。これらのエラー訂正システムは、典型的に、テ
キサスインスツルメンツ社により製造されるディジタル
信号プロセッサのＴＭＳ３２０Ｃ５４ｘファミリのよう
なディジタル信号プロセッサ（ＤＰＳ）上で実現され
る。
くの異なったアプリケーションにおいて、伝送における
歪みを克服するためにエラー訂正コーディングが必要と
される。これらのエラー訂正システムは、典型的に、テ
キサスインスツルメンツ社により製造されるディジタル
信号プロセッサのＴＭＳ３２０Ｃ５４ｘファミリのよう
なディジタル信号プロセッサ（ＤＰＳ）上で実現され
る。
【０００３】エラー訂正の好ましい方法は、畳み込みコ
ーディングを経由する。畳み込みコーディングは、（リ
ード−ソロモンコーディングのようなブロックレベルの
エンコーディング技法に対して）ビットレベルのエンコ
ーディングである。畳み込みコードは、トレリス（ｔｒ
ｅｌｌｉｓ）デコーディング法を使用して、デコ−ドさ
れる。トレリスでコーディング法の１つのタイプがビタ
ビデコーディング法である。
ーディングを経由する。畳み込みコーディングは、（リ
ード−ソロモンコーディングのようなブロックレベルの
エンコーディング技法に対して）ビットレベルのエンコ
ーディングである。畳み込みコードは、トレリス（ｔｒ
ｅｌｌｉｓ）デコーディング法を使用して、デコ−ドさ
れる。トレリスでコーディング法の１つのタイプがビタ
ビデコーディング法である。
【０００４】畳み込みコーディングにおいては、着信ビ
ットを先行のエンコードされてないビットに畳み込むこ
とにより、出力が生じる。エラー訂正は、コード記号を
形成する過去のサンプルの数に依存する。典型的に、過
去のサンプルが多いほど、より良いエンコーディングに
なる。制約長さは、エンコーディング処理に使用される
入力ビットの数であり、また遅延ユニットプラス１の数
である。
ットを先行のエンコードされてないビットに畳み込むこ
とにより、出力が生じる。エラー訂正は、コード記号を
形成する過去のサンプルの数に依存する。典型的に、過
去のサンプルが多いほど、より良いエンコーディングに
なる。制約長さは、エンコーディング処理に使用される
入力ビットの数であり、また遅延ユニットプラス１の数
である。
【０００５】エラー訂正における他の関連要素は、符号
化レートである。符号化レートは、伝送されるビットに
対する入力データビットの比率である。典型的な例にお
いて、符号化レートは１／２であり、これは１入力ビッ
トごとに２ビットが伝送されることを意味する。
化レートである。符号化レートは、伝送されるビットに
対する入力データビットの比率である。典型的な例にお
いて、符号化レートは１／２であり、これは１入力ビッ
トごとに２ビットが伝送されることを意味する。
【０００６】畳み込みエンコードされたデータは、過去
のデータへの現在の記号の依存から生成される可能な状
態遷移の知識を通じてデコードされる。トレリスダイア
グラム（ｔｒｅｌｌｉｓ ｄｉａｇｒａｍ）を使用する
ことにより、許容できる諸状態を表現できる。２を制約
長さマイナス１の累乗へ累乗することにより、可能な諸
状態の数を発見できる。
のデータへの現在の記号の依存から生成される可能な状
態遷移の知識を通じてデコードされる。トレリスダイア
グラム（ｔｒｅｌｌｉｓ ｄｉａｇｒａｍ）を使用する
ことにより、許容できる諸状態を表現できる。２を制約
長さマイナス１の累乗へ累乗することにより、可能な諸
状態の数を発見できる。
【０００７】ビタビアルゴリズムは、受信シーケンスに
基づく送信シーケンスの一致の最高の確率を有するコー
ドシーケンスを識別することにより、起こり得るデータ
記号シーケンス（トレリスパス）の数を最小化する方法
を供給する。ビタビアルゴリズムは、距離更新とトレー
スバック（ｔｒａｃｅｂａｃｋ）ルーチンの２つの部分
からなる。距離更新においては、カレントの入力記号に
基づく全ての状態について、確率が蓄積される。トレー
スバックルーチンは、トレリスを通る最適パスが識別さ
れるたびに、データを再構成する。
基づく送信シーケンスの一致の最高の確率を有するコー
ドシーケンスを識別することにより、起こり得るデータ
記号シーケンス（トレリスパス）の数を最小化する方法
を供給する。ビタビアルゴリズムは、距離更新とトレー
スバック（ｔｒａｃｅｂａｃｋ）ルーチンの２つの部分
からなる。距離更新においては、カレントの入力記号に
基づく全ての状態について、確率が蓄積される。トレー
スバックルーチンは、トレリスを通る最適パスが識別さ
れるたびに、データを再構成する。
【０００８】距離（ｍｅｔｒｉｃ）更新において、ビタ
ビアルゴリズムは、全ての可能な状態について、最もあ
りそうな先行状態を計算しなければならない。各遅延状
態は、可能なパスのサブセットにより、先行の状態へリ
ンクされる。ビタビアルゴリズムは、蓄積されたディス
タンス（ｄｉｓｔａｎｃｅ）を各パスに沿って計算し
て、最小ディスタンスを有するパスのインジケータとそ
の更新された距離を保持する。距離の更新は各状態につ
いて行われる。この処理は加算・比較・選択の作動とし
て知られており、ディスタンスデータが蓄積され、種々
のパスが比較されて、最もありそうなパスが選択され
る。各遅延状態について、更新パス距離と遷移入力が保
存される。この処理の速度を増大するためには、バタフ
ライを計算できるように、対称トレリスパスが知られて
いる。バタフライ構造は、１／ｎレートエンコーダにお
いて、遅延状態へ至るパスの諸状態が、相補的であるた
めに、起きる。従って、２つの開始状態と終了状態を互
いにグループ化することができ、また４つの遷移が必要
な対称性を有する。各バタフライ計算について、ただ１
つだけ、計算されるべきローカルディスタンスがある。
ビアルゴリズムは、全ての可能な状態について、最もあ
りそうな先行状態を計算しなければならない。各遅延状
態は、可能なパスのサブセットにより、先行の状態へリ
ンクされる。ビタビアルゴリズムは、蓄積されたディス
タンス（ｄｉｓｔａｎｃｅ）を各パスに沿って計算し
て、最小ディスタンスを有するパスのインジケータとそ
の更新された距離を保持する。距離の更新は各状態につ
いて行われる。この処理は加算・比較・選択の作動とし
て知られており、ディスタンスデータが蓄積され、種々
のパスが比較されて、最もありそうなパスが選択され
る。各遅延状態について、更新パス距離と遷移入力が保
存される。この処理の速度を増大するためには、バタフ
ライを計算できるように、対称トレリスパスが知られて
いる。バタフライ構造は、１／ｎレートエンコーダにお
いて、遅延状態へ至るパスの諸状態が、相補的であるた
めに、起きる。従って、２つの開始状態と終了状態を互
いにグループ化することができ、また４つの遷移が必要
な対称性を有する。各バタフライ計算について、ただ１
つだけ、計算されるべきローカルディスタンスがある。
【０００９】トレースバックのステップにおいて、遷移
表により示されるようなトレリスの最もありそうなパス
を通じて後方へトレースすることにより、遅延状態がオ
リジナルデータへデコードされる。作動において、この
システムはデータのフレーム全体を待つか、または一定
量のデータを受信後にトレースバックする。
表により示されるようなトレリスの最もありそうなパス
を通じて後方へトレースすることにより、遅延状態がオ
リジナルデータへデコードされる。作動において、この
システムはデータのフレーム全体を待つか、または一定
量のデータを受信後にトレースバックする。
【００１０】作動において、特に、種々のパスが評価さ
れる距離更新セクションにおいて、ビタビアルゴリズム
を遅くすることができる。
れる距離更新セクションにおいて、ビタビアルゴリズム
を遅くすることができる。
【００１１】
【発明が解決しようとする課題】従って、ビタビデコー
ディングの速度を増大する方法と装置について、需要が
起きていることが理解されよう。この発明の教示によれ
ば、先行する諸方法の不利な点を実質的に除去または減
少させるビタビデコーディングの速度増大方法と装置が
提供される。
ディングの速度を増大する方法と装置について、需要が
起きていることが理解されよう。この発明の教示によれ
ば、先行する諸方法の不利な点を実質的に除去または減
少させるビタビデコーディングの速度増大方法と装置が
提供される。
【００１２】
【課題を解決するための手段】１つの実施例において、
畳み込みエンコードされたデータをデコードするシステ
ムが提供される。このシステムは、各受信記号と予想さ
れるパス状態の間のローカルディスタンスを計算するよ
うに作動できるブランチ距離カルキュレータを含んでい
る。このシステムは更に、ブランチ距離カルキュレータ
と結合されて更新パス距離を計算するように作動できる
加算・比較・選択カルキュレータを含んでいる。この更
新パス距離は、ブランチ距離値により最初に遅延状態を
組織化することにより、計算される。この処理は、全て
の他のブランチ距離について継続される。
畳み込みエンコードされたデータをデコードするシステ
ムが提供される。このシステムは、各受信記号と予想さ
れるパス状態の間のローカルディスタンスを計算するよ
うに作動できるブランチ距離カルキュレータを含んでい
る。このシステムは更に、ブランチ距離カルキュレータ
と結合されて更新パス距離を計算するように作動できる
加算・比較・選択カルキュレータを含んでいる。この更
新パス距離は、ブランチ距離値により最初に遅延状態を
組織化することにより、計算される。この処理は、全て
の他のブランチ距離について継続される。
【００１３】この発明は現行の処方法を超える種々な技
術的な利点を提供する。例えば、ビタビデコーディング
を一層効率的な仕方で実行できる。他の技術的な利点
は、以下の図面、説明、および請求項から、当業者に容
易に明らかになるであろう。
術的な利点を提供する。例えば、ビタビデコーディング
を一層効率的な仕方で実行できる。他の技術的な利点
は、以下の図面、説明、および請求項から、当業者に容
易に明らかになるであろう。
【００１４】
【発明の実施の形態】この発明の実施例とその利点は、
図面の図１ないし図２を参照することにより最も良く理
解され、これら種々の図面について、同一の番号は同一
で対応する部品のために使用されている。
図面の図１ないし図２を参照することにより最も良く理
解され、これら種々の図面について、同一の番号は同一
で対応する部品のために使用されている。
【００１５】図１は、畳み込みエンコードされたデータ
を、この発明の教示によりデコードするシステムを図示
する。デコーディングシステムは、例示のシステムとし
て示されている。個々の構成要素を示すのに使用される
ブロックは、例に過ぎない。これらのブロックは、プロ
セッサ、メモリおよび論理機能としてインプリメントさ
れ得る。１つの実施例において、システム１０のケイパ
ビリティは、テキサスインスツルメンツ社により製造さ
れるＴＭＳ３２０Ｃ５４Ｘのようなディジタル信号プロ
セッサにより実現される。
を、この発明の教示によりデコードするシステムを図示
する。デコーディングシステムは、例示のシステムとし
て示されている。個々の構成要素を示すのに使用される
ブロックは、例に過ぎない。これらのブロックは、プロ
セッサ、メモリおよび論理機能としてインプリメントさ
れ得る。１つの実施例において、システム１０のケイパ
ビリティは、テキサスインスツルメンツ社により製造さ
れるＴＭＳ３２０Ｃ５４Ｘのようなディジタル信号プロ
セッサにより実現される。
【００１６】デコーディングシステム１０は、ブランチ
距離カルキュレータ１４、加算・比較・選択カルキュレ
ータ１６、パス距離メモリ１８、トレースバックカルキ
ュレータ２０および遅延状態遷移メモリ２２を含む。
距離カルキュレータ１４、加算・比較・選択カルキュレ
ータ１６、パス距離メモリ１８、トレースバックカルキ
ュレータ２０および遅延状態遷移メモリ２２を含む。
【００１７】作動において、着信する畳み込みエンコー
ドデータ１２は、ブランチ距離カルキュレータ１４で受
信される。畳み込みエンコードデータ１２は、無線通信
システムにより受信されたデータ、モデムにより受信さ
れたデータ、ハードドライブの読み／書きヘッドまたは
ビット畳み込みデータの他のいずれかのソースにより受
信されたデータであり得る。ブランチ距離カルキュレー
タ１４は、着信畳み込みエンコードデータ記号を取っ
て、各パスについて予想されたものからその記号がどれ
だけ離れているかを計算するように作動できる。これは
ブランチ距離として知られている。計算する必要のある
ブランチ距離の数は、エンコードされたデータのレート
に基づいている。もし畳み込みエンコードデータ１２が
１／２レートシステムでエンコードされたならば、４つ
の異なったブランチ距離が計算されるであろう。これら
ブランチ距離のうちの２つは、他の２つの逆元である。
一般に、１／ｎレートのシステムについて、２n-1の異
なった大きさを有する２n個のブランチが可能である。
ある１／２レートエンコーダについては（すなわち、あ
る１／２レートエンコーダについては、２つの正量と２
つの負量が存在する）。
ドデータ１２は、ブランチ距離カルキュレータ１４で受
信される。畳み込みエンコードデータ１２は、無線通信
システムにより受信されたデータ、モデムにより受信さ
れたデータ、ハードドライブの読み／書きヘッドまたは
ビット畳み込みデータの他のいずれかのソースにより受
信されたデータであり得る。ブランチ距離カルキュレー
タ１４は、着信畳み込みエンコードデータ記号を取っ
て、各パスについて予想されたものからその記号がどれ
だけ離れているかを計算するように作動できる。これは
ブランチ距離として知られている。計算する必要のある
ブランチ距離の数は、エンコードされたデータのレート
に基づいている。もし畳み込みエンコードデータ１２が
１／２レートシステムでエンコードされたならば、４つ
の異なったブランチ距離が計算されるであろう。これら
ブランチ距離のうちの２つは、他の２つの逆元である。
一般に、１／ｎレートのシステムについて、２n-1の異
なった大きさを有する２n個のブランチが可能である。
ある１／２レートエンコーダについては（すなわち、あ
る１／２レートエンコーダについては、２つの正量と２
つの負量が存在する）。
【００１８】与えられたデータ記号についてブランチ距
離が計算された後に、この情報がＡＣＳ１６により利用
される。前に議論したように、ある１／２レートのデコ
ーダについて、全部で４つのブランチ距離計算をする必
要がある。この４つのうち２つは独自なものであり、他
の２つは最初の２つの逆元である。与えられた受信信号
についてブランチ距離を計算した後に、各状態について
パス距離を更新するために、これらのブランチ距離が使
用される。典型的なビタビ方式において、距離更新は遅
延状態の順序により計算され、またブランチ距離は必要
なときに計算される。この発明において、非連続的な順
序でアクセスされる遅延状態を有するブランチ距離の順
序により、距離更新が計算される。これらの状態は、処
理の速度を増すためにバタフライとしてアクセスされ
る。同一のブランチ距離を有する全ての状態ペアは、一
緒に計算される。この方法で、各ブランチ距離が一度計
算され、それからそれに関連する全てのバタフライが計
算される。次に、そのブランチ距離の逆元を使用する全
てのバタフライが計算できる。それから、次のブランチ
距離とその逆元が使用される。
離が計算された後に、この情報がＡＣＳ１６により利用
される。前に議論したように、ある１／２レートのデコ
ーダについて、全部で４つのブランチ距離計算をする必
要がある。この４つのうち２つは独自なものであり、他
の２つは最初の２つの逆元である。与えられた受信信号
についてブランチ距離を計算した後に、各状態について
パス距離を更新するために、これらのブランチ距離が使
用される。典型的なビタビ方式において、距離更新は遅
延状態の順序により計算され、またブランチ距離は必要
なときに計算される。この発明において、非連続的な順
序でアクセスされる遅延状態を有するブランチ距離の順
序により、距離更新が計算される。これらの状態は、処
理の速度を増すためにバタフライとしてアクセスされ
る。同一のブランチ距離を有する全ての状態ペアは、一
緒に計算される。この方法で、各ブランチ距離が一度計
算され、それからそれに関連する全てのバタフライが計
算される。次に、そのブランチ距離の逆元を使用する全
てのバタフライが計算できる。それから、次のブランチ
距離とその逆元が使用される。
【００１９】計算する必要のあるバタフライの数は、エ
ンコーダの制約長さによって決まる。制約長さが長くな
ればなるほど、状態の数が多くなる。前に議論したよう
に、遅延状態の数は、２を制約長さマイナス１乗に累乗
したものに等しい。こうして、制約長さが９であるエン
コーダの状態の数は、２５６である。バタフライの数
は、こうして１２８であると計算される。１／２レート
のエンコーダの場合、４つの異なったブランチ速度を計
算することになる。こうして、各ブランチ距離に関連し
て、３２個のバタフライがある。この最初のブランチ距
離が決定されると、そのブランチ距離のための全てのバ
タフライが決定される。バタフライの各セットが決定さ
れると、更新されたパス距離がパス距離メモリ１８内に
記憶される。また、これらのバタフライが計算される
と、選択されたパスの指示が、遷移データメモリ２０内
に記憶される。
ンコーダの制約長さによって決まる。制約長さが長くな
ればなるほど、状態の数が多くなる。前に議論したよう
に、遅延状態の数は、２を制約長さマイナス１乗に累乗
したものに等しい。こうして、制約長さが９であるエン
コーダの状態の数は、２５６である。バタフライの数
は、こうして１２８であると計算される。１／２レート
のエンコーダの場合、４つの異なったブランチ速度を計
算することになる。こうして、各ブランチ距離に関連し
て、３２個のバタフライがある。この最初のブランチ距
離が決定されると、そのブランチ距離のための全てのバ
タフライが決定される。バタフライの各セットが決定さ
れると、更新されたパス距離がパス距離メモリ１８内に
記憶される。また、これらのバタフライが計算される
と、選択されたパスの指示が、遷移データメモリ２０内
に記憶される。
【００２０】遷移メモリ２２に記憶された遷移データ
は、トレースバック中にどんな順序でビットを除去する
かを示すのに使用される。したがって、トレースバック
カルキュレータ２０によりインプリメントされるトレー
スバックルーチンが遷移メモリ２２を使用して、トレリ
スの開始へ戻る最もありそうなパスを決定する。異なっ
た順序におけるバタフライの処理のためにスクランブル
された遷移メモリ２２の順序を除いて、トレースバック
の正しい順序をたどるために、従来の技術で議論したよ
うにトレースバックが起きる。処理全体、すなわち、ブ
ランチ距離の決定、同一ブランチ距離により全てのバタ
フライについて距離更新を遂行すること、各ブランチ距
離について計算を繰り返すことは、各受信信号の全てに
ついて発生する。トレースバックは典型的に、多数の信
号が処理された後に起きる。
は、トレースバック中にどんな順序でビットを除去する
かを示すのに使用される。したがって、トレースバック
カルキュレータ２０によりインプリメントされるトレー
スバックルーチンが遷移メモリ２２を使用して、トレリ
スの開始へ戻る最もありそうなパスを決定する。異なっ
た順序におけるバタフライの処理のためにスクランブル
された遷移メモリ２２の順序を除いて、トレースバック
の正しい順序をたどるために、従来の技術で議論したよ
うにトレースバックが起きる。処理全体、すなわち、ブ
ランチ距離の決定、同一ブランチ距離により全てのバタ
フライについて距離更新を遂行すること、各ブランチ距
離について計算を繰り返すことは、各受信信号の全てに
ついて発生する。トレースバックは典型的に、多数の信
号が処理された後に起きる。
【００２１】図２は、この発明の１つの実施例の作動を
概説するフローチャートである。ステップ５０で、何か
の初期化手順が実行される。これには、特定のディジタ
ル信号プロセッサ上でこの発明を実行するのに必要なセ
ットアップの諸手順が含まれる。次に、ステップ５２
で、エンコードされたデータが受信される。１つの実施
例において、このデータはディジタル信号プロセッサに
より受信される。
概説するフローチャートである。ステップ５０で、何か
の初期化手順が実行される。これには、特定のディジタ
ル信号プロセッサ上でこの発明を実行するのに必要なセ
ットアップの諸手順が含まれる。次に、ステップ５２
で、エンコードされたデータが受信される。１つの実施
例において、このデータはディジタル信号プロセッサに
より受信される。
【００２２】ステップ５４で、カレントの受信データ信
号について、ブランチ距離が計算される。ブランチ距離
は、データの着信ビットが予想値からどれだけ離れてい
るかについての尺度である。前に議論したように、エン
コーダのレートは、計算する必要のあるブランチ距離の
数を決定する。例示的な１／２レートのシステムでは、
４つの可能なブランチ距離値がある。ステップ５６で、
これらのブランチ値は、各々の可能な遅延状態について
更新されたパス距離を計算するために使用される。更新
されたパス距離と遷移データの両方がメモリに記憶され
る。この発明においては、全ての遅延状態がブランチ距
離の順に更新される。これは、同一ブランチ距離を有す
る全ての遅延状態が同時に更新され、次のブランチ距離
に関連する遅延状態がこれに続き、その他そのシステム
内の全てのブランチ距離について同様に続く。ブランチ
距離の順にパス距離を計算することは、ブランチ距離に
アクセスしなければならない回数を減らすので、システ
ム効率を増大させる。
号について、ブランチ距離が計算される。ブランチ距離
は、データの着信ビットが予想値からどれだけ離れてい
るかについての尺度である。前に議論したように、エン
コーダのレートは、計算する必要のあるブランチ距離の
数を決定する。例示的な１／２レートのシステムでは、
４つの可能なブランチ距離値がある。ステップ５６で、
これらのブランチ値は、各々の可能な遅延状態について
更新されたパス距離を計算するために使用される。更新
されたパス距離と遷移データの両方がメモリに記憶され
る。この発明においては、全ての遅延状態がブランチ距
離の順に更新される。これは、同一ブランチ距離を有す
る全ての遅延状態が同時に更新され、次のブランチ距離
に関連する遅延状態がこれに続き、その他そのシステム
内の全てのブランチ距離について同様に続く。ブランチ
距離の順にパス距離を計算することは、ブランチ距離に
アクセスしなければならない回数を減らすので、システ
ム効率を増大させる。
【００２３】これは全てのブランチ距離と着信データに
ついて反復されるが、ループ５８に図示されている。ス
テップ６０で、トレースバック手順が実行されて、オリ
ジナルのデータビットを回復する。
ついて反復されるが、ループ５８に図示されている。ス
テップ６０で、トレースバック手順が実行されて、オリ
ジナルのデータビットを回復する。
【００２４】この発明を詳細に説明してきたが、添付さ
れる特許請求の範囲に示されるようなこの発明の精神と
範囲から離れることなく、種々の変更、置換、代替を行
い得ることを理解すべきである。
れる特許請求の範囲に示されるようなこの発明の精神と
範囲から離れることなく、種々の変更、置換、代替を行
い得ることを理解すべきである。
【００２５】以上の説明に関して更に以下の項を開示す
る。
る。
【００２６】（１） 畳み込みエンコードされたデータ
をデコードするシステムであって、畳み込みエンコード
されたデータを受信して、前記データについてブランチ
距離を計算するように作動できるブランチ距離カルキュ
レータと、前記ブランチ距離カルキュレータに結合され
て、前記ブランチ距離に基づいて複数の更新パス距離を
計算するように作動できる加算・比較・選択カルキュレ
ータであって、前記複数の更新パス距離が前記ブランチ
距離により決定されるグループ内で計算される前記加算
・比較・選択カルキュレータを含む、前記システム。
をデコードするシステムであって、畳み込みエンコード
されたデータを受信して、前記データについてブランチ
距離を計算するように作動できるブランチ距離カルキュ
レータと、前記ブランチ距離カルキュレータに結合され
て、前記ブランチ距離に基づいて複数の更新パス距離を
計算するように作動できる加算・比較・選択カルキュレ
ータであって、前記複数の更新パス距離が前記ブランチ
距離により決定されるグループ内で計算される前記加算
・比較・選択カルキュレータを含む、前記システム。
【００２７】（２） 前記加算・比較・選択カルキュレ
ータに結合されて、前記オリジナルのエンコードされて
ないデータを決定するために遅延状態を通じてトレース
バックするように作動できるトレースバックカルキュレ
ータを更に含んでいる第１項記載のシステム。
ータに結合されて、前記オリジナルのエンコードされて
ないデータを決定するために遅延状態を通じてトレース
バックするように作動できるトレースバックカルキュレ
ータを更に含んでいる第１項記載のシステム。
【００２８】（３） 前記トレースバックカルキュレー
タに結合されて、前記エンコードされてないデータの抽
出を支援するためにトレースバックカルキュレータによ
りアクセスされるように作動できる遅延状態遷移メモリ
を更に含んでいる第２項記載のシステム。
タに結合されて、前記エンコードされてないデータの抽
出を支援するためにトレースバックカルキュレータによ
りアクセスされるように作動できる遅延状態遷移メモリ
を更に含んでいる第２項記載のシステム。
【００２９】（４） １つのパス距離メモリが前記加算
・比較・選択カルキュレータに結合されて、前記更新さ
れたパス距離を記憶するように作動できる第１項記載の
システム。
・比較・選択カルキュレータに結合されて、前記更新さ
れたパス距離を記憶するように作動できる第１項記載の
システム。
【００３０】（５） 前記遅延状態の全数が、２をオリ
ジナルエンコーダ長さマイナス１乗に累乗することによ
り決定される第１項記載のシステム。
ジナルエンコーダ長さマイナス１乗に累乗することによ
り決定される第１項記載のシステム。
【００３１】（６） あり得るブランチ距離の数は前記
エンコーダのレートにより決定される第１項記載のシス
テム。
エンコーダのレートにより決定される第１項記載のシス
テム。
【００３２】（７） １／ｎレートエンコーダについて
可能なブランチ距離の数が２nである第１項の方法。
可能なブランチ距離の数が２nである第１項の方法。
【００３３】（８） 畳み込みエンコードされたデータ
１２をデコードするシステム１０が提供される。このシ
ステムは、各受信データ記号１２についてブランチ距離
を計算するように作動できるブランチ距離カルキュレー
タ１４を含んでいる。このシステム１０は更に、ブラン
チ距離カルキュレータ１４に結合されて更新されたパス
距離と各遅延状態についての遅延状態遷移を計算するよ
うに作動できる加算・比較・選択カルキュレータ１６を
含む。更新されたパス距離は、ブランチ距離値により遅
延状態を最初に組織化して、それからそのブランチ距離
について全てのパス距離を更新することにより計算され
る。この処理は、全ての他のブランチ距離について継続
される。最適パスに沿ってトレースバックしてデコード
されたデータ２４を抽出するためにトレースバックカル
キュレータ２０が使用される。
１２をデコードするシステム１０が提供される。このシ
ステムは、各受信データ記号１２についてブランチ距離
を計算するように作動できるブランチ距離カルキュレー
タ１４を含んでいる。このシステム１０は更に、ブラン
チ距離カルキュレータ１４に結合されて更新されたパス
距離と各遅延状態についての遅延状態遷移を計算するよ
うに作動できる加算・比較・選択カルキュレータ１６を
含む。更新されたパス距離は、ブランチ距離値により遅
延状態を最初に組織化して、それからそのブランチ距離
について全てのパス距離を更新することにより計算され
る。この処理は、全ての他のブランチ距離について継続
される。最適パスに沿ってトレースバックしてデコード
されたデータ２４を抽出するためにトレースバックカル
キュレータ２０が使用される。
この発明とその長所の一層完全な理解のために、添付図
面と共に以上に説明してきたが、これらの図面において
同一の番号は同一の部品を表現する。
面と共に以上に説明してきたが、これらの図面において
同一の番号は同一の部品を表現する。
【図１】この発明の教示により畳み込みエンコードされ
たデータをデコードするシステムを図示する。
たデータをデコードするシステムを図示する。
【図２】この発明の一つの実施例の作動を概説するフロ
ーチャートである。
ーチャートである。
１０ システム １２ 畳み込みエンコードされたデータ １４ ブランチ距離カルキュレータ １６ 加算・比較・選択カルキュレータ ２０ トレースバックカルキュレータ ２４ デコードされたデータ
Claims (2)
- 【請求項１】 畳み込みエンコードされたデータをデコ
ードするシステムであって、 畳み込みエンコードされたデータを受信して、前記デー
タについてブランチ距離を計算するように作動できるブ
ランチ距離カルキュレータと、 前記ブランチ距離カルキュレータに結合されて、前記ブ
ランチ距離に基づいて複数の更新パス距離を計算するよ
うに作動でき、前記複数の更新パス距離が前記ブランチ
距離により決定されるグループ内で計算される加算・比
較・選択カルキュレータとを備えたシステム。 - 【請求項２】 １／ｎレートエンコーダについて可能な
ブランチ距離の数が２nに等しい請求項１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11748599P | 1999-01-27 | 1999-01-27 | |
| US117485 | 1999-01-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224054A true JP2000224054A (ja) | 2000-08-11 |
Family
ID=22373207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11375448A Pending JP2000224054A (ja) | 1999-01-27 | 1999-12-28 | ビタビデコ―ディングの速度を増大させる方法と装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1024603A3 (ja) |
| JP (1) | JP2000224054A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176366A (ja) * | 2000-09-18 | 2002-06-21 | Lucent Technol Inc | 通信の復号化の際に用いられるバタフライプロセッサ装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301541B2 (en) | 1995-08-16 | 2007-11-27 | Microunity Systems Engineering, Inc. | Programmable processor and method with wide operations |
| US7932911B2 (en) | 1998-08-24 | 2011-04-26 | Microunity Systems Engineering, Inc. | Processor for executing switch and translate instructions requiring wide operands |
| ATE557342T1 (de) | 1998-08-24 | 2012-05-15 | Microunity Systems Eng | Prozessor und verfahren zur matrixmultiplikation mit einem breiten operand |
| TWI232652B (en) * | 2000-10-08 | 2005-05-11 | Koninkl Philips Electronics Nv | Device for reconstructing a runlength constrained sequence |
| US9785565B2 (en) | 2014-06-30 | 2017-10-10 | Microunity Systems Engineering, Inc. | System and methods for expandably wide processor instructions |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432803A (en) * | 1992-04-30 | 1995-07-11 | Novatel Communications, Ltd. | Maximum likelihood convolutional decoder |
| US5539757A (en) * | 1993-12-22 | 1996-07-23 | At&T Corp. | Error correction systems with modified Viterbi decoding |
-
1999
- 1999-12-28 JP JP11375448A patent/JP2000224054A/ja active Pending
-
2000
- 2000-01-25 EP EP00300540A patent/EP1024603A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176366A (ja) * | 2000-09-18 | 2002-06-21 | Lucent Technol Inc | 通信の復号化の際に用いられるバタフライプロセッサ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1024603A2 (en) | 2000-08-02 |
| EP1024603A3 (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070266303A1 (en) | Viterbi decoding apparatus and techniques | |
| CA2147816C (en) | Punctured convolutional encoder | |
| US5502735A (en) | Maximum likelihood sequence detector | |
| US5375129A (en) | Maximum likelihood sequence detector | |
| US5802116A (en) | Soft decision Viterbi decoding with large constraint lengths | |
| KR100779782B1 (ko) | 비터비 디코더 용 고속 ａｃｓ 유닛 | |
| KR100346529B1 (ko) | 디지탈신호프로세서 | |
| EP2339757B1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
| GB2315001A (en) | Viterbi decoder for depunctured codes | |
| KR20030036845A (ko) | 트렐리스에 기초한 채널 부호화를 위한 복호기 | |
| US7979781B2 (en) | Method and system for performing Viterbi decoding using a reduced trellis memory | |
| JP2000224054A (ja) | ビタビデコ―ディングの速度を増大させる方法と装置 | |
| KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
| EP0467522A2 (en) | Maximum likelihood sequence detector | |
| US7035356B1 (en) | Efficient method for traceback decoding of trellis (Viterbi) codes | |
| JPH09266448A (ja) | ビタビ復号化装置およびビタビ復号化方法 | |
| US7120851B2 (en) | Recursive decoder for switching between normalized and non-normalized probability estimates | |
| CN1671058A (zh) | 基于Viterbi译码的多路并行循环块回溯技术 | |
| Chandel et al. | Viterbi decoder plain sailing design for TCM decoders | |
| JP5370487B2 (ja) | 復号方法および復号装置 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| CN108616331B (zh) | 一种基于lte的无线通信系统解码方法 | |
| Saleem et al. | Design and Tradeoff Analysis of an Area Efficient Viterbi Decoder | |
| Latha et al. | Low-Power Adaptive Viterbi Decoder for TCM Using T-Algorithm | |
| Haridas | A low power Viterbi decoder design with minimum transition hybrid register exchange processing for wireless applications |