JPH09214360A

JPH09214360A - ビタビ復号器

Info

Publication number: JPH09214360A
Application number: JP1783496A
Authority: JP
Inventors: Minoru Sakaibori; 稔境堀; Makoto Onishi; 誠大西
Original assignee: Hitachi Denshi KK
Current assignee: Hitachi Denshi KK
Priority date: 1996-02-02
Filing date: 1996-02-02
Publication date: 1997-08-15

Abstract

(57)【要約】【目的】メモリ領域の削減と、復号に要する処理時間
の短縮が得られるようにしたビタビ復号器を提供するこ
と。【構成】ｋビットの情報をｎビット(ｎ＞ｋ)の符号に
符号化する符号化率ｋ／ｎ、拘束長Ｋのたたみ込み符号
を、第ｍ時点から第ｍ＋１時点に遷移する際、状態数Ｎ
［Ｎ＝２^k(K-1)］個の各状態に至るＮ本のパスを記憶し
たパスメモリ１０５を用いて最尤復号するビタビ復号器
において、状態尤度メモリ１０３を更新する際、前記パ
スメモリ１０５も同時に更新させ、第ｍ＋１時点におけ
るＮ個の状態尤度メモリ１０３及びパスメモリ１０５の
それぞれの内容を記憶するようにしたもの。【効果】従来技術で必要とした遷移情報記憶用のメモ
リが不要にり、処理も簡単になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誤り訂正符号の復
号方法に係り、特に、たたみ込み符号の最尤復号を行う
ビタビ復号方式に関するものである。

【０００２】

【従来の技術】近年、ディジタル通信の飛躍的な進歩と
共に、誤り訂正技術も目覚ましい発展を遂げている。中
でも、伝送データに予め冗長性を持たせ、受信側でその
冗長性を利用してデータの誤りを検出・訂正する誤り訂
正符号方式は、開発当初衛星通信などの特殊分野への利
用に限られていたが、ＩＣ技術の進歩により、例えば携
帯電話など極めて身近なものにまで盛んに用いられるよ
うになった。

【０００３】ところで、この誤り訂正符号方式は、大別
して、たたみ込み符号方式とブロック符号方式に分けら
れる。ここで、たたみ込み符号方式は、最尤復号が可能
で誤り訂正能力が大きいという長所を持つが、回路規模
が大きくなってしまう。他方、ブロック符号方式は、比
較的簡単な構成で実現できるが、誤り訂正能力が、たた
み込み符号方式よりも低いという問題がある。

【０００４】しかして、ＩＣ技術の進歩は目覚ましく、
回路規模の増加に係わらず性能の向上が望まれるように
なるにつれ、最近では、たたみ込み符号による訂正方式
が多く使用されるようになってきた。

【０００５】このたたみ込み符号による訂正方式では、
上記したように、最尤復号が可能な点を特徴とするが、
この特性を活かすためには、最尤復号器が必要である
が、この最尤復号器として従来から良く知られているも
のに、ビタビ復号器がある。

【０００６】そこで、このビタビ復号器の従来例につい
て、図２により説明すると、この図において、１０１は
枝尤度算出回路、１０２は加算比較選択回路、１０３は
状態尤度メモリ、１０４は遷移情報メモリ、１０５はパ
スメモリ、１０６は最尤判定回路である。

【０００７】ここで、このビタビ復号器は、受信信号と
符号器が出力し得る候補符号の比較によって符号の確か
らしさを求め、符号器の状態を最尤推定しながら復号を
行なうものであり、このため、まず、符号器のシフトレ
ジスタの内容を状態と定義する。

【０００８】そして、ｋビットの情報をｎ(ｎ＞ｋ)ビッ
トに符号化するものとすると、符号化率Ｒ＝ｋ／ｎとな
り、拘束長Ｋのたたみ込み符号では、２^k(K-1)個の状態
が存在することになる。そこで、この状態に、０〜２
^k(K-1)−１の番号を付し、状態番号とする。そうする
と、この状態番号は、符号器のシフトレジスタの内容を
２進符号として読んだ値に等しい。

【０００９】次に、この符号器に情報が入力されると、
ｋビットの情報ビットが入力される毎に符号器の状態は
遷移し、ｎビットの符号が出力される。この符号器の状
態遷移は、各時点での符号器の状態を折線で結んだ１本
のトレリスで表される。

【００１０】一方、この場合、復号器では、２^k(K-1)個
の状態に至る２^k(K-1)本のパスからなるトレリスとなる
が、後述するように、状態遷移する毎にビタビ復号器の
加算比較選択操作によってパスは併合され、現時点から
５〜６Ｋ時点遡ると一本のパスに併合されて、最尤復号
が行われる。

【００１１】ところで、この加算比較選択操作には、尤
度という受信符号の確からしさを用いるのであるが、こ
のため、まず、枝尤度算出回路１０１は、受信系列から
入力される受信信号に基づいて枝尤度を求める。ここ
で、この枝尤度について簡単に説明する。

【００１２】まず、尤度とは、状態遷移の確からしさを
数量的に表したものであり、符号化率Ｒ＝１／２の符号
を例にとると、受信信号ｒ₀、ｒ₁と、候補符号とのハミ
ング距離をその枝尤度とするのである。例えば、受信信
号が０１のとき、各候補符号の(枝)尤度は、以下の表１
のようになる。

【００１３】

【表１】

【００１４】次に、各状態までの状態遷移の枝尤度を順
次積算したものを“状態尤度”という。そこで、加算比
較選択回路１０２では、状態尤度メモリ１０３に記憶さ
れている直前時点の状態尤度に枝尤度を加算して新しい
状態尤度を求め、一つの状態に至る複数の状態遷移の状
態尤度を比較し、その中から最小の状態尤度を持つ遷移
を選択し、この選択された遷移の状態尤度を新たな状態
尤度として、状態尤度メモリ１０３を更新する。

【００１５】また同時に、この選択された遷移の情報ｊ
(ｉ)を遷移情報メモリ１０４に記憶する。ここで、情報
ｊ(ｉ)とは、状態ｊから状態ｉに遷移したことを表わ
す。

【００１６】そして、この加算比較選択回路１０２によ
る状態尤度メモリ１０３と遷移情報メモリ１０４のデー
タ操作を状態数Ｎ回分繰り返し、遷移情報メモリ１０４
に遷移情報ｊ(ｉ)がＮ個記憶されたら、この情報をもと
にパスメモリ１０５は新たな情報系列を求めながら更新
してゆき、最尤判定回路１０６でパスメモリ１０５の状
態遷移から復号出力を得るのである。

【００１７】ここで、パスメモリ１０５について簡単に
説明する。このパスメモリとは、状態数Ｎ［Ｎ＝２
^k(K-1)］個のワードを有する第ｍ時点と第ｍ＋１時点の
メモリのことで、加算比較選択操作によって得られる状
態ｊから状態ｉへの状態遷移情報ｊ(ｉ)に基づいて、第
ｍ時点のパスメモリのｊ番目のワードの内容Ｐ_j(ｍ)を
ｋビットＭＳＢ側にシフトし、そのＬＳＢ側に当該状態
番号ｉ(２進数)のＬＳＢ側ｋビットを付加した値を第ｍ
＋１時点のパスメモリのｉ番目のワードの内容Ｐ_i(ｍ＋
１)とするように、各状態遷移時点毎に前記パスメモリ
の内容更新を行うようにしたものである。

【００１８】この処理が全ての状態番号ｉについて終了
したら、第ｍ時点と第ｍ＋１時点のバスメモリの内容を
移し替えて、新たなパスメモリの更新を行う。このとき
のパスメモリの各ワードには、通常、拘束長の５〜６倍
のビット数を保有しておき、パスメモリの最古のビット
から復号出力するのである。

【００１９】このパスメモリを用いたビタビ復号器、い
わゆるパスメモリ方式のビタビ復号器では、パスメモリ
をＭＳＢ側にシフトさせた際、溢れてくるｋビットを復
号出力することができ、従来のようなトレースバック処
理を要することなく最尤判定出力が得られる。

【００２０】なお、このようなビタビ復号器の従来例に
ついては、例えば特開平５−３１５９７６号公報の記載
を挙げることができる。

【００２１】

【発明が解決しようとする課題】上記従来技術によるパ
スメモリ方式のビタビ復号器は、復号処理制御の簡略化
とメモリ削減の点について配慮がされておらず、復号処
理制御が繁雑で、状態遷移情報を記憶するメモリが必要
であるなどの問題があった。

【００２２】すなわち、従来技術では、受信信号から得
られる情報により符号器の動作状態の遷移を推測しなが
ら更新し、最も確からしい状態に対応する情報系列を復
号出力とするようになっている。

【００２３】そこで、状態数Ｎ個分の状態遷移情報を加
算比較選択回路によって算出し、そのＮ個の状態遷移情
報をメモリに格納してからパスメモリの内容更新を行な
う必要があり、このため、復号処理制御が繁雑であり、
また、状態遷移情報を記憶するメモリが必要になってし
まうのである。

【００２４】本発明の目的は、復号処理時間の短縮化が
可能で、必要とするメモリ領域の削減が可能な、パスメ
モリ方式のビタビ復号器を提供することにある。

【００２５】

【課題を解決するための手段】上記目的は、図１に示す
ように、加算比較選択回路１０２によって得られる状態
遷移情報により直ちにパスメモリ１０５の内容を更新す
るようにして達成される。

【００２６】そして、このため、加算比較選択回路１０
２で状態尤度を算出して、第ｍ時点の状態尤度メモリ１
０３の状態Ｓ_2i(ｍ)とＳ_2i+1(ｍ)から、第ｍ＋１時点の
状態Ｓ_i(ｍ＋１)とＳ_i+N/2(ｍ＋１)に遷移する過程で、
第ｍ時点のパスメモリ１０５の内容Ｐ_2i(ｍ)とＰ
_2i+1(ｍ)による、第ｍ＋１時点のパスメモリの内容Ｐ
_i(ｍ＋１)とＰ_i+N/2(ｍ＋１)の更新を同時に行ってしま
うようにしたものである。

【００２７】これは、別の見方をすると、図１におい
て、破線で囲んだ部分、すなわち、加算比較選択回路１
０２、状態尤度メモリ１０３及びパスメモリ１０５によ
る一連の操作を、状態数Ｎ回分繰り返すことに相当す
る。

【００２８】その結果、パスメモリを用いたビタビ復号
処理において、遷移情報を記憶するメモリが省略できる
こととなり、この結果、使用メモリ領域が削減でき、そ
れに伴い復号処理の高速化が得られることになる。

【００２９】

【発明の実施の形態】以下、本発明によるビタビ復号器
について、図示の実施形態により詳細に説明する。ま
ず、図１は、本発明の一実施形態を示したブロック図
で、上記したように、従来技術によるビタビ復号器(図
２)の構成から遷移情報メモリ１０４を省き、加算比較
選択回路１０２から直接、パスメモリ１０５にデータが
与えられるようになっている。

【００３０】そして、このとき、図１で破線で囲んだ部
分、すなわち、加算比較選択回路１０２、状態尤度メモ
リ１０３及びパスメモリ１０５により、以下に説明する
操作が実行されるように構成されている。

【００３１】なお、この図１では、説明を容易にするた
め、ブロック構成として示してあるが、これらの処理
は、マイクロコンピュータやＤＳＰのようなソフトウェ
ア処理により実行されるようになっている。

【００３２】図３は、上記本発明によるビタビ復号器の
一実施形態における状態尤度メモリ１０３とパスメモリ
１０５の第ｍ時点(左側)と第ｍ＋１時点(右側)での状態
を示したもので、図において、１０３ａは第ｍ時点の状
態尤度メモリ、１０３ｂは第ｍ＋１時点での状態尤度メ
モリ、１０５ａ第ｍ時点でのパスメモリ、そして１０５
ｂは第ｍ＋１時点でのパスメモリである。

【００３３】ここで、まず状態尤度メモリ１０３ａ、１
０３ｂ及びパスメモリ１０５ａ、１０５ｂは、何れも、
少なくとも状態数分のワードを有するメモリで構成され
ている。そして、パスメモリ１０５ａ、１０５ｂの各ワ
ードのビット数は、拘束長をＫとした場合、５Ｋ〜６Ｋ
のビット数があればよい。

【００３４】いま、ここで、状態尤度メモリ１０３ａの
状態Ｓ_2i(ｍ)とＳ_2i+1(ｍ)から、状態尤度メモリ１０３
ｂの状態Ｓ_i(ｍ＋１)とＳ_i+N/2(ｍ＋１)に遷移する過程
を考えてみる。

【００３５】状態Ｓ_i(ｍ＋１)が更新される際は、状態
Ｓ_2i(ｍ)と状態Ｓ_2i+1(ｍ)が加算比較選択回路１０２に
入力され、状態尤度の小さい方が状態Ｓ_i(ｍ＋１)に記
憶される。このとき、第ｍ時点での２つの状態のうち、
状態番号２ｉ又は状態番号２ｉ＋１の一方が選ばれてい
る訳であるが、ここで、状態Ｓ_i(ｍ＋１)が記憶された
直後に、パスメモリ１０５ａの同じ状態番号の中身を選
択し、パスメモリ１０５ｂとして更新するように構成し
ておく。

【００３６】すなわち、いま、状態尤度メモリ１０３ａ
の状態Ｓ_2i(ｍ)が選択されたとすると、状態尤度メモリ
１０３ｂに状態Ｓ_i(ｍ＋１)が記憶された直後に、パス
メモリ１０５ａの内容Ｐ_2i(ｍ)を選択し、各ビットの値
をＭＳＢ側にｋビットシフトさせる。そして、空いたＬ
ＳＢ位置に、２進数で表わした状態番号ｉのＬＳＢを加
え、これを第ｍ＋１時点のパスメモリ１０５ｂの状態番
号ｉに内容Ｐ_i(ｍ＋１)として記憶する。

【００３７】しかして、状態尤度メモリ１０３ａの状態
Ｓ_2i+1(ｍ)が選択されたときには、状態尤度メモリ１０
３ｂに状態Ｓ_i(ｍ＋１)が記憶された直後に、パスメモ
リ１０５ａの内容Ｐ_2i+1(ｍ)を選択して同様の操作を行
ない、第ｍ＋１時点のパスメモリ１０５ｂの状態番号ｉ
に内容Ｐ_i(ｍ＋１)として記憶するのである。

【００３８】この操作を状態数分、すなわちＮ回繰り返
して、状態尤度メモリ１０３ｂ及びパスメモリ１０５ｂ
に情報がすべて記憶されたら、これら第ｍ＋１時点の状
態尤度メモリ１０３ｂとパスメモリ１０５ｂの内容をそ
のまま第ｍ時点の状態尤度メモリ１０３ａ及びパスメモ
リ１０５ａに移し替え、新たな時点への状態遷移につい
て上記の処理を行なう。

【００３９】そして、このとき、最尤判定回路１０６
は、このパスメモリ１０５ｂの更新に応じて判定処理を
行ない、パスメモリ１０５ｂの状態遷移から復号出力を
得るのである。

【００４０】従って、この実施形態によれば、マイクロ
コンピュータやＤＳＰのようなソフトウェア処理により
ビタビ復号器を構成した際、遷移情報メモリを使用する
必要がなく、かつ、処理内容が簡略化されるので、プロ
グラムを短縮することができる。

【００４１】ところで、上記実施形態では、状態尤度メ
モリ１０３ａ、１０３ｂ間、及びパスメモリ１０５ａ、
１０５ｂ間でのデータの移し替えを処理終了時に行なう
ようにしてあるが、偶数番目の時点と奇数番目の時点
で、加算比較選択操作とパスメモリ更新処理の方向を逆
にしてやるようにしても良く、この場合には、メモリ移
し替えに要する処理時間を短縮することができ、より高
速化が図れる。

【００４２】

【発明の効果】本発明によれば、一般のプロセッサを用
いたソフトウェア処理によりビタビ復号器を構成した
際、それに必要なメモリの削減に貢献するだけでなく、
復号処理の高速化も図れることになる。

【図面の簡単な説明】

【図１】本発明によるビタビ復号器の一実施形態を示す
ブロック図である。

【図２】ビタビ復号器の従来例を示すブロック図であ
る。

【図３】本発明によるビタビ復号器の一実施形態におけ
るメモリの構成図である。

【符号の説明】

１０１枝尤度算出回路１０２加算比較選択回路１０３状態尤度メモリ１０４遷移情報メモリ１０５パスメモリ１０６最尤判定回路１０３ａ第ｍ時点の状態尤度メモリ１０３ｂ第ｍ＋１時点の状態尤度メモリ１０５ａ第ｍ時点のパスメモリ１０５ｂ第ｍ＋１時点のパスメモリ

Claims

【特許請求の範囲】

【請求項１】符号化率ｋ／ｎ〔ｋ：情報のビット数、
ｎ：符号のビット数(ｎ＞ｋ)〕で、拘束長Ｋのたたみ込
み符号を入力し、このたたみ込み符号の状態番号Ｌ〔Ｌ
＝０〜２^k(K-1)−１〕のＬＳＢ側のｋビットを、パスメ
モリのＬＳＢ側に追加しながら該パスメモリを更新して
ゆくことにより最尤復号する方式のビタビ復号器におい
て、加算比較選択操作で得た状態遷移情報による状態尤度メ
モリの更新に際して、この状態尤度メモリの更新と前記
パスメモリの更新とを同時に実行する手段を設け、前記パスメモリの状態遷移から復号出力を得るように構
成したことを特徴とするビタビ復号器。
【請求項２】請求項１の発明において、前記状態尤度メモリと前記パスメモリが、第１の時点で
のデータ格納用と第２の時点でのデータ格納用の複数の
メモリでそれぞれ構成されていることを特徴とするビタ
ビ復号器。
【請求項３】請求項２の発明において前記状態尤度メ
モリと前記パスメモリの更新が、それぞれ第１の時点で
のデータ格納用のメモリから第２の時点でのデータ格納
用のメモリに対する更新として実行されるように構成さ
れていることを特徴とするビタビ復号器。
【請求項４】請求項２の発明において前記状態尤度メ
モリと前記パスメモリの更新が、偶数番目の時点では、
それぞれ第１の時点でのデータ格納用のメモリから第２
の時点でのデータ格納用のメモリに対する更新として実
行され、奇数番目の時点では、それぞれ第２の時点でのデータ格
納用のメモリから第１の時点でのデータ格納用のメモリ
に対する更新として実行されるように構成されているこ
とを特徴とするビタビ復号器。