JP2001144631A

JP2001144631A - ビタビ復号装置

Info

Publication number: JP2001144631A
Application number: JP32091199A
Authority: JP
Inventors: Noriko Saito; 典子斉藤; Michioki Fujita; 路意藤田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-11-11
Filing date: 1999-11-11
Publication date: 2001-05-25

Abstract

(57)【要約】【課題】ビタビ復号装置の復号速度を大幅に向上
させると共に、ハードウエア量を削減すること。【解決手段】復号装置の内部状態と受信信号より復号
データをただ一つ決定することができることに着目し、
誤り訂正を行なわずに、ルックアップテーブル方式のＲ
ＯＭアクセスにより、復号データを高速に出力する。枝
メトリック記憶回路１０１で内部状態を特定し、受信予
測記憶回路で、次の受信データを複数予測し、比較選択
回路１０３で、実際の受信信号との比較により予測デー
タを選択し、その選択された予測データに応じて、復号
データ記憶回路部１０４から復号データを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はビタビアルゴリズム
を用いた復号装置（ビタビ復号装置）に関する。

【０００２】

【従来の技術】従来、デジタル通信において符号化され
た情報を伝送する場合、通信路での雑音の影響を受けて
伝送誤りが発生しやすくなる。その対策として、符号化
された情報に冗長情報を付加して伝送している。復号と
は、受信したデータの中から付加された冗長情報を取り
除いて、本来伝送するべき符号化された情報を推定する
ことである。

【０００３】復号の手法のなかに、ビタビアルゴリズム
を使用した復号（ビタビ復号）がある。ビタビ復号は、
符号化の方式に畳み込み符号の符号器で符号化されたデ
ータに対してビタビアルゴリズムを用いて最尤復号を行
う復号方法である。

【０００４】ビタビアルゴリズムとは、受信信号が入力
されると、畳み込み符号器内部の状態遷移の複数のパス
に沿って全てのパスと受信信号との距離を演算し、その
中から確実と推定されるパスを選択して符号器の各内部
状態について１本のパスを生き残りパスとして選択し、
それ以外のパスを除去することによって、一番確実なパ
スを捜し出し、復号データを得るアルゴリズムである。

【０００５】図１３は、ビタビ復号装置の基本構成を示
すブロック図である。

【０００６】このビタビ複号装置において、情報ビット
と冗長ビットが付加された受信信号はまず枝メトリック
計算回路１５０１へ入力される。そして、受信信号と符
号器内部の状態遷移のパスを構成している各々の枝につ
いて、対応するシンボルとの符号間距離が算出される。
これはトレリス線図のパスの探索に該当する。

【０００７】枝メトリック計算回路１５０１で算出され
た符号間距離の結果は、加算比較選択回路部１５０２の
加算比較選択演算部１５０３に入力され、トレリス線図
の各々のパスに沿って枝メトリックの符号間距離が累積
加算されてパスメトリックが求められる。

【０００８】また、図１８に示すように、時刻（Ｔ−
１）において求められている全てのパスについてのパス
メトリックに、時刻Ｔで求められた符号間距離を加算し
て得られる結果について比較及び、選択を行い、確から
しいパスを選択して、時刻Ｔにおける生き残りパスとす
る。

【０００９】レジスタ１５０４は、パスメトリックの更
新処理のために時刻（Ｔ−１）において求められた加算
比較選択演算部１５０３の結果を一度蓄え、時刻Ｔで枝
メトリックの符号間距離を累積加算する時に、パスメト
リックの累積加算量の更新を行う。このように受信信号
が入力される度に、加算比較選択演算部１５０３で生き
残りのパスを選択していく。前出の加算比較選択演算部
１５０３で選択された生き残りパスをパスメモリ１５０
５へ蓄えていき、全ての生き残りパスが選択されてか
ら、パスメモリ１５０５より復号データを得る。以上の
ように、ビタビ復号はビタビアルゴリズムを用いて最尤
復号を効率良く行うことができる。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
ビタビ復号装置の構成では、復号データを求めるため、
復号装置のある１つの内部状態に対して、全てのパスの
パスメトリックを求めるために、加算比較選択回路で加
算比較演算部の結果をメモリに蓄え、枝メトリックの符
号間距離を累積加算して、パスメトリック値の更新を行
っているので演算量が増加する。

【００１１】また、メモリアクセス（メモリへのライ
ト，メモリからのリード）に時間がかかり、処理時間が
長い。処理時間を短縮するには、メモリアクセスを短縮
する必要があるが、このためには高価なＲＡＭが必要と
なり、また、メモリのアクセス速度の改善には限界があ
る。

【００１２】また、受信信号が全て受信され、選択され
た生き残りパスをパスメモリに全て記憶してから復号デ
ータを出力しているのでパスメモリの記憶容量が受信信
号の長さに比例して大きくなるという問題がある。

【００１３】本発明は上記従来の問題点を解決するもの
で、累積加算の演算処理と生き残りパスの記憶容量をな
くして、復号データを高速に求め、回路規模を削減する
ことが可能なビタビ復号装置を提供することを目的とす
る。

【００１４】

【課題を解決するための手段】「ビタビ復号」は、ハミ
ング距離の計算を行って確からしいパスを選択しながら
復号する方法（すなわち、誤り訂正を伴う復号方法）で
あるが、本発明では、誤り訂正動作を行なわないことと
し、ビタビ復号を、純粋に、信号の復号のみに用いる。

【００１５】すなわち、ビタビ復号では、復号装置の内
部状態と受信信号より復号データをただ一つ決定するこ
とができることに着目し、復号に必要な情報をＲＯＭ化
（テーブル化）しておき、現実に入力されたデータに応
じてＲＯＭからデータを出力させ、これを繰り返して、
誤り訂正を行なうことなく、復号データを次々に出力す
る構成とする。

【００１６】すなわち、枝メトリックを算出するための
演算処理や、全パスのデータのＲＡＭへの格納，読み出
し、生き残りパスの特定，トレースバックといった処理
が不要となる。したがって、高速な復号が可能である。
高速にデータを復号できれば、ＤＳＰ等のプロセッサに
早くデータを渡すことができ、その後の信号処理の負担
が軽減される。また、復号データをメモリに貯えておく
必要もないため、メモリ容量を削減することもできる。

【００１７】

【発明の実施の形態】本発明の一つの実施の態様では、
復号装置の現在の内部状態と遷移後の内部状態を記憶し
て、入力に応じて内部状態を決定する枝メトリック記憶
回路部と、復号装置の内部状態から複数の受信信号を予
測する受信予測記憶回路部と、予測した受信信号と実際
に受信した信号とを比較し一致する信号を選択する比較
選択回路とを有する構成を採る。

【００１８】この構成によれば、復号装置の内部状態か
ら受信信号を予測して受信信号に合わせて、復号データ
をただ１つに決定することができるため、復号データ
を、より早く得ることができる。また、この構成によれ
ば、復号装置の内部状態から受信信号を予測し、最適な
パスを見つけるための受信信号とシンボルとの符号間距
離を求める演算処理と全てのパスについて累積加算を行
わないため、演算量を削減して、復号データを早く求め
ることができる。

【００１９】本発明の他の態様では、枝メトリック記憶
回路部，受信予測記憶回路部，復号データ記憶回路部の
各々を、テーブルを内蔵したＲＯＭにより構成し、ルッ
クアップテーブル方式によって、高速にデータを出力す
るのが望ましい。

【００２０】また、本発明の他の態様では、内部状態を
決定する枝メトリック記憶回路部が、複数の連続した状
態遷移を１つの状態遷移として記憶しているのが望まし
い。この構成によれば、複数の状態遷移を１つの状態遷
移にまとめているので一度に複数の受信信号を予測でき
る。このため、復号データを、早く求めることができ
る。

【００２１】また、本発明の他の態様では、受信予測記
憶部と復号データ記憶回路部を１つの予測記憶回路とす
る構成を採る。この構成によれば、受信信号を受信した
ら、復号データをただ１つに決定することができるの
で、受信信号に比例した容量をもつ記憶回路は必要なく
なり、ハードウエア量をさらに削減することができる。

【００２２】以下、本発明の実施の携帯について図面を
参照して具体的に説明する。

【００２３】（実施の形態１）図１は、本発明の実施の
形態１にかかる、ビタビ復号装置の構成を示すブロック
図である。

【００２４】図示されるように、このビタビ復号装置
は、復号装置の状態遷移を記憶して内部状態を決定する
枝メトリック記憶回路部１０１と、復号装置の内部状態
から複数の受信信号を予測する受信予測記憶回路部１０
２と、予測した複数の受信信号と実際に受信した信号を
比較し一致する信号を選択する比較選択回路１０３と、
復号装置の内部状態と受信信号に対応する復号データを
記憶している復号データ記憶回路部１０４で構成され
る。各回路（比較選択回路１０３を除く）は、テーブル
形式でデータを格納したＲＯＭである。

【００２５】このビタビ復号装置は、畳み込み符号化さ
れた受信データを高速に分解して復号することに主眼を
おいた装置である。

【００２６】すなわち、畳み込み符号は、シフトレジス
タの内部状態と入力が決まれば出力は一義的に定まる。
したがって、その逆に、シフトレジスタの内部状態と出
力がわかれば、何が入力されたかを特定することができ
る。また、シフトレジスタの内部状態が決まれば、次に
出力されるデータの選択肢は限定される。

【００２７】よって、復号装置側では、現在のシフトレ
ジスタの内部状態から、次に入力されるデータ（送信さ
れてくるデータ）をあらかじめ推測することができる。
このような点に着目し、実際に受信したデータが何であ
るかを調べて、これに応じて、テーブル（テーブルＲＯ
Ｍ）に連続的にアクセスし、ルックアップテーブル方式
により、対応するデータを次々に生成していくようにす
る。

【００２８】以上の点について、より具体的に説明す
る。

【００２９】まず、畳み込み符号とビタビアルゴリズム
との関係を説明する。図１４は、符号生成がG＝（１＋D
²、１＋D＋D²）で行われる符号化率１／２、拘束長３の
畳み込み符号の符号器の例である。

【００３０】図１４に示す通り、符号化率１／２、拘束
長３の畳み込み符号の符号器は、２段のシフトレジスタ
６００（S₁）、６０１（S₂）を用いて実現できる。図
中、Ｄは１クロックの遅延要素を表わし、ハードウェア
的にはＤフリップフロップで構成される。情報信号ａが
符号器に入力されると生成される符号Ｘ⁽¹⁾、Ｘ⁽²⁾は、
図１４の下側に示すように、符号器の内部状態すなわ
ち、２段のシフトレジスタ６００（S₁）、６０１（S₂）
の状態によって決定される。

【００３１】図１５は、２段のシフトレジスタに当初”
０”，”０”がセットされている状態から、入力に応じ
てどのような出力が生成されるかを系統的に示す図であ
る。図中、”０”が入力されると上側に進み、”１”が
入力されたときには、下側に進むことになる。また、図
中の表記、ＸＸＳ_YYは、ＸＸが出力されて、シフトレジ
スタの内部がＹＹの状態になることを表わしている。例
えば、”１００１”を入力したとすると、図１５中の太
線で示す経路を進んでいき、００１１１０１０が出力さ
れる。これからわかるように、図１４の畳み込み符号器
では、入力と出力が１：１に対応すること、ならびに、
次の出力としては、２つの選択肢のいずかしかないこと
がわかる。

【００３２】図１６（ａ）は、前出の畳み込み符号器の
内部状態が入力される情報信号に対応して変化する状況
を示す状態遷移図であり、図１６（ｂ）は、図１６
（ａ）で使用されている表記の意味を示す図である。

【００３３】この図より、図１４の畳み込み符号の符号
器において、情報信号ａによる内部状態S₁ _、S₂の変化
と、生成される符号Ｘ⁽¹⁾、Ｘ⁽²⁾の関係がわかる。

【００３４】図１７は、畳み込み符号器の状態遷移につ
いて横軸に時間軸を用いて表現したトレリス線図であ
る。このトレリス線図では、符号器の２段シフトレジス
タ６００（S₁）、６０１（S₂）の初期状態において、０
が入力された時の遷移パスを実線で、１が入力された時
の遷移パスを点線で表している。それぞれの内部状態か
ら入力信号に応じて出ているパスを枝メトリックと言
う。また、各パスの上にかっこでくくってある数値は生
成される復号データである。

【００３５】例えば、時刻T２の時に内部状態S₁、S
₂が”１０”の場合、情報信号”１”が入力されると、
内部状態S₁、S₂が”１１”に遷移して、”０１”符号が
生成される。

【００３６】このトレリス線図を用いると、次のように
復号データを得ることができる。例えば、図１８に示す
ように、ある情報信号の入力に対して、ある時刻Ｔで合
流し、合流後は同じ経路を通る二つのパスＡとパスＢに
ついて考えたとき、ある時刻Ｔに到達するまでパスＡの
方がパスＢよりも確実な場合は、時刻Ｔ移行は同じパス
を通るので、パスＢはパスの探索対象から外すことがで
きる。またパスＡは確実なパスであるので探索対象とな
り、生き残りパスと呼ばれる。このように確実なパスを
探索をしていくことで、確実な復号データを得ることが
可能となる。

【００３７】これが従来、知られているビタビ復号の原
理であるが、本実施の形態では、復号段階において、全
パスについてのハミング距離の計算等を行なわず、畳み
込み符号の入力と出力とシフトレジスタの内部状態の関
係にのみ着目して、ＲＯＭテーブルのアクセスによっ
て、極めて高速に復号データを出力する構成とする。

【００３８】以下、図１に示されるビタビ復号装置の枝
メトリック記憶回路部１０１、受信予測記憶回路部１０
２、復号データ記憶回路部１０４について、符号化率１
／２、拘束長３の符号器で受信信号を生成した場合を例
として、具体的に説明する。

【００３９】枝メトリック記憶回路部１０１には、図３
に示すようなテーブル、すなわち、復号装置の内部状態
と受信信号に対応して遷移する内部状態とが対応付けら
れているテーブルが記憶されている。このテーブルがあ
るため、受信信号を受信後、遷移する内部状態を常に把
握しておくことが可能である。

【００４０】受信予測記憶回路部１０２には、図４に示
すような、復号装置の内部状態に対応した、入力される
可能性がある信号（すなわち、予測される受信信号の
値）がテーブル形式で記憶されている。これにより、受
信信号の予測が可能である。

【００４１】比較選択回路１０３は、図５に示すよう
に、実際の受信信号を一時的に記憶するレジスタ１１０
と、受信予測記憶回路部１０２から出力される複数の予
測信号を一時的に記憶するレジスタ１１１と、受信予測
信号と実際の受信信号とを比較し、一致した予測信号を
選択して出力する比較回路１１２と、を有している。こ
の比較選択回路１０３の出力は、枝メトリック記憶回路
１０１にフィードバックされ、これに対応して、シフト
レジスタの遷移後の内部状態を示す情報が出力される。

【００４２】一方、比較選択回路１０３の出力は復号デ
ータ記憶回路部１０４にも入力され、これに応じて復号
データが出力される。すなわち、復号データ記憶回路部
１０４には、図６に示すような復号装置の内部状態と受
信信号から決定される復号データとが対応づけられて記
憶されており、このテーブルを参照することによって復
号データを一義的に特定して出力することができる。

【００４３】このように、図１のビタビ復号装置では、
一つのＲＯＭ回路（テーブルを格納している）の出力を
アドレス変数として、次のＲＯＭ回路をアクセスし、復
号データを高速に出力させる。

【００４４】すなわち、まず、枝メトリック記憶回部１
０１で受信信号に応じて遷移する復号装置の内部状態
（ここでは”００”）を決定する。

【００４５】次に、図１７のトレリス線図からも明らか
なように、復号装置の内部状態から状態遷移が確実に起
こるパスを予測することができる。受信予測記憶回路部
１０２で復号装置の内部状態から確実に起こるパスとし
て受信信号”１”と”０”を予測する。

【００４６】さらに、受信予測記憶回路部１０２で予測
した受信信号”１”と”０”は、状態遷移が確実に起こ
る受信信号を予測しているので、実際に受信した受信信
号と一致している信号は確実なパスであると判断するこ
とができる。受信信号が”１”であった場合、比較選択
回路１０３で、予測した受信信号と一致しているので予
測した受信信号を”１”として選択する。

【００４７】最後に、選択した受信信号１は図１７のト
レリス線図より、確実なパスを通っているので、復号デ
ータ記憶回路部１０４より、内部状態に該当する復号デ
ータ１１を得ることが可能である。

【００４８】また、選択した受信信号１は、図１７のト
レリス線図より確実なパスを通っているので、枝メトリ
ック記憶回路部１０１において、次の内部状態１０へと
遷移することが可能である。上記の動作を繰り返すこと
で、復号データを次々と求めることができる。

【００４９】図１の復号装置のビタビアルゴリズムを用
いた復号動作をまとめると、図２のようになる。

【００５０】すなわち、シフトレジスタの内部状態から
受信データを予測し（ステップ１０５）、実際の受信デ
ータを特定し（ステップ１０６）、その受信データに対
応してシフトレジスタの内部状態を遷移させると共に
（ステップ１０８）、受信データに対応した復号データ
を出力させる（ステップ１０７，１０９）。

【００５１】このような一連の動作では、予測する受信
信号とは、異なる値の受信信号が入力されたときには誤
りが発生したことがわかるのみで、誤り訂正自体はでき
ない。誤り訂正は、例えば、復号後に行なう。

【００５２】以上の説明では、受信信号が１ビットの場
合（”１”か”０”である場合）について説明したが、
受信信号がｎビット（ｎは２以上の自然数）である場合
にも、まったく同様に適用可能である。

【００５３】例えば、受信信号が２ビットの場合には、
図１の枝メトリック記憶回路部１０１に、図７に示すよ
うなテーブルを記憶させ、受信予測記憶回路部１０２
に、図８に示すようなテーブルを記憶させ、また、復号
データ記憶回路部１０４には、図９に示すようなテーブ
ルを記憶させておけばよい。

【００５４】すなわち、枝メトリック記憶回路部１０１
は、まとめて受信する信号の数（＝ｎ）に対応して遷移
するように、内部状態を記憶している。また、受信予測
記憶回路部１０２は、まとめて受信する信号の数にあわ
せて、復号装置の内部状態に対応した受信信号を予測す
るように、受信信号を記憶している。そして、復号デー
タ記憶回路部１０４は、まとめて受信した受信信号の数
に合わせて、復号装置の内部状態と受信信号に対応した
復号データを記憶している。

【００５５】このように、受信信号をまとめて受信でき
るように、枝メトリック記憶回路部１０１と、受信予測
記憶回路１０２と、復号データ記憶回路１０４のテーブ
ルの内容を変更することで、復号データを早く得ること
が可能となる。

【００５６】（実施の形態２）図１０は、本発明の実施
の形態２にかかるビタビ復号装置の構成を示すブロック
図である。

【００５７】本実施の形態の特徴は、図１における受信
予測記憶回路部１０２と復号データ記憶回路部１０４と
を一つにまとめて、受信復号予測記憶回路部１３０１と
したことである。この受信復号予測記憶回路部１３０１
には、例えば、図１１に示すようなテーブルが記憶され
ている。

【００５８】すなわち、図１０の受信復号予測記憶回路
部１３０１は、復号装置の内部状態から複数の受信信号
と復号データを予測するものである。

【００５９】つまり、枝メトリック記憶回路部１０１か
ら内部状態を示す情報が出力されると、これをアドレス
情報として受信復号予測記憶回路部１３０１が内蔵する
テーブル（図１１のテーブル）がアクセスされて、複数
の予測受信信号が出力される。比較選択回路１０３で
は、予測した複数の受信信号と実際に受信した信号とを
比較し、一致する信号を選択する。その一致信号の情報
は、再び、受信復号予測記憶回路部１３０１に入力さ
れ、その入力情報により、内蔵するテーブル（図１１の
テーブル）がアクセスされて、対応する復号データが出
力される。

【００６０】このように、受信復号予測記憶回路部１３
０１に内蔵するテーブルを工夫することにより、復号装
置の内部状態から、受信信号と復号データの双方を予測
することが可能となる。この場合、前掲の実施の形態に
比べ、記憶装置および回路の削減（ハードウエア量の削
減）ができ、また、より早く復号データを求めることが
可能となる。

【００６１】図１２に、本発明のビタビ復号装置を搭載
した通信機（受信回路）の構成を示す。送信回路２００
０は、符号化部２１００と、畳み込み符号を用いた誤り
訂正符号化２２００と、インターリーブ回路２３００
と、を有する。参照符号２４００は送信アンテナであ
る。また、受信回路３０００は、でインターリーブ回路
３２００と、本発明のビタビ復号装置３３００と、誤り
訂正回路３４００と、を有する。参照符号３０００は受
信アンテナである。

【００６２】この本発明のビタビ復号装置を用いた通信
機では、復号データを高速に出力して、ＤＳＰ等のプロ
セッサに早くデータを渡すことができ、その後の信号処
理が効率化されるという利点がある。

【００６３】

【発明の効果】以上説明したように、本発明によれば、
累積加算の演算処理や生き残りパス用の記憶容量をなく
して、復号データを高速に求めると共に、回路規模を削
減することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかるビタビ復号装置
の全体構成を示すブロック図

【図２】実施の形態１にかかるビタビ復号装置の動作を
説明するためのフロー図

【図３】実施の形態１にかかるビタビ復号装置の、枝メ
トリック記憶回路部に記憶されているテーブルの内容の
一例を示す図

【図４】実施の形態１にかかるビタビ復号装置の、受信
予測記憶回路部に記憶されているテーブルの内容の一例
を示す図

【図５】実施の形態１にかかるビタビ復号装置の、比較
選択回路の構成を示す図

【図６】実施の形態１にかかるビタビ復号装置の、受信
予測記憶回路部に記憶されているテーブルの内容の一例
を示す図

【図７】実施の形態１にかかるビタビ復号装置の、枝メ
トリック記憶回路部に記憶されているテーブルの内容の
他の例を示す図

【図８】実施の形態１にかかるビタビ復号装置の、受信
予測記憶回路部に記憶されているテーブルの内容の他の
例を示す図

【図９】実施の形態１にかかるビタビ復号装置の、受信
予測記憶回路部に記憶されているテーブルの内容の他の
例を示す図

【図１０】本発明の実施の形態２にかかるビタビ復号装
置の全体構成を示すブロック図

【図１１】実施の形態２にかかるビタビ復号装置の、受
信復号予測記憶回路部に記憶されているテーブルの内容
の一例を示す図

【図１２】本発明のビタビ復号装置を組み込んだ通信機
器（受信回路）の構成を示すブロック図

【図１３】一般的なビタビ復号装置の構成と基本的な動
作を説明するためのブロック図

【図１４】畳み込み符号器の構成を示す図

【図１５】畳み込み符号をトリー（樹枝）で表現した図

【図１６】（ａ）畳み込み符号の状態遷移と生成される
符号を説明するための図（ｂ）状態遷移図における符号の意味を説明するための
図

【図１７】横軸に時間軸をとって、ビタビ復号における
状態遷移の様子を示すトレリス線図

【図１８】ビタビ復号におけるトレリス線図から生き残
りパスを求める方法を示す図

【符号の説明】

１０１枝メトリック記憶回路部１０２受信予測記憶回路部１０３比較選択回路１０４復号データ記憶回路部

Claims

【特許請求の範囲】

【請求項１】ビタビアルゴリズムを用いた復号処理を
行うビタビ復号装置において、復号装置の現在の内部状
態と、入力に応じて遷移した後の内部状態とを記憶して
いる枝メトリック記憶回路部と、復号装置の内部状態か
ら受信信号を複数予測する受信予測記憶回路部と、予測
した受信信号と実際に受信した信号を比較し一致する信
号を選択する比較選択回路と、復号装置の内部状態と受
信信号に対応する復号データを記憶している復号データ
記憶回路部と、を有することを特徴とするビタビ復号装
置。
【請求項２】前記枝メトリック記憶回路部，受信予測
記憶回路部，復号データ記憶回路部の各々は、テーブル
を内蔵したＲＯＭであり、前記枝メトリック記憶回路か
ら出力される内部状態を示す信号をアドレス情報として
前記受信予測記憶回路部をアクセスし、この受信予測記
憶回路部から出力される複数の予測信号を前記比較選択
回路に入力し、この比較選択回路から出力される受信信
号と一致した予測信号をアドレス情報として前記復号デ
ータ記憶回路部をアクセスし、対応する復号データを出
力させると共に、前記比較選択回路から出力される受信
信号と一致した予測信号を前記枝メトリック記憶回路に
も入力することを特徴とする請求項１記載のビタビ復号
装置。
【請求項３】前記枝メトリック記憶回路が、複数回の
連続した状態遷移を一つの状態遷移として記憶している
ことを特徴とする請求項１または請求項２記載のビタビ
復号装置。
【請求項４】前記受信予測記憶回路部と復号データ記
憶回路部を１つの予測記憶回路とすることで、復号装置
の内部状態から受信信号と復号データを予測することを
可能としたことを特徴とする請求項１〜請求項３のいず
れかに記載のビタビ復号装置。
【請求項５】ビタビアルゴリズムを用いて復号処理を
行なう場合に、復号装置の内部状態から受信信号を予測
し、実際の受信信号と予測信号とを比較して実際の受信
信号を特定し、その特定された受信信号に対応する復号
データを出力すると共に、前記特定された受信信号に応
じて遷移した後の前記復号装置の内部状態を特定し、再
度、前記受信信号の予測を行ない、前記動作を繰り返し
て、復号データを連続的に得ることを特徴とするビタビ
復号方法。