KR100313179B1 - 디지탈통신수신기 - Google Patents

디지탈통신수신기 Download PDF

Info

Publication number
KR100313179B1
KR100313179B1 KR1019940029896A KR19940029896A KR100313179B1 KR 100313179 B1 KR100313179 B1 KR 100313179B1 KR 1019940029896 A KR1019940029896 A KR 1019940029896A KR 19940029896 A KR19940029896 A KR 19940029896A KR 100313179 B1 KR100313179 B1 KR 100313179B1
Authority
KR
South Korea
Prior art keywords
state
cost
minimum cost
dsp
midx
Prior art date
Application number
KR1019940029896A
Other languages
English (en)
Other versions
KR950016106A (ko
Inventor
데이비드마크블래커
그레고리스테펜엘라드
모하메드샤피울모빈
호마윤샘
Original Assignee
엘리 웨이스 , 알 비 레비
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 웨이스 , 알 비 레비, 에이티 앤드 티 코포레이션 filed Critical 엘리 웨이스 , 알 비 레비
Publication of KR950016106A publication Critical patent/KR950016106A/ko
Application granted granted Critical
Publication of KR100313179B1 publication Critical patent/KR100313179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

채널 심볼간의 간섭(channel intersymbol interference)에 종속되는 콘벌루션 인코딩된 정보(convolutionally encoded information)는 트렐리스(trellis)를 통과하는 최소 코스트 경로(minimum cost path)를 계산하는 것에 의해 디코딩된다. 트렐리스는 알려진 상태(known state)에서 종결된다. 코프로세서(coprocessor)(7)ECCP의 개방 구조(open architecture)를 활용하여, 최소 코스트 상태를 검사해서 그것이 알려진 것인지 즉 그것이 정확한 상태인지를 확인하고, 그렇지 않은 경우 가능한 알려진 상태를 ECCP 활성 레지스터에서 DSP(7)에 의해 탐색하여, 가능한 상태들 중 최소 코스트를 갖는 상태를 선택한다.

Description

디지탈 통신 수신기
제 1도는 송수신기의 블럭도.
제 2도는 ECCP의 일부분들에 대한 개략도.
제 3도는 트렐리스를 통과하는 경로의 최소 코스트 계산을 이해하는데 유용한 트렐리스 도면.
* 도면의 주요부분에 대한 부호의 설명
5 : 음성 대역 코덱 7 : DSP, ECCP
13 : 기저대 코덱 15 : 변환 장치
17 : 안테나 19 : 제어기
154 : 브랜치 메트릭 장치 1154 : 갱신 장치
1158 : 트레이스백 RAM 1160 : 트레이스백 장치
본 발명은 전반적으로 디지탈 수신기(digital receiver) 분야에 관한 것으로서, 특히 트렐리스 디코딩 기법(trellis decoding technique)을 사용하는 디지탈 수신기에 관한 것이다.
통신 기술은 원래 동선(cooper wires)을 전송 매체(transmission media)로서 사용하여 발전되어 왔지만, 최근에는 자유 공간(free space)을 전송 매체로서 사용하는 무선 기술에 대해 많은 관심과 상업적 활동이 증대되고 있다. 이러한 무선 기술 덕분에 사용자들은 전송 매체에 대한 전기적 접속을 필요로 하는 물리적인 제약으로부터 벗어날 수 있게 되므로, 그러한 무선 기술은 자동차 운전과 같은 업무에 종사하고 있는 사람들에게는 매우 유용하다.
무선 기술을 발전시킨 초기의 상업적 활동은 아날로그 전송 방식을 사용했었다. 그러나, 스펙트럼의 이용 효율을 향상시키고자 하는 관심 속에서 디지털 전송 시스템이 개발되어 왔으며, 궁극적으로는 대부분의 무선 통신에서 디지털 전송 시스템이 이용될 것이다. 디지탈 시스템은 정보를 0 또는 1로 전송하는데, 정확한 정보 전송은 전송된 1을 1로서 또한 0을 0으로서 신뢰성 있게 검출할 수 있는지의 여부에 달려 있다. 그러나, 정보를 정확하게 전송한다는 것은 간단한 문제가 아닌데, 그 이유는 예를 들어 송신기와 수신기 사이의 반사 물체(reflecting object)로 인해서 수신 신호 전력이 낮아지고 또한 다중 전송 경로가 생기기 때문이다. 따라서, 디지탈 전송 시스템의 정확도를 증가시키기 위해 에러 정정 기법이 개발되어 왔다.
이하, 전송 시스템의 정확도를 향상시키기 위해 개발되고 사용되어 왔던 몇가지 기법들을 간단히 설명하고자 한다. 그들 기법 중의 하나는 정보를 콘벌루션적으로(convolutionally) 인코딩하는 것으로서, 이같은 인코딩 기법에서는 데이터 스트림(data stream) 즉 전송된 정보의 비트들을 인터리빙(interleave)함으로써 버스트 채널 노이즈(burst channel noise)의 영향을 감소시킨다. 다른 기법은 비트 스트림 내에 단일 비트대신 인코딩된 다중 비트를 포함시킴으로써 비트 스트림을 더욱 향상시키는 것으로서, 이러한 기법은 디코딩 단계에서의 에러 정정에 사용된다. 대표적인 에러 정정 방안으로서는 비터비 알고리즘(viterbi algorithm)을 사용하는 것이 있는데, 이러한 비터비 알고리즘은 콘벌루션 코드에만 한정적으로 사용 되는 것은 아니다. 이러한 알고리즘은 최대 근사 시퀀스 추정 등화(maximum likelihood sequence estimation(MLSE) equalization) 및 다른 코딩된 비트 스트림에도 적용될 수 있다. 콘벌루션 인코딩 및 비터비 알고리즘에 대해서는 R. Steels의 Mobile Radio Communication의 제 4 장에 게재된 Wong and Hanzo의 Channel Coding이 참조된다.
비터비 디코더는 포워드 에러 정정(forward error correction)을 제공하는 최대 근사 디코더(maximum likehood decoder)로서, 그의 디코딩 방법은 예를 들어 1985년 1월 8일자로 특허된 Cumbertson 등의 미국 특허 제 4,493,082호에 개시되어 있다. 각각의 상태는 다수의 비트로 표현되며, 직전의 선행하는 또한 후속하는 가능한 상태의 수는 제한된다. 한 상태에서 다른 상태로의 천이(transitions)는 브랜치(branch)라고 불리우며, 일련의 상호접속된 브랜치들은 경로(paths)라고 불리운다. 전술한 바와 같이, 일부 천이들은 허용되지 않는데, 이 허용되지 않은 천이에 관련된 경로를 제거하면 디코딩에 관한 계산 효율이 향상된다. 여기서는, 브랜치 메트릭(branch metric)을 각각의 브랜치에 대해 계산하며 그들의 누적 메트릭을 사용하여 어떤 경로가 생존하고 어떤 경로가 생존하지 않는 지를 판단한다.
구체적으로 말해서, 트렐리스의 각 브랜치에 대해 코스트(cost)를 계산하고, 이들 코스트를 사용해서 경로들에 대한 코스트를 계산한다. 이때, 디코딩된 정보의 표현을 위해 최종적으로 선택되는 트렐리스 통과 경로가 최소 코스트 경로로 된다. 그러나, 최소 코스트 경로는 허용되지 않은 것으로 알려진 상태에서 종결될 수도 있다. 따라서, 이러한 상황에서는 상기한 기법이 트렐리스를 통과하는 부적절한 경로를 생성하게 된다.
본 발명의 바람직한 실시예에 따른 디지탈 통신 수신기는 디지탈 신호 프로세서(digital signal processor: DSP)와 이 프로세서에 의해 제어되는 에러 정정 코프로세서(error correction coprocessor: ECCP)를 포함한다. 코프로세서는 극값코스트 인덱스 레지스터(extremum cost index register)를 포함한다. 콘벌루션적으로 인코딩된 수신 정보(received convolutionally encoded information)를 디코딩하는 수단은 콘벌루션 인코딩된 수신 정보의 가능한 상태들을 표현하는 트렐리스 통과 경로들과 연관된 코스트들을 계산한다. 또한, 본 발명의 수신기는 극값 코스트 및 이와 연관된 상태를 ECCP의 레지스터에 기록하는 수단을 또한 포함한다. 극값 코스트를 갖는 상태를 허용된 상태와 비교하는 수단은 극값 코스트 상태가 허용된 상태인지를 판단한다. 만약 그 상태가 허용된 상태가 아니라고 판단되면, 기록 장치는 최소 코스트 허용 상태의 코스트를 극값 코스트 인덱스 레지스터에 기록한다. 이것은 DSP가 ECCP의 레지스터를 직접 액세스하여 필요에 따라 레지스터 내의 내용을 변경할 수 있는 개방 구조 때문에 달성될 수 있다. 바람직한 실시예에서는 극값이 최소값이다.
본 발명에 대한 설명은 통신에 유용한 송수신기의 바람직한 실시예를 참조하여 하겠다. 제 1 도는 음성대역 코덱(voiceband codec)(5)에 스피커(1) 및 마이크로폰(3)이 접속되어 있는 상태의 송수신기를 도시한 블럭도이다. 코덱(5)은 정정 코프로세서(error correction coprocessor: ECCP)를 구비하는 디지탈 신호 프로세서(DSP)(7)에 접속된다. DSP는 ECCP를 제어하는데, 이들 간의 관계를 통상 마스터-슬레이브(master-slave) 관계라고 한다. DSP(7)는 기저대 코덱(baseband codec)(13)에 접속되고, 이 코덱은 변환 장치(conversion unit)(15)에 접속된다. 변환 장치(15)는 주파수를 증가 및 감소시키는 것으로서, 안테나(17)를 통해 신호를 송신하거나 그로부터 신호를 수신한다. 도시한 바와 같이, 제어기(19)는 코덱(5), DSP(7), 코덱(13) 및 변환 장치(15)에 접속된다. 후술하는 바로부터 알 수 있듯이, 이러한 구조를 DSP가 ECCP 내의 레지스터를 액세스하여 변경시킬 수 있는 개방 구조라고 한다. DSP 및 ECCP를 제외한 모든 장치는 당업자에게 잘 알려진 것으로서 당업자에 의해 용이하게 구현될 수 있으므로 이에 대해서는 더 이상 설명하지 않겠다. DSP 및 ECCP에 대해서는 본 발명의 이해를 위해 상세히 후술하겠다.
수신되는 정보는 전형적으로 인코딩된 정보일 것이다. 전형적인 인코딩 기법으로서는 채널 버스트 에러를 감소시키는데 사용되는 콘벌루션 인코딩 방법이 있다. MLSE 등화는 심볼간 간섭(inter symbol interference)의 영향을 완화시키기 위한 수단이다. 심볼간 간섭은 여러 가지 원인 예를 들어 다수의 반사 성분으로 인해 발생될 수 있는 것으로서, 통신 시스템의 신뢰성 향상을 위해서는 심볼간 간섭을 반드시 감소시켜야 한다.
제 2 도에는 ECCP의 일부를 상세히 도시했다. 브랜치 메트릭 장치(branch metric unit)(154)는 갱신 장치(update unit)(1154)에 접속된다. 이 갱신 장치(1154)는 트레이스백(traceback) RAM(1158) 및 트레이스백 장치(1160)에 접속된다. 또한, 트레이스백 장치(1160)와 트레이스백 RAM(1158)는 상호 접속된다. 트레이스백 장치(1160)는 DSP(여기서는 설명의 간략화를 위해 도시하지 않음)에 또한 접속된다.
이하, 전술한 장치들의 동작에 대해 설명하겠다. 브랜치 메트릭 장치(154)는 브랜치 메트릭들을 갱신 장치(1154)에 전송한다. 가산-비교-선택(add-compare-select) 처리 후의 관련 경로들은 트레이스백 RAM(1158)에 기록된다. 트레이스백 장치(1160)의 레지스터(MIDX) 내에는 최소 코스트 인덱스(minimum cost index)가 기록된다. 레지스터(MAC) 내에는 전형적으로 최소 누적 코스트가 기록된다. 이 코스트의 인덱스는 허용된 상태들의 인덱스들과 비교된다. 비교 결과, 최소 코스트 상태가 아닌 경우에는, 그 정보가 DSP에 의해 MIDX내에 다시 기록된다; 즉, 최소 코스트 허용 상태의 코스트 인덱스가 최소 코스트 인덱스 레지스터 내에 기록된다. 이 정보는 그 다음 트레이스백을 수행하는데 사용된다. 최종적으로는, ECCP로부터의 출력이 디코딩된 심볼이다.
최소 코스트는 트렐리스를 통과하는 경로의 코스트들을 계산함으로써 얻어지는데, 이것은 3의 제한 길이에 대한 트렐리스도인 제 3 도를 참조하면 한층 더 잘 이해될 수 있다. 제 3도에서, 가능한 상태는 00, 01, 10, 11이며, 정보 비트는 상단 부분에 도시한 바와 같다. 제 3 도에서는, 다수의 가능한 상태들이 존재하는데, 실선은 가장 가능성이 높은 상태 천이를 나타내며, 점선은 가장 가능성이 낮은 상태 천이를 나타낸다. 각각의 상태에 대한 코스트들은 당해 기술 분야에 잘 알려진 방법으로 계산되며, 코스트 및 경로는 모두 RAM에 저장된다.
많은 데이터 통신 시스템에서는, 알려진 비트들을 데이터 스트림 내의 특정점(specified points)에 포함시켜 전송한다. 예를 들면, GSM 프로토콜에서는, 알려진 비트들, 즉 "000"을 전송 개시점 몇 전송 종료점의 제각기에 포함시킨다. 본 발명에서는 그 정보를 이용하여, 최소 코스트 계산을 완료한 후, 최소 코스트와 관련된 최종 상태를 검사해서 그것이 정확한지 즉 그것이 전송된 것으로 알려진 비트와 일치하는지를 확인하고, 그렇지 않은 경우 최소 코스트를 가진 허용 또는 후보 상태를 선택한다.
통상의 송수신기와 달리, 본 발명에 따른 송수신기는 내부 코스트 레지스터(internal cost registers)를 액세스하는 수단을 포함한다. 특히, DSP 및 ECCP는 가능한 상태들의 코스트들을 어드레스 및 데이터 레지스터 쌍을 통해 판독하는 메카니즘을 포함한다. 기록 동작은 가장 가능성이 높은 상태를 작은 코스트로 초기화 하며 또한 가장 가능성이 낮은 상태를 콘 코스트로 초기화한다. 판독 동작은 허용된 상태의 누적 코스트를 판독할 수 있다. DSP에서는, 선택된 코스트를 갖는 상태와 가장 가능성이 높은 최종 상태를 비교한다. 필요하다면, 가장 가능성이 높은 최종 상태와 연관된 인덱스를 최소 코스트 인덱스 레지스터에 기록하여, ECCP에 의해 선택된 값을 치환(override)할 수 있다.
바꿔 말하면, DSP는 ECCP(MIDX) 내의 최소 코스트 인덱스 레지스터를 판독하기 위한 수단을 포함한다. 본 발명에는 가능한 후보 상태(candidate state)와 연관된 코스트들을 판독하여 DSP에서 그들 코스트를 비교해서 최소 코스트의 후보 상태를 선택하기 위한 수단과 최소 코스트 인덱스를 MIDX 내에 기록하기 위한 수단도 포함된다.
최소 코스트 인덱스 레지스터는 에러를 초기에 검출하여 이를 정정하기 위한 것으로서, 이 레지스터는 2-폴드 에러 정정 기법(two-fold error correction methodology)을 제공한다. MLSE 등화는 심볼간 간섭(ISI) 및 버스트 에러를 완화시키는 것이다. 최소 코스트 인덱스 레지스터는 그 MLSE 등화에 의해 어떤 에러가 발생되었는지를 사용자가 관찰할 수 있게 한다. 이같은 가외적인 보호는 두 가지 다른 방법으로 수행될 수 있다. 첫째, MLSE 등화기에 의해서 에러가 유발되면, 사용자는 이 레지스터를 올바른 값(correct vale)(테일 비트(tail bits))로 재초기화(reinitialize)하는 것에 의해 올바른 디코딩을 수행할 수도 있다. 둘째, 전력 절감을 위해 사용자는 에러가 좌측 또는 우측 테일 비트 부근에서 검출되는 경우에만 적응적 MLSE 등화를 수행할 수도 있다. 따라서, 에러의 발생 여부를 알기 위해 디코더가 모든 시퀀스를 디코딩하는 동안 기다리지 않고서도, 사용자는 초기 단계에서 에러를 검출할 수 있고 에러가 발생한 경우에만 적응적 등화를 다시 개시할 수 있다.
시중으로부터 구입가능한 비터비 디코더는 인코딩된 입력을 취하고 디코딩된 심볼을 출력하는 블랙 박스이다. 전술한 ECCP는 사용자가 에러를 검출하여 조건부적으로 올바른 디코딩을 수행할 수 있게 한다.
당업자라면 상술한 실시예에 대한 변형이 가능함을 알 수 있을 것이다. 예를 들어, 상술한 실시예에서는 송수신기로 설명하였으나, 어떤 실시예에서는 송신 기능을 제거하여 수신 기능만의 수신기를 구현할 수도 있다. 또한, 메트릭을 최소 코스트 면에서 설명하였으나, 최대 코스트 메트릭을 사용할 수도 있다. 따라서, 코스트 인덱스 레지스터는 실질적으로 극값 코스트 인덱스 레지스터이다.

Claims (6)

  1. 디지탈 통신 수신기에 있어서,
    디지탈 신호 프로세서(7)와,
    상기 디지탈 신호 프로세서(7)에 의해 제어되고, 극값 코스트 인덱스 레지스터(extremum cost index register)(1160, MIDX)를 갖는 내부 에러 정정 코프로세서(internal error correction coprocessor(7, ECCP)와,
    인코딩된 수신 정보를 디코딩하고, 상기 인코딩된 정보 시퀀스의 가능한 상태들을 나타내는 트렐리스(trellis)를 통과하는 경로들과 연관된 코스트(cost)들을 계산하는 수단(15, 154)과,
    상태의 최소 코스트 인덱스를 상기 극값 코스트 인덱스 레지스터(extremum cost index register)(1160, MIDX)에 기록하는 수단과:
    극값 코스트를 가진 상태의 코스트를 허용된 상태(permitted state)와 비교하여, 상기 상태가 허용된 상태가 아닌 경우 최소 코스트 허용 상태의 인덱스를 상기 극값 코스트 인덱스 레지스터에 기록하는 수단(7, DSP)를 구비하는 디지탈 통신 수신기.
  2. 제 1 항에 있어서,
    상기 극값은 최소값인 것을 특징으로 하는 디지탈 통신 수신기.
  3. 제 1 항에 있어서,
    상기 정보를 디코딩하기 위한 수단(15, 154)은 인코딩된 정보를 디코딩하는 수단을 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
  4. 제 2 항에 있어서,
    상기 비교하기 위한 수단(7)은 상기 에러 정정 코프로세서(1160, MIDX)의 상기 최소 코스트 인덱스 레지스터(1160, MIDX)를 판독하는 수단을 더 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
  5. 제 4 항에 있어서,
    상기 비교하기 위한 수단(7)은 가능한 후보 상태들과 연관된 코스트들을 판독하고 상기 DSP에서 이들 코스트를 비교하여 다음의 최소 코스트를 가진 상태를 선택하는 수단을 더 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
  6. 제 5 항에 있어서,
    상기 비교하기 위한 수단(DSP)은 상기 다음의 최소 코스트 인덱스를 상기 최소 코스트 인덱스 레지스터(1160, MIDX)에 기록하는 수단을 더 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
KR1019940029896A 1993-11-16 1994-11-15 디지탈통신수신기 KR100313179B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/152,805 US5513220A (en) 1993-11-16 1993-11-16 Digital receiver with minimum cost index register
US08/152,805 1993-11-16

Publications (2)

Publication Number Publication Date
KR950016106A KR950016106A (ko) 1995-06-17
KR100313179B1 true KR100313179B1 (ko) 2001-12-28

Family

ID=22544528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029896A KR100313179B1 (ko) 1993-11-16 1994-11-15 디지탈통신수신기

Country Status (6)

Country Link
US (1) US5513220A (ko)
EP (1) EP0655843B1 (ko)
JP (1) JPH07202956A (ko)
KR (1) KR100313179B1 (ko)
DE (1) DE69423183T2 (ko)
TW (1) TW306105B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421849B1 (ko) * 1998-12-17 2004-06-24 엘지전자 주식회사 주프로세서의디지털신호프로세서운용방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724273B1 (fr) * 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
US6690750B1 (en) * 1999-12-23 2004-02-10 Texas Instruments Incorporated Flexible Viterbi decoder for wireless applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2088676B (en) * 1980-11-14 1985-09-04 Plessey Co Ltd Transmission systems
JPS62203427A (ja) * 1986-03-03 1987-09-08 Nec Corp ビタビ復号法
US4823346A (en) * 1986-04-16 1989-04-18 Hitachi, Ltd. Maximum likelihood decoder
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
DE3725655A1 (de) * 1987-08-03 1989-02-16 Ant Nachrichtentech Verfahren zum auswerten von zweig- und pfadmetriken sowie anordnung
US5185747A (en) * 1989-11-29 1993-02-09 Technophone Ltd. Data symbol estimation
US5151904A (en) * 1990-09-27 1992-09-29 The Titan Corporation Reconfigurable, multi-user viterbi decoder
FR2669445B1 (fr) * 1990-11-15 1993-01-08 Alcatel Radiotelephone Dispositif prevu pour le traitement de l'algorithme de viterbi comprenant un processeur et un operateur specialise.
US5220570A (en) * 1990-11-30 1993-06-15 The Board Of Trustees Of The Leland Stanford Junior University Programmable viterbi signal processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421849B1 (ko) * 1998-12-17 2004-06-24 엘지전자 주식회사 주프로세서의디지털신호프로세서운용방법

Also Published As

Publication number Publication date
TW306105B (ko) 1997-05-21
JPH07202956A (ja) 1995-08-04
DE69423183D1 (de) 2000-04-06
US5513220A (en) 1996-04-30
KR950016106A (ko) 1995-06-17
EP0655843B1 (en) 2000-03-01
DE69423183T2 (de) 2000-09-28
EP0655843A1 (en) 1995-05-31

Similar Documents

Publication Publication Date Title
US6148431A (en) Add compare select circuit and method implementing a viterbi algorithm
US5586128A (en) System for decoding digital data using a variable decision depth
US8036323B2 (en) Method and system for decoding single antenna interference cancellation (SAIC) and redundancy processing adaptation using frame process
US8045606B2 (en) Bidirectional equalizer with improved equalization efficiency using viterbi decoder information and equalization method using the bidirectional equalizer
JPH0823282A (ja) 状態数可変最尤系列推定器
KR20130052635A (ko) 전송된 메시지들에 대한 다중 가설들을 사용한 디코딩 방식
US6026121A (en) Adaptive per-survivor processor
JP3267316B2 (ja) ディジタル送信装置用受信器
JP2001024527A (ja) 受信シンボルのシーケンスを復号化する方法
JPH07226689A (ja) 可変長トレースバック
US6487259B1 (en) Partially-parrallel trellis decoder apparatus and method
KR100313179B1 (ko) 디지탈통신수신기
KR101462211B1 (ko) 이동통신 시스템의 복호 장치 및 방법
US7046747B2 (en) Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations
KR100415939B1 (ko) 무선 수신기에서 채널 디코딩을 위한 확실성 정보를발생시키는 방법 및 해당하는 무선 수신기
US20080112514A1 (en) Method and system for performing Viterbi decoding using a reduced trellis memory
EP0748057B1 (en) Bit error counting method and counter
US6677865B1 (en) Method and configuration for decoding information
US8045651B2 (en) Method and system for redundancy-based decoding in 8-PSK GSM systems
EP0855107A1 (en) Viterbi co-processor and method of operation therefor
US6842490B1 (en) Viterbi decoder with adaptive traceback
AU733164B2 (en) A reception method and a receiver
WO1994000843A1 (en) Alternative system and method to viterbi detection
KR20050006276A (ko) 트렐리스를 통한 검색 강화 방법 및 장치
JPH04329026A (ja) ビタビ復号器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 13

EXPY Expiration of term