JPH04329026A - ビタビ復号器 - Google Patents
ビタビ復号器Info
- Publication number
- JPH04329026A JPH04329026A JP12460891A JP12460891A JPH04329026A JP H04329026 A JPH04329026 A JP H04329026A JP 12460891 A JP12460891 A JP 12460891A JP 12460891 A JP12460891 A JP 12460891A JP H04329026 A JPH04329026 A JP H04329026A
- Authority
- JP
- Japan
- Prior art keywords
- path
- states
- sequence
- metric
- trellis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000007476 Maximum Likelihood Methods 0.000 claims description 6
- 230000015654 memory Effects 0.000 abstract description 12
- 238000004364 calculation method Methods 0.000 abstract description 10
- 230000007704 transition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、データ送信時に任意な
初期状態をとりこの初期状態と最終状態とが同一な畳み
込み符号器によって、情報系列が符号化された符号系列
を、伝送路を介して受信系列として受け、この受信系列
をビタビシーケンスを用いて最尤復号するビタビ復号器
に関する。
初期状態をとりこの初期状態と最終状態とが同一な畳み
込み符号器によって、情報系列が符号化された符号系列
を、伝送路を介して受信系列として受け、この受信系列
をビタビシーケンスを用いて最尤復号するビタビ復号器
に関する。
【０００２】周知のように、畳み込み符号器は、符号の
情報速度Ｒと拘束長Ｋとによって特長づけられる。符号
の情報速度Ｒは、情報系列のｋ個の情報ビットが符号系
列のｎ個の符号ビットに符号化される場合、ｋ／ｎで与
えられる。例えば、情報系列の１情報ビットが符号系列
の２符号ビットで表わされる場合、Ｒ＝１／２である。 拘束長Ｋは、あるブロックの情報ビットの影響が及ぶ範
囲を示すもので、符号生成多項式の次数ｍと部分ブロッ
クの長さｎとによって、Ｋ＝（ｍ＋１）ｎで与えられる
。畳み込み符号は、符号化がブロック単位で行われるが
、過去のブロックの情報が現在のブロックにも影響を及
ぼすような符号である。畳み込み符号器は、複数の内部
状態を取り得る。即ち、畳み込み符号器に含まれる遅延
素子の数がｄであると、各遅延素子は論理“０”か“１
”を取るので、畳み込み符号器は２ｄ 通りの内部状態
を取り得る。情報系列のｋ情報ビットが入力される毎に
、畳み込み符号器の内部状態が遷移する。時間の経過に
伴う畳み込み符号器の内部状態の遷移の様子は、この技
術分野で周知である、トレリス線図によって示される。 簡単に述べると、トレリス線図とは、内部状態の遷移と
出力とを時間軸を横にとって表したものである。従って
、データ送信時、即ち、情報系列を符号系列に符号化す
るとき、畳み込み符号器はその内部状態が初期状態から
最終状態へ遷移する。初期状態は始点とも呼ばれ、最終
状態は終点とも呼ばれる。内部状態間の遷移経路はパス
と呼ばれる。畳み込み符号器の始点の選択の仕方は３種
類に分類される。すなわち、■始点を畳み込み符号器に
含まれる全ての遅延素子が論理“０”の状態にする。■
始点を規定しない。■始点として畳み込み符号器の取り
得る内部状態の１つを選択する。さらに、■の中で、始
点と終点とが同一なものがある。本発明は、始点と終点
とが同一な畳み込み符号器によって、情報系列が符号化
された符号系列を、伝送路を介して受信系列として受け
、この受信系列をビタビシーケンスを用いて最尤復号す
るビタビ復号器に係る。
情報速度Ｒと拘束長Ｋとによって特長づけられる。符号
の情報速度Ｒは、情報系列のｋ個の情報ビットが符号系
列のｎ個の符号ビットに符号化される場合、ｋ／ｎで与
えられる。例えば、情報系列の１情報ビットが符号系列
の２符号ビットで表わされる場合、Ｒ＝１／２である。 拘束長Ｋは、あるブロックの情報ビットの影響が及ぶ範
囲を示すもので、符号生成多項式の次数ｍと部分ブロッ
クの長さｎとによって、Ｋ＝（ｍ＋１）ｎで与えられる
。畳み込み符号は、符号化がブロック単位で行われるが
、過去のブロックの情報が現在のブロックにも影響を及
ぼすような符号である。畳み込み符号器は、複数の内部
状態を取り得る。即ち、畳み込み符号器に含まれる遅延
素子の数がｄであると、各遅延素子は論理“０”か“１
”を取るので、畳み込み符号器は２ｄ 通りの内部状態
を取り得る。情報系列のｋ情報ビットが入力される毎に
、畳み込み符号器の内部状態が遷移する。時間の経過に
伴う畳み込み符号器の内部状態の遷移の様子は、この技
術分野で周知である、トレリス線図によって示される。 簡単に述べると、トレリス線図とは、内部状態の遷移と
出力とを時間軸を横にとって表したものである。従って
、データ送信時、即ち、情報系列を符号系列に符号化す
るとき、畳み込み符号器はその内部状態が初期状態から
最終状態へ遷移する。初期状態は始点とも呼ばれ、最終
状態は終点とも呼ばれる。内部状態間の遷移経路はパス
と呼ばれる。畳み込み符号器の始点の選択の仕方は３種
類に分類される。すなわち、■始点を畳み込み符号器に
含まれる全ての遅延素子が論理“０”の状態にする。■
始点を規定しない。■始点として畳み込み符号器の取り
得る内部状態の１つを選択する。さらに、■の中で、始
点と終点とが同一なものがある。本発明は、始点と終点
とが同一な畳み込み符号器によって、情報系列が符号化
された符号系列を、伝送路を介して受信系列として受け
、この受信系列をビタビシーケンスを用いて最尤復号す
るビタビ復号器に係る。
【０００３】
【従来の技術】従来のビタビ復号器は、ビタビシーケン
スによりパスメトリックの加算比較、トレリスの選択を
パスメモリ長の回数だけ繰り返し、復号データを出力し
ている。この時のパスの終結は、畳み込み符号器の初期
状態と最終状態とが同一という事を利用して、復号デー
タを使用してパスの始点を推測し、強制的にその場所に
終結させている。
スによりパスメトリックの加算比較、トレリスの選択を
パスメモリ長の回数だけ繰り返し、復号データを出力し
ている。この時のパスの終結は、畳み込み符号器の初期
状態と最終状態とが同一という事を利用して、復号デー
タを使用してパスの始点を推測し、強制的にその場所に
終結させている。
【０００４】
【発明が解決しようとする課題】従来のビタビ復号器は
、先頭の拘束長ビット分の復号データより終点を推測す
るため、この間に復号時に誤りがあった場合、受信デー
タの後半、特に最後の拘束長ビット分の復号データを誤
らせるという問題がある。
、先頭の拘束長ビット分の復号データより終点を推測す
るため、この間に復号時に誤りがあった場合、受信デー
タの後半、特に最後の拘束長ビット分の復号データを誤
らせるという問題がある。
【０００５】従って、本発明の目的は、復号時に誤りを
波及させる事なく、より正確にパスの終結を行えるビタ
ビ復号器を提供することにある。
波及させる事なく、より正確にパスの終結を行えるビタ
ビ復号器を提供することにある。
【０００６】
【課題を解決するための手段】本発明のビタビ復号器は
、データ送信時に任意な初期状態をとり該初期状態と最
終状態とが同一な畳み込み符号器によって、情報系列が
符号化された符号系列を、伝送路を介して受信系列とし
て受け、該受信系列をビタビシーケンスを用いて最尤復
号するビタビ復号器であって、全状態について各々をパ
スの始点と仮定してメトリックの演算を行う手段と、前
記全状態について前記演算されたメトリックの加算、比
較、及びトレリスの選択を行う手段と、前記全状態の前
記選択されたトレリスを記憶する手段と、前記受信系列
の入力終了時に、パスの始点と終点が一致するよう強制
的に前記パスを終結させる手段と、前記メトリックの尤
度に基づいてパスを選択する手段と、を有することを特
徴とする。
、データ送信時に任意な初期状態をとり該初期状態と最
終状態とが同一な畳み込み符号器によって、情報系列が
符号化された符号系列を、伝送路を介して受信系列とし
て受け、該受信系列をビタビシーケンスを用いて最尤復
号するビタビ復号器であって、全状態について各々をパ
スの始点と仮定してメトリックの演算を行う手段と、前
記全状態について前記演算されたメトリックの加算、比
較、及びトレリスの選択を行う手段と、前記全状態の前
記選択されたトレリスを記憶する手段と、前記受信系列
の入力終了時に、パスの始点と終点が一致するよう強制
的に前記パスを終結させる手段と、前記メトリックの尤
度に基づいてパスを選択する手段と、を有することを特
徴とする。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１を参照すると、本発明の一実施例によ
るビタビ復号器は、符号の情報速度Ｒ＝１／２で拘束長
Ｋ＝３の畳み込み符号を伝送路を介して受信系列として
受け、この受信系列をビタビシーケンスを用いて最尤復
号する。このような畳み込み符号を生成する畳み込み符
号器は、遅延素子を２個含み、従って、２２ ＝４通り
の内部状態を取り得る。即ち、畳み込み符号器は、（０
０），（０１），（１０），及び（１１）の内部状態を
取り得る。ここでは、（００），（０１），（１０），
及び（１１）の内部状態を、それぞれ、第１乃至第４の
状態と呼ぶことにする。データを送信するとき、本実施
例が適用される畳み込み符号器は第１乃至第４の状態の
いずれかを初期状態（始点）としてとり、初期状態（始
点）と最終状態（終点）とが同一である。
て説明する。図１を参照すると、本発明の一実施例によ
るビタビ復号器は、符号の情報速度Ｒ＝１／２で拘束長
Ｋ＝３の畳み込み符号を伝送路を介して受信系列として
受け、この受信系列をビタビシーケンスを用いて最尤復
号する。このような畳み込み符号を生成する畳み込み符
号器は、遅延素子を２個含み、従って、２２ ＝４通り
の内部状態を取り得る。即ち、畳み込み符号器は、（０
０），（０１），（１０），及び（１１）の内部状態を
取り得る。ここでは、（００），（０１），（１０），
及び（１１）の内部状態を、それぞれ、第１乃至第４の
状態と呼ぶことにする。データを送信するとき、本実施
例が適用される畳み込み符号器は第１乃至第４の状態の
いずれかを初期状態（始点）としてとり、初期状態（始
点）と最終状態（終点）とが同一である。
【０００８】本実施例のビタビ復号器は、上記畳み込み
符号器によって情報系列が符号化された符号系列を伝送
路を介して受信系列として受信する。上述したように、
畳み込み符号器の初期状態は第１乃至第４の状態のいず
れかであるが、ビタビ復号器側では畳み込み符号器の初
期状態がどの状態であったかは分からないことに注意さ
れたい。
符号器によって情報系列が符号化された符号系列を伝送
路を介して受信系列として受信する。上述したように、
畳み込み符号器の初期状態は第１乃至第４の状態のいず
れかであるが、ビタビ復号器側では畳み込み符号器の初
期状態がどの状態であったかは分からないことに注意さ
れたい。
【０００９】ビタビ復号器は、受信系列を受けるデータ
入力端１と、ブランチメトリック算出回路２と、第１乃
至第４の処理部１０、２０、３０、及び４０と、比較判
定制御回路３と、データセレクタ４と、データ出力端５
とを有する。ブランチメトリック算出回路２は、データ
入力端１より入力された受信系列の各受信符号（２個の
符号ビット）に対するブランチメトリック（符号間距離
）を算出する。ブランチメトリック算出回路２は、算出
したブランチメトリックを第１乃至第４の処理部１０〜
４０へ送出する。第１乃至第４の処理部１０〜４０は、
それぞれ、第１乃至第４の状態を第１乃至第４の始点と
仮定してビタビシーケンスを実行する。第１乃至第４の
処理部１０〜４０は同様の構成を有しているので、以下
では、第１の処理部１０について詳細に説明する。
入力端１と、ブランチメトリック算出回路２と、第１乃
至第４の処理部１０、２０、３０、及び４０と、比較判
定制御回路３と、データセレクタ４と、データ出力端５
とを有する。ブランチメトリック算出回路２は、データ
入力端１より入力された受信系列の各受信符号（２個の
符号ビット）に対するブランチメトリック（符号間距離
）を算出する。ブランチメトリック算出回路２は、算出
したブランチメトリックを第１乃至第４の処理部１０〜
４０へ送出する。第１乃至第４の処理部１０〜４０は、
それぞれ、第１乃至第４の状態を第１乃至第４の始点と
仮定してビタビシーケンスを実行する。第１乃至第４の
処理部１０〜４０は同様の構成を有しているので、以下
では、第１の処理部１０について詳細に説明する。
【００１０】第１の処理部１０は、第１のＡＣＳ演算回
路１１と、第１のパスメトリックメモリ１２と、第１の
パスメモリ１３と、第１のパス終結回路１４と、第１の
復号データバッファ１５とを有する。第１のパスメトリ
ックメモリ１２には、第１のＡＣＳ演算回路１１によっ
て演算された過去の第１のパスメトリックが記憶されて
いる。第１のＡＣＳ演算回路１１は、ブランチメトリッ
ク算出回路２で算出したブランチメトリックと第１のパ
スメトリックメモリ１２に記憶されている過去の第１の
パスメトリックとを加算し、この加算で得られたパスメ
トリックを比較し、その中で小さい方のパスメトリック
及びそれに対応するパスを選択する。この選択されたパ
スメトリック及びパス（トレリス）は、それぞれ、新し
い第１のパスメトリック及び第１のトレリスとして、第
１のパスメトリックメモリ１２及び第１のパスメモリ１
３に記憶される。すなわち、第１のＡＣＳ演算回路１１
は、第１の状態を第１の始点と仮定して、第１のパスメ
トリックの加算、比較、及び第１のトレリスの選択を行
う。第１のパスメモリ１３は第１のトレリスに対応した
第１の復号データを出力する。第１のパスメモリ１３か
ら出力された第１の復号データは、第１の復号データバ
ッファ１５に記憶される。第１のパス終結回路１４は、
受信系列の入力終了時に、パスの終点が第１の始点と一
致するよう強制的にパスを終結させる。このようにして
、第１の処理部１０は第１の復号データと第１のパスメ
トリックとを出力する。
路１１と、第１のパスメトリックメモリ１２と、第１の
パスメモリ１３と、第１のパス終結回路１４と、第１の
復号データバッファ１５とを有する。第１のパスメトリ
ックメモリ１２には、第１のＡＣＳ演算回路１１によっ
て演算された過去の第１のパスメトリックが記憶されて
いる。第１のＡＣＳ演算回路１１は、ブランチメトリッ
ク算出回路２で算出したブランチメトリックと第１のパ
スメトリックメモリ１２に記憶されている過去の第１の
パスメトリックとを加算し、この加算で得られたパスメ
トリックを比較し、その中で小さい方のパスメトリック
及びそれに対応するパスを選択する。この選択されたパ
スメトリック及びパス（トレリス）は、それぞれ、新し
い第１のパスメトリック及び第１のトレリスとして、第
１のパスメトリックメモリ１２及び第１のパスメモリ１
３に記憶される。すなわち、第１のＡＣＳ演算回路１１
は、第１の状態を第１の始点と仮定して、第１のパスメ
トリックの加算、比較、及び第１のトレリスの選択を行
う。第１のパスメモリ１３は第１のトレリスに対応した
第１の復号データを出力する。第１のパスメモリ１３か
ら出力された第１の復号データは、第１の復号データバ
ッファ１５に記憶される。第１のパス終結回路１４は、
受信系列の入力終了時に、パスの終点が第１の始点と一
致するよう強制的にパスを終結させる。このようにして
、第１の処理部１０は第１の復号データと第１のパスメ
トリックとを出力する。
【００１１】同様に、第２の処理部２０は第２の復号デ
ータと第２のパスメトリックとを出力し、第３の処理部
３０は第３の復号データと第３のパスメトリックとを出
力し、第４の処理部４０は第４の復号データと第４のパ
スメトリックとを出力する。
ータと第２のパスメトリックとを出力し、第３の処理部
３０は第３の復号データと第３のパスメトリックとを出
力し、第４の処理部４０は第４の復号データと第４のパ
スメトリックとを出力する。
【００１２】第１乃至第４の復号データはデータセレク
タ４へ供給され、第１乃至第４のパスメトリックは比較
判定制御回路３へ供給される。比較判定制御回路３は、
第１乃至第４のパスメトリックの尤度に基づいて、どの
処理部での尤度が高いかを判定し、尤度の高い処理部を
指示する選択信号をデータセレクタ４へ送出する。デー
タセレクタ４は、第１乃至第４の復号データの中から、
この選択信号によって指示される処理部からのものを選
択し、選択された復号データをデータ出力端５から出力
する。従って、データセレクタ４と比較判定制御回路３
とによって、パスメトリックメモリ１２，２２，３２，
及び４２に記憶されたパスメトリックの尤度に基づいて
パスが選択される。
タ４へ供給され、第１乃至第４のパスメトリックは比較
判定制御回路３へ供給される。比較判定制御回路３は、
第１乃至第４のパスメトリックの尤度に基づいて、どの
処理部での尤度が高いかを判定し、尤度の高い処理部を
指示する選択信号をデータセレクタ４へ送出する。デー
タセレクタ４は、第１乃至第４の復号データの中から、
この選択信号によって指示される処理部からのものを選
択し、選択された復号データをデータ出力端５から出力
する。従って、データセレクタ４と比較判定制御回路３
とによって、パスメトリックメモリ１２，２２，３２，
及び４２に記憶されたパスメトリックの尤度に基づいて
パスが選択される。
【００１３】上記実施例では符号の情報速度Ｒ＝１／２
で拘束長Ｋ＝３の畳み込み符号を最尤復号する例につい
て述べたが、本発明はこれに限定されず、データを送信
するときに初期状態（始点）と最終状態（終点）とが同
一である畳み込み符号器によって符号化された畳み込み
符号に適用できる。
で拘束長Ｋ＝３の畳み込み符号を最尤復号する例につい
て述べたが、本発明はこれに限定されず、データを送信
するときに初期状態（始点）と最終状態（終点）とが同
一である畳み込み符号器によって符号化された畳み込み
符号に適用できる。
【００１４】
【発明の効果】以上説明したように本発明は、全状態に
ついて各々のパスの始点を仮定してＡＣＳ演算を開始さ
せ、入力データ終了時に始点と終点とが一致するように
強制的にパスを終結させて、この時のパスメトリックの
尤度に基づいてパスの選択を行うので、復号時の誤りの
波及をなくし、パスの終結による誤り率の増加を抑える
事ができる。
ついて各々のパスの始点を仮定してＡＣＳ演算を開始さ
せ、入力データ終了時に始点と終点とが一致するように
強制的にパスを終結させて、この時のパスメトリックの
尤度に基づいてパスの選択を行うので、復号時の誤りの
波及をなくし、パスの終結による誤り率の増加を抑える
事ができる。
【図１】本発明の一実施例によるビタビ復号器を示すブ
ロック図である。
ロック図である。
１ データ入力端
２ ブランチメトリック算出回路
３ 比較判定制御回路
４ データセレクタ
５ データ出力端
１０，２０，３０，４０ 処理部
Claims (1)
- 【請求項１】 データ送信時に任意な初期状態をとり
該初期状態と最終状態とが同一な畳み込み符号器によっ
て、情報系列が符号化された符号系列を、伝送路を介し
て受信系列として受け、該受信系列をビタビシーケンス
を用いて最尤復号するビタビ復号器に於いて、全状態に
ついて各々をパスの始点と仮定してメトリックの演算を
行う手段と、前記全状態について前記演算されたメトリ
ックの加算、比較、及びトレリスの選択を行う手段と、
前記全状態の前記選択されたトレリスを記憶する手段と
、前記受信系列の入力終了時に、パスの始点と終点が一
致するよう強制的に前記パスを終結させる手段と、前記
メトリックの尤度に基づいてパスを選択する手段と、を
有することを特徴とするビタビ復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12460891A JPH04329026A (ja) | 1991-04-30 | 1991-04-30 | ビタビ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12460891A JPH04329026A (ja) | 1991-04-30 | 1991-04-30 | ビタビ復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329026A true JPH04329026A (ja) | 1992-11-17 |
Family
ID=14889645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12460891A Withdrawn JPH04329026A (ja) | 1991-04-30 | 1991-04-30 | ビタビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329026A (ja) |
-
1991
- 1991-04-30 JP JP12460891A patent/JPH04329026A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802116A (en) | Soft decision Viterbi decoding with large constraint lengths | |
| JP3196835B2 (ja) | ビタビ復号法及びビタビ復号器 | |
| JPH0316046B2 (ja) | ||
| JP3233847B2 (ja) | ビタビ復号方法及びビタビ復号回路 | |
| KR100737648B1 (ko) | 비터비 복호장치 및 비터비 복호방법 | |
| JP3271663B2 (ja) | ビタビ復号装置 | |
| US7035356B1 (en) | Efficient method for traceback decoding of trellis (Viterbi) codes | |
| JP2008118327A (ja) | ビタビ復号方法 | |
| US8489972B2 (en) | Decoding method and decoding device | |
| JPH07254861A (ja) | ヴィタビ復号方法及び畳み込み符号化伝送方法 | |
| JPH04329026A (ja) | ビタビ復号器 | |
| JP3120342B2 (ja) | ビタビ復号器 | |
| US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
| JP5370487B2 (ja) | 復号方法および復号装置 | |
| US6842490B1 (en) | Viterbi decoder with adaptive traceback | |
| JP4295871B2 (ja) | 誤り訂正復号器 | |
| JP4226165B2 (ja) | 復号装置及び復号方法 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| US7260154B1 (en) | Method and apparatus for implementing a multiple constraint length Viterbi decoder | |
| JP3236979B2 (ja) | ビタビ復号装置 | |
| JP3255458B2 (ja) | 畳み込み符号化およびビタビ復号化方式並びに畳み込み符号化装置およびビタビ復号化装置 | |
| JPH05335973A (ja) | ビタビ復号器及び畳み込み符号の復号器 | |
| KR100333336B1 (ko) | 비터비 복호기의 역추적 방법 | |
| JP3720251B2 (ja) | ヴィタビ復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |