JP3255458B2 - 畳み込み符号化およびビタビ復号化方式並びに畳み込み符号化装置およびビタビ復号化装置 - Google Patents
畳み込み符号化およびビタビ復号化方式並びに畳み込み符号化装置およびビタビ復号化装置Info
- Publication number
- JP3255458B2 JP3255458B2 JP22441792A JP22441792A JP3255458B2 JP 3255458 B2 JP3255458 B2 JP 3255458B2 JP 22441792 A JP22441792 A JP 22441792A JP 22441792 A JP22441792 A JP 22441792A JP 3255458 B2 JP3255458 B2 JP 3255458B2
- Authority
- JP
- Japan
- Prior art keywords
- additional information
- block
- viterbi
- information
- maximum likelihood
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、畳み込み符号化および
ビタビ復号化方式並びに畳み込み符号化装置およびビタ
ビ復号化装置に関する。
ビタビ復号化方式並びに畳み込み符号化装置およびビタ
ビ復号化装置に関する。
【０００２】
【従来の技術】従来より、伝送路で生じた誤りを訂正す
るために、送信側で、畳み込み符号化を施し、これを受
信側で最尤復号法としてのビタビ復号法を用いて復号す
ることが行なわれている。
るために、送信側で、畳み込み符号化を施し、これを受
信側で最尤復号法としてのビタビ復号法を用いて復号す
ることが行なわれている。
【０００３】
【発明が解決しようとする課題】ところで、従来から行
なわれている畳み込み符号化およびビタビ復号化方式で
は、本来送るべき情報しか送ることができず、従って更
に送るべき情報を多くしようとすれば、伝送速度を上げ
る等の手段を講じる必要がある。本発明は、このような
状況下において創案されたもので、伝送速度を上げるこ
となく、本来送るべき情報の他に付加情報をも伝送でき
るようにした、畳み込み符号化およびビタビ復号化方式
並びに畳み込み符号化装置およびビタビ復号化装置を提
供することを目的とする。
なわれている畳み込み符号化およびビタビ復号化方式で
は、本来送るべき情報しか送ることができず、従って更
に送るべき情報を多くしようとすれば、伝送速度を上げ
る等の手段を講じる必要がある。本発明は、このような
状況下において創案されたもので、伝送速度を上げるこ
となく、本来送るべき情報の他に付加情報をも伝送でき
るようにした、畳み込み符号化およびビタビ復号化方式
並びに畳み込み符号化装置およびビタビ復号化装置を提
供することを目的とする。
【０００４】
【課題を解決するための手段】図１（ａ），（ｂ）は本
発明の原理ブロック図であるが、まず、図１（ａ）に示
すように、送信側には、複数の符号化回路１−１〜１−
Ｎ（Ｎは２以上の整数），ブロックバッファ２−１〜２
−Ｎ，選択部３からなる畳み込み符号化装置が設けられ
ている。ここで、符号化回路１−１〜１−Ｎは、同一の
入力情報を受けて、それぞれ異なった畳み込み符号化出
力として出力するものである。
発明の原理ブロック図であるが、まず、図１（ａ）に示
すように、送信側には、複数の符号化回路１−１〜１−
Ｎ（Ｎは２以上の整数），ブロックバッファ２−１〜２
−Ｎ，選択部３からなる畳み込み符号化装置が設けられ
ている。ここで、符号化回路１−１〜１−Ｎは、同一の
入力情報を受けて、それぞれ異なった畳み込み符号化出
力として出力するものである。
【０００５】ブロックバッファ２−１〜２−Ｎは、各符
号化回路１−１〜１−Ｎからの出力をブロック伝送すべ
く、それぞれ所定のブロック長Ｌ（Ｌは自然数）だけ蓄
積するものである。選択部３は、付加情報に基づき複数
のブロックバッファ２−１〜２−Ｎからの出力のうちの
１つをブロック伝送すべく、選択するものである。ま
た、まず、図１（ｂ）に示すように、受信側には、複数
のビタビ復号器５−１〜５−Ｎ，最尤パス判定部６，選
択部７からなるビタビ復号化装置が設けられている。
号化回路１−１〜１−Ｎからの出力をブロック伝送すべ
く、それぞれ所定のブロック長Ｌ（Ｌは自然数）だけ蓄
積するものである。選択部３は、付加情報に基づき複数
のブロックバッファ２−１〜２−Ｎからの出力のうちの
１つをブロック伝送すべく、選択するものである。ま
た、まず、図１（ｂ）に示すように、受信側には、複数
のビタビ復号器５−１〜５−Ｎ，最尤パス判定部６，選
択部７からなるビタビ復号化装置が設けられている。
【０００６】ここで、ビタビ復号器５−１〜５−Ｎは、
ブロック長ごとに復号すべく、符号化回路１−１〜１−
Ｎに対応して設けられるもので、枝メトリック計算や加
算・比較・パス選択を行なってビタビ復号法を実現する
ことにより、パスメトリック値と復号データとを出力す
るものである。なお、ビタビ復号器として、２ビット分
一括してトレースバックすることにより復号を行なうジ
ャンプバック型ビタビ復号器を使用することもできる。
ブロック長ごとに復号すべく、符号化回路１−１〜１−
Ｎに対応して設けられるもので、枝メトリック計算や加
算・比較・パス選択を行なってビタビ復号法を実現する
ことにより、パスメトリック値と復号データとを出力す
るものである。なお、ビタビ復号器として、２ビット分
一括してトレースバックすることにより復号を行なうジ
ャンプバック型ビタビ復号器を使用することもできる。
【０００７】最尤パス判定部６は、ブロック長ごとに復
号すべく、各ビタビ復号器５−１〜５−Ｎで得られたパ
スメトリック値から最尤パスの判定を行なうものであ
る。選択部７は、ブロック長ごとに最尤パスを判定すべ
く、最尤パス判定部６での判定結果に基づき複数のビタ
ビ復号器５−１〜５−Ｎからの出力のうちの１つを選択
するものである。
号すべく、各ビタビ復号器５−１〜５−Ｎで得られたパ
スメトリック値から最尤パスの判定を行なうものであ
る。選択部７は、ブロック長ごとに最尤パスを判定すべ
く、最尤パス判定部６での判定結果に基づき複数のビタ
ビ復号器５−１〜５−Ｎからの出力のうちの１つを選択
するものである。
【０００８】
【作用】上述の本発明の畳み込み符号化およびビタビ復
号化方式では、送信側では、付加情報に基づき選択部３
で選択されたブロックバッファ２−１〜２−Ｎからの符
号化出力をブロック伝送する一方〔図１（ａ）参照〕、
受信側では、ビタビ復号器５−１〜５−Ｎで得られたパ
スメトリック値から最尤パスを判定する動作をブロック
長Ｌごとに行なって、付加情報を推定するとともに、選
択部７で複数のビタビ復号器５−１〜５−Ｎからの出力
のうちの１つを復号データとして選択する〔図１（ｂ）
参照〕。
号化方式では、送信側では、付加情報に基づき選択部３
で選択されたブロックバッファ２−１〜２−Ｎからの符
号化出力をブロック伝送する一方〔図１（ａ）参照〕、
受信側では、ビタビ復号器５−１〜５−Ｎで得られたパ
スメトリック値から最尤パスを判定する動作をブロック
長Ｌごとに行なって、付加情報を推定するとともに、選
択部７で複数のビタビ復号器５−１〜５−Ｎからの出力
のうちの１つを復号データとして選択する〔図１（ｂ）
参照〕。
【０００９】また、ビタビ復号器５−１〜５−Ｎで得ら
れたパスメトリック値から最尤パスを判定する動作をブ
ロック長ごとに行なって、付加情報を推定する際に、復
号出力時毎に仮の付加情報を推定しておき、ブロック長
だけ観測したあとに、多数決によって、最終的な付加情
報を推定するようにしてもよい。さらに、ビタビ復号器
５−１〜５−Ｎで得られたパスメトリック値から最尤パ
スを判定する動作をブロック長ごとに行なって、付加情
報を推定する際に、ブロックの切れ目における付加情報
の推定結果を、最終的な付加情報としてもよい。このと
き、ブロック長とリングバッファの長さとを一致させ
て、リングバッファのメモリの１箇所に情報用ビットと
付加情報用ビットの計２ビットを格納するとともに、こ
のメモリの他の箇所には情報用ビット１ビット分を格納
する。
れたパスメトリック値から最尤パスを判定する動作をブ
ロック長ごとに行なって、付加情報を推定する際に、復
号出力時毎に仮の付加情報を推定しておき、ブロック長
だけ観測したあとに、多数決によって、最終的な付加情
報を推定するようにしてもよい。さらに、ビタビ復号器
５−１〜５−Ｎで得られたパスメトリック値から最尤パ
スを判定する動作をブロック長ごとに行なって、付加情
報を推定する際に、ブロックの切れ目における付加情報
の推定結果を、最終的な付加情報としてもよい。このと
き、ブロック長とリングバッファの長さとを一致させ
て、リングバッファのメモリの１箇所に情報用ビットと
付加情報用ビットの計２ビットを格納するとともに、こ
のメモリの他の箇所には情報用ビット１ビット分を格納
する。
【００１０】また、ビタビ復号器として、２ビット分一
括してトレースバックすることにより復号を行なうジャ
ンプバック型ビタビ復号器を使用した場合は、ブロック
内で、２ビットずつ情報のみの復号を行なうとともに、
ブロックの切れ目では、１ビットの情報および１ビット
の付加情報の復号を行なう。
括してトレースバックすることにより復号を行なうジャ
ンプバック型ビタビ復号器を使用した場合は、ブロック
内で、２ビットずつ情報のみの復号を行なうとともに、
ブロックの切れ目では、１ビットの情報および１ビット
の付加情報の復号を行なう。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例を示すブロック図である
が、まず、図２（ａ）に示すように、送信側には、複数
の符号化回路１−１〜１−Ｎ，ブロックバッファ２−１
〜２−Ｎ，Ｎ→１選択器（選択部）３，制御部４からな
る畳み込み符号化装置が設けられている。
する。図２は本発明の一実施例を示すブロック図である
が、まず、図２（ａ）に示すように、送信側には、複数
の符号化回路１−１〜１−Ｎ，ブロックバッファ２−１
〜２−Ｎ，Ｎ→１選択器（選択部）３，制御部４からな
る畳み込み符号化装置が設けられている。
【００１２】ここで、符号化回路１−１〜１−Ｎは、同
一の入力情報を受けて、それぞれ異なった畳み込み符号
化出力として出力するもので、各符号化回路１−ｉ（ｉ
＝１〜Ｎ）毎に、信号空間割り当てや符号空間割り当て
や時間空間割り当てが異なっている。まず、信号空間割
り当てが異なるようにするには、図３に示すように、符
号化回路１−ｉを、畳み込み符号化器１−ｉ−１，パラ
レル／シリアル変換器（Ｐ／Ｓ変換器）１−ｉ−２，信
号空間割り当て回路１−ｉ−３で構成する。
一の入力情報を受けて、それぞれ異なった畳み込み符号
化出力として出力するもので、各符号化回路１−ｉ（ｉ
＝１〜Ｎ）毎に、信号空間割り当てや符号空間割り当て
や時間空間割り当てが異なっている。まず、信号空間割
り当てが異なるようにするには、図３に示すように、符
号化回路１−ｉを、畳み込み符号化器１−ｉ−１，パラ
レル／シリアル変換器（Ｐ／Ｓ変換器）１−ｉ−２，信
号空間割り当て回路１−ｉ−３で構成する。
【００１３】ここで、畳み込み符号化器１−ｉ−１は所
要の生成多項式に基づいて畳み込み符号化を行なうもの
で、Ｐ／Ｓ変換器１−ｉ−２は、畳み込み符号化器１−
ｉ−１からの符号化パラレルデータをシリアルデータに
変換するものであり、信号空間割り当て回路１−ｉ−３
はＰ／Ｓ変換器１−ｉ−２からの符号化データについ
て、所要の信号点マッピングを施すもので、畳み込み符
号化器１−ｉ−１およびＰ／Ｓ変換器１−ｉ−２は各符
号化回路１−ｉにおいて同じものが使用されるが、信号
空間割り当て回路１−ｉ−３は各符号化回路１−ｉ毎に
異なったもの、即ち各符号化回路１−ｉ毎に信号点マッ
ピングが異なったものが使用される。
要の生成多項式に基づいて畳み込み符号化を行なうもの
で、Ｐ／Ｓ変換器１−ｉ−２は、畳み込み符号化器１−
ｉ−１からの符号化パラレルデータをシリアルデータに
変換するものであり、信号空間割り当て回路１−ｉ−３
はＰ／Ｓ変換器１−ｉ−２からの符号化データについ
て、所要の信号点マッピングを施すもので、畳み込み符
号化器１−ｉ−１およびＰ／Ｓ変換器１−ｉ−２は各符
号化回路１−ｉにおいて同じものが使用されるが、信号
空間割り当て回路１−ｉ−３は各符号化回路１−ｉ毎に
異なったもの、即ち各符号化回路１−ｉ毎に信号点マッ
ピングが異なったものが使用される。
【００１４】また、符号空間割り当てが異なるようにす
るには、図４に示すように、符号化回路１−ｉを、畳み
込み符号化器１−ｉ−１，Ｐ／Ｓ変換器１−ｉ−２で構
成する。ここで、畳み込み符号化器１−ｉ−１は所要の
生成多項式に基づいて畳み込み符号化を行なうもので、
Ｐ／Ｓ変換器１−ｉ−２は畳み込み符号化器１−ｉ−１
からの符号化パラレルデータをシリアルデータに変換す
るものであり、Ｐ／Ｓ変換器１−ｉ−２は各符号化回路
１−ｉにおいて同じものが使用されるが、畳み込み符号
化器１−ｉ−１は各符号化回路１−ｉ毎に異なったも
の、即ち各畳み込み符号化器１−ｉ−１毎に生成多項式
の異なったものが使用される。
るには、図４に示すように、符号化回路１−ｉを、畳み
込み符号化器１−ｉ−１，Ｐ／Ｓ変換器１−ｉ−２で構
成する。ここで、畳み込み符号化器１−ｉ−１は所要の
生成多項式に基づいて畳み込み符号化を行なうもので、
Ｐ／Ｓ変換器１−ｉ−２は畳み込み符号化器１−ｉ−１
からの符号化パラレルデータをシリアルデータに変換す
るものであり、Ｐ／Ｓ変換器１−ｉ−２は各符号化回路
１−ｉにおいて同じものが使用されるが、畳み込み符号
化器１−ｉ−１は各符号化回路１−ｉ毎に異なったも
の、即ち各畳み込み符号化器１−ｉ−１毎に生成多項式
の異なったものが使用される。
【００１５】さらに、時間空間割り当てが異なるように
するには、図５に示すように、符号化回路１−ｉを、畳
み込み符号化器１−ｉ−１，パラレル／シリアル変換器
（Ｐ／Ｓ変換器）１−ｉ−２，時間空間割り当て回路１
−ｉ−４で構成する。ここで、畳み込み符号化器１−ｉ
−１は所要の生成多項式に基づいて畳み込み符号化を行
なうもので、Ｐ／Ｓ変換器１−ｉ−２は畳み込み符号化
器１−ｉ−１からの符号化パラレルデータをシリアルデ
ータに変換するものであり、時間空間割り当て回路１−
ｉ−４はＰ／Ｓ変換器１−ｉ−２からの符号化データの
時間軸に対する順番を変更するもので、畳み込み符号化
器１−ｉ−１およびＰ／Ｓ変換器１−ｉ−２は各符号化
回路１−ｉにおいて同じものが使用されるが、時間空間
割り当て回路１−ｉ−４は各符号化回路１−ｉ毎に異な
ったもの、即ち各符号化回路１−ｉ毎に時間軸に対する
順番の変更の仕方が異なったものが使用されるのであ
る。
するには、図５に示すように、符号化回路１−ｉを、畳
み込み符号化器１−ｉ−１，パラレル／シリアル変換器
（Ｐ／Ｓ変換器）１−ｉ−２，時間空間割り当て回路１
−ｉ−４で構成する。ここで、畳み込み符号化器１−ｉ
−１は所要の生成多項式に基づいて畳み込み符号化を行
なうもので、Ｐ／Ｓ変換器１−ｉ−２は畳み込み符号化
器１−ｉ−１からの符号化パラレルデータをシリアルデ
ータに変換するものであり、時間空間割り当て回路１−
ｉ−４はＰ／Ｓ変換器１−ｉ−２からの符号化データの
時間軸に対する順番を変更するもので、畳み込み符号化
器１−ｉ−１およびＰ／Ｓ変換器１−ｉ−２は各符号化
回路１−ｉにおいて同じものが使用されるが、時間空間
割り当て回路１−ｉ−４は各符号化回路１−ｉ毎に異な
ったもの、即ち各符号化回路１−ｉ毎に時間軸に対する
順番の変更の仕方が異なったものが使用されるのであ
る。
【００１６】これにより、各符号化回路１−ｉ毎に、信
号空間割り当てや符号空間割り当てや時間空間割り当て
が異なった符号化データが出力されるようになっている
のである。さらに、図２（ａ）に示すブロックバッファ
２−ｉは、各符号化回路１−ｉからの出力をブロック伝
送すべく、それぞれ所定のブロック長Ｌだけ蓄積するも
のである。
号空間割り当てや符号空間割り当てや時間空間割り当て
が異なった符号化データが出力されるようになっている
のである。さらに、図２（ａ）に示すブロックバッファ
２−ｉは、各符号化回路１−ｉからの出力をブロック伝
送すべく、それぞれ所定のブロック長Ｌだけ蓄積するも
のである。
【００１７】また、Ｎ→１選択器３は、付加情報に基づ
き複数のブロックバッファ２−ｉからの出力のうちの１
つをブロック伝送すべく、選択するものである。制御部
４は、付加情報に基づき複数のブロックバッファ２−ｉ
からの出力のうちの１つを選択するための制御信号をＮ
→１選択器３に出力するものである。これにより、送信
側では、付加情報に基づき選択されたブロックバッファ
２−ｉからの符号化出力をブロック伝送することができ
るのである。
き複数のブロックバッファ２−ｉからの出力のうちの１
つをブロック伝送すべく、選択するものである。制御部
４は、付加情報に基づき複数のブロックバッファ２−ｉ
からの出力のうちの１つを選択するための制御信号をＮ
→１選択器３に出力するものである。これにより、送信
側では、付加情報に基づき選択されたブロックバッファ
２−ｉからの符号化出力をブロック伝送することができ
るのである。
【００１８】また、受信側には、図２（ｂ）に示すよう
に、複数のビタビ復号器５−１〜５−Ｎ，最尤パス判定
器（最尤パス判定部）６，Ｎ→１選択器（選択部）７，
多数決判定回路８，復号同期制御回路９からなるビタビ
復号化装置が設けられている。まず、ビタビ復号器５−
１〜５−Ｎはブロック長ごとに復号すべく、符号化回路
１−１〜１−Ｎに対応して設けられるもので、各ビタビ
復号器５−ｉは、図６に示すように、枝メトリック計算
部５−ｉ−１，加算・比較・パス選択部（ＡＣＳ部）５
−ｉ−２，パスメモリ５−ｉ−３，パスメトリックメモ
リ５−ｉ−４をそなえて構成されることにより、枝メト
リック計算や加算・比較・パス選択を行なってビタビ復
号法を実現して、パスメトリック値と復号データとを出
力するようになっている。
に、複数のビタビ復号器５−１〜５−Ｎ，最尤パス判定
器（最尤パス判定部）６，Ｎ→１選択器（選択部）７，
多数決判定回路８，復号同期制御回路９からなるビタビ
復号化装置が設けられている。まず、ビタビ復号器５−
１〜５−Ｎはブロック長ごとに復号すべく、符号化回路
１−１〜１−Ｎに対応して設けられるもので、各ビタビ
復号器５−ｉは、図６に示すように、枝メトリック計算
部５−ｉ−１，加算・比較・パス選択部（ＡＣＳ部）５
−ｉ−２，パスメモリ５−ｉ−３，パスメトリックメモ
リ５−ｉ−４をそなえて構成されることにより、枝メト
リック計算や加算・比較・パス選択を行なってビタビ復
号法を実現して、パスメトリック値と復号データとを出
力するようになっている。
【００１９】ここで、枝メトリック計算部５−ｉ−１
は、トレリス線図に基づいて枝メトリック計算を行なう
もので、ＡＣＳ部５−ｉ−２は加算・比較・パス選択を
行なうもので、パスメモリ５−ｉ−３は各状態の生き残
りパスを記憶するもので、パスメトリックメモリ５−ｉ
−４はそのメトリックを記憶するものである。従って、
各ビタビ復号器５−ｉでは、各復号器ごとに情報を復号
し、Ｌビット復号するごとに付加情報の推定を行なうよ
うになっているが、ここで、付加情報として１ビット、
ビタビ復号器に符号化率Ｒ＝１／２，拘束長Ｋ＝３を用
いたときのトレリスダイヤグラム（トレリス線図）を示
すと、図７のようになる。このトレリスダイヤグラムか
ら次のことがわかる。
は、トレリス線図に基づいて枝メトリック計算を行なう
もので、ＡＣＳ部５−ｉ−２は加算・比較・パス選択を
行なうもので、パスメモリ５−ｉ−３は各状態の生き残
りパスを記憶するもので、パスメトリックメモリ５−ｉ
−４はそのメトリックを記憶するものである。従って、
各ビタビ復号器５−ｉでは、各復号器ごとに情報を復号
し、Ｌビット復号するごとに付加情報の推定を行なうよ
うになっているが、ここで、付加情報として１ビット、
ビタビ復号器に符号化率Ｒ＝１／２，拘束長Ｋ＝３を用
いたときのトレリスダイヤグラム（トレリス線図）を示
すと、図７のようになる。このトレリスダイヤグラムか
ら次のことがわかる。
【００２０】まず、付加情報「０」用および「１」用ビ
タビ復号器は、ブロック内では、従来の通り別々に復号
を行ない、最尤パスをパスメモリに記憶しておき、ブロ
ックの切れ目、つまりブロック長Ｌだけ復号したら、付
加情報「０」用および「１」用ビタビ復号器の両方から
の状態遷移を考え最尤パスを判定していることがわか
る。
タビ復号器は、ブロック内では、従来の通り別々に復号
を行ない、最尤パスをパスメモリに記憶しておき、ブロ
ックの切れ目、つまりブロック長Ｌだけ復号したら、付
加情報「０」用および「１」用ビタビ復号器の両方から
の状態遷移を考え最尤パスを判定していることがわか
る。
【００２１】これを、一般化して述べると、ブロック内
では各ビタビ復号器５−ｉは従来の通り別々に復号を行
ない、それぞれ最尤パスをパスメモリに記憶しておき、
ブロックの切れ目、つまりブロック長Ｌだけ復号した
ら、各ビタビ復号器５−１〜５−Ｎの全てからの状態遷
移を考え最尤パスを判定するということになる。また、
図２（ｂ）の最尤パス判定器６は、ブロック長ごとに復
号すべく、各ビタビ復号器５−ｉで得られたパスメトリ
ック値から最尤パスの判定を行なうもので、選ばれたパ
スメトリック値から最適なビタビ復号器５−ｉがわかる
ので、これから付加情報がわかるのである。また、この
最尤パス判定器６によって、最適なビタビ復号器５−ｉ
を選択するための信号も作成できるのである。
では各ビタビ復号器５−ｉは従来の通り別々に復号を行
ない、それぞれ最尤パスをパスメモリに記憶しておき、
ブロックの切れ目、つまりブロック長Ｌだけ復号した
ら、各ビタビ復号器５−１〜５−Ｎの全てからの状態遷
移を考え最尤パスを判定するということになる。また、
図２（ｂ）の最尤パス判定器６は、ブロック長ごとに復
号すべく、各ビタビ復号器５−ｉで得られたパスメトリ
ック値から最尤パスの判定を行なうもので、選ばれたパ
スメトリック値から最適なビタビ復号器５−ｉがわかる
ので、これから付加情報がわかるのである。また、この
最尤パス判定器６によって、最適なビタビ復号器５−ｉ
を選択するための信号も作成できるのである。
【００２２】Ｎ→１選択器７は、最尤パス判定器６での
判定結果に基づき複数のビタビ復号器５−１〜５−Ｎか
らの出力のうちの１つ（上記の最適なビタビ復号器５−
ｉ）をブロック長ごとに最尤パスを判定すべく、選択す
るものである。多数決判定回路８は、最尤パス判定器６
からの付加情報をブロック長Ｌ分だけ観測したあとに、
多数決によって、最終的な付加情報を判定するものであ
る。
判定結果に基づき複数のビタビ復号器５−１〜５−Ｎか
らの出力のうちの１つ（上記の最適なビタビ復号器５−
ｉ）をブロック長ごとに最尤パスを判定すべく、選択す
るものである。多数決判定回路８は、最尤パス判定器６
からの付加情報をブロック長Ｌ分だけ観測したあとに、
多数決によって、最終的な付加情報を判定するものであ
る。
【００２３】復号同期制御回路９は、入力情報の例えば
ユニークワード（ＵＷ）情報から同期情報を検出して、
各ビタビ復号器５−ｉから復号データを取り出すための
制御を施したり、多数決判定回路８に多数決判定要求を
出したりするものである。上述の構成により、本畳み込
み符号化およびビタビ復号化方式では、送信側で、付加
情報に基づきＮ→１選択器３で選択されたブロックバッ
ファ２−ｉからの符号化出力をブロック伝送する一方、
受信側では、ビタビ復号器５−ｉで得られたパスメトリ
ック値から最尤パスを判定する動作をブロック長Ｌごと
に行なって、付加情報を推定するとともに、Ｎ→１選択
器７で複数のビタビ復号器５−１〜５−Ｎからの出力の
うちの１つを復号データとして選択する。
ユニークワード（ＵＷ）情報から同期情報を検出して、
各ビタビ復号器５−ｉから復号データを取り出すための
制御を施したり、多数決判定回路８に多数決判定要求を
出したりするものである。上述の構成により、本畳み込
み符号化およびビタビ復号化方式では、送信側で、付加
情報に基づきＮ→１選択器３で選択されたブロックバッ
ファ２−ｉからの符号化出力をブロック伝送する一方、
受信側では、ビタビ復号器５−ｉで得られたパスメトリ
ック値から最尤パスを判定する動作をブロック長Ｌごと
に行なって、付加情報を推定するとともに、Ｎ→１選択
器７で複数のビタビ復号器５−１〜５−Ｎからの出力の
うちの１つを復号データとして選択する。
【００２４】また、ビタビ復号器５−ｉで得られたパス
メトリック値から最尤パスを判定する動作をブロック長
Ｌごとに行なって、付加情報を推定する際に、復号出力
時毎に仮の付加情報を推定しておき、ブロック長Ｌだけ
観測したあとに、多数決判定回路８による多数決によっ
て、最終的な付加情報が判定される。すなわち、送信側
でブロック長Ｌビットのブロックバッファ２−ｉを用意
し、Ｌビット符号するごとに付加情報によって空間（時
間、符号もしくは信号）を切り替え、その後、受信側で
は切り替えられた空間（時間、符号もしくは信号）の状
態数分のビタビ復号器５−ｉを用意し、各復号器５−ｉ
ごとに情報を復号し、Ｌビット復号するごとに付加情報
の推定を行なうのである。そして、ブロック内では各ビ
タビ復号器５−ｉは従来の通り別々に復号を行ない、最
尤パスをパスメモリに記憶する一方、ブロックの切れ
目、つまりブロック長Ｌだけ復号したら、全てのビタビ
復号器５−１〜５−Ｎからの状態遷移を考え最尤パスを
判定するのである。
メトリック値から最尤パスを判定する動作をブロック長
Ｌごとに行なって、付加情報を推定する際に、復号出力
時毎に仮の付加情報を推定しておき、ブロック長Ｌだけ
観測したあとに、多数決判定回路８による多数決によっ
て、最終的な付加情報が判定される。すなわち、送信側
でブロック長Ｌビットのブロックバッファ２−ｉを用意
し、Ｌビット符号するごとに付加情報によって空間（時
間、符号もしくは信号）を切り替え、その後、受信側で
は切り替えられた空間（時間、符号もしくは信号）の状
態数分のビタビ復号器５−ｉを用意し、各復号器５−ｉ
ごとに情報を復号し、Ｌビット復号するごとに付加情報
の推定を行なうのである。そして、ブロック内では各ビ
タビ復号器５−ｉは従来の通り別々に復号を行ない、最
尤パスをパスメモリに記憶する一方、ブロックの切れ
目、つまりブロック長Ｌだけ復号したら、全てのビタビ
復号器５−１〜５−Ｎからの状態遷移を考え最尤パスを
判定するのである。
【００２５】また、付加情報用ＡＣＳを用意し、情報の
復号用に用いる従来のＡＣＳとともに１シンボル復号す
るごとに記憶しておき、復号を出力する際、トレースバ
ックを行なうが、この時、どの付加情報を選択したのか
を多数決判定回路８をカウントしておき、ブロック長Ｌ
分の観測を行なった後に多数決判定を行なって、最終的
な付加情報を決定するのである。
復号用に用いる従来のＡＣＳとともに１シンボル復号す
るごとに記憶しておき、復号を出力する際、トレースバ
ックを行なうが、この時、どの付加情報を選択したのか
を多数決判定回路８をカウントしておき、ブロック長Ｌ
分の観測を行なった後に多数決判定を行なって、最終的
な付加情報を決定するのである。
【００２６】ところで、ビタビ復号は最尤復号法に基づ
き推定を行なうため、その性能は回線品質（Ｃ／Ｎ）に
依存している。さらに付加情報の誤りは従来の情報の誤
りに重畳するため、そのまま復号能力の劣化につなが
る。従って、本方式では、確度の向上を図るため、上述
のごとく、送信側で付加情報を繰り返し伝送つまりブロ
ック伝送を行なう一方、受信側では付加情報の状態推定
をブロック長Ｌだけ観測し、多数決により判定している
のである。
き推定を行なうため、その性能は回線品質（Ｃ／Ｎ）に
依存している。さらに付加情報の誤りは従来の情報の誤
りに重畳するため、そのまま復号能力の劣化につなが
る。従って、本方式では、確度の向上を図るため、上述
のごとく、送信側で付加情報を繰り返し伝送つまりブロ
ック伝送を行なう一方、受信側では付加情報の状態推定
をブロック長Ｌだけ観測し、多数決により判定している
のである。
【００２７】このように本畳み込み符号化およびビタビ
復号化方式では、回線品質の悪い（低Ｃ／Ｎ）通信路に
おいても、従来のビタビ復号器に比べてその性能を示す
ビット誤り率（ＢＥＲ）を劣化させることなく伝送でき
る。図８に信号空間を利用した場合のＫ＝３のビタビ復
号におけるシミュレーション結果を示す。この図からブ
ロック長Ｌが２０ビット以上あれば、特性に劣化のない
ことがわかる。
復号化方式では、回線品質の悪い（低Ｃ／Ｎ）通信路に
おいても、従来のビタビ復号器に比べてその性能を示す
ビット誤り率（ＢＥＲ）を劣化させることなく伝送でき
る。図８に信号空間を利用した場合のＫ＝３のビタビ復
号におけるシミュレーション結果を示す。この図からブ
ロック長Ｌが２０ビット以上あれば、特性に劣化のない
ことがわかる。
【００２８】さらに、ビタビ復号器５−１〜５−Ｎで得
られたパスメトリック値から最尤パスを判定する動作を
ブロック長Ｌごとに行なって、付加情報を推定する際
に、ブロックの切れ目における付加情報の推定結果を、
最終的な付加情報とすることもできる。この場合の受信
側のブロック図を示すと、図９のようになる。すなわ
ち、図９に示すように、受信側には、複数のビタビ復号
器５−１〜５−Ｎ，最尤パス判定器６，Ｎ→１選択器
７，ラッチ回路１０，復号同期制御回路９が設けられて
いる。
られたパスメトリック値から最尤パスを判定する動作を
ブロック長Ｌごとに行なって、付加情報を推定する際
に、ブロックの切れ目における付加情報の推定結果を、
最終的な付加情報とすることもできる。この場合の受信
側のブロック図を示すと、図９のようになる。すなわ
ち、図９に示すように、受信側には、複数のビタビ復号
器５−１〜５−Ｎ，最尤パス判定器６，Ｎ→１選択器
７，ラッチ回路１０，復号同期制御回路９が設けられて
いる。
【００２９】この図９において、図２（ｂ）に示すもの
と異なるのはラッチ回路１０だけである。すなわち、こ
の場合は、図２（ｂ）のものの多数決判定回路８の代わ
りに、ラッチ回路１０が設けられていることになる。こ
こで、ラッチ回路１０は最尤パス判定器６からの付加情
報を一時的に記憶しておくもので、ラッチタイミングは
復号同期制御回路９によって与えられるようになってい
る。なお、他の構成要素については、前述の実施例と同
様のものが使用される。
と異なるのはラッチ回路１０だけである。すなわち、こ
の場合は、図２（ｂ）のものの多数決判定回路８の代わ
りに、ラッチ回路１０が設けられていることになる。こ
こで、ラッチ回路１０は最尤パス判定器６からの付加情
報を一時的に記憶しておくもので、ラッチタイミングは
復号同期制御回路９によって与えられるようになってい
る。なお、他の構成要素については、前述の実施例と同
様のものが使用される。
【００３０】このようにブロック長Ｌ分の観測を行なわ
ず、ブロックの切れ目のみに付加情報用ＡＣＳを利用し
て、ブロックの切れ目における付加情報の推定結果をラ
ッチ回路１０でラッチして、これを最終的な付加情報と
して得ても、前述の実施例とほぼ同様の効果が得られ
る。すなわち、ビタビ復号器の動作下限より回線品質が
よいと仮定した場合に、ビタビ復号では送受で同期がと
れていれば最尤パスの切替えはほとんんど発生しないた
め、ブロックの切れ目のみ観測すれば、多数決判定しな
くても、ほとんどが劣化なく推定できるのである。
ず、ブロックの切れ目のみに付加情報用ＡＣＳを利用し
て、ブロックの切れ目における付加情報の推定結果をラ
ッチ回路１０でラッチして、これを最終的な付加情報と
して得ても、前述の実施例とほぼ同様の効果が得られ
る。すなわち、ビタビ復号器の動作下限より回線品質が
よいと仮定した場合に、ビタビ復号では送受で同期がと
れていれば最尤パスの切替えはほとんんど発生しないた
め、ブロックの切れ目のみ観測すれば、多数決判定しな
くても、ほとんどが劣化なく推定できるのである。
【００３１】なお、上記のブロックの切れ目判定を行な
った場合の効果と、前述の多数決判定を行なった場合の
効果とを比べて見ると、その差異はない。これについて
はシミュレーションによって確認済である。また、上記
の実施例においては、ブロックの切れ目以外に付加情報
用ＡＣＳの情報が使用されないため、図１０に示すよう
に、ブロック長Ｌとリングバッファの長さ（つまりＡＣ
Ｓのネスティング）とを一致させ、更にリングバッファ
のメモリの１箇所だけに情報用ビットと付加情報用ビッ
トの計２ビットを格納するとともに、このメモリの他の
箇所には情報用ビット１ビット分を格納する構成とする
ことにより、冗長部分を削除でき、回路の小型化および
簡便化を図ることができる。すなわち、本実施例によ
り、リングバッファの回路規模が、Ａ×ＬからＬ＋１に
削減されるのである。ここで、Ａ＝ｌｏｇ2 （付加情報
の状態数）、即ち付加情報の情報量（ビット）であり、
Ｌはブロック長（ビット）である。
った場合の効果と、前述の多数決判定を行なった場合の
効果とを比べて見ると、その差異はない。これについて
はシミュレーションによって確認済である。また、上記
の実施例においては、ブロックの切れ目以外に付加情報
用ＡＣＳの情報が使用されないため、図１０に示すよう
に、ブロック長Ｌとリングバッファの長さ（つまりＡＣ
Ｓのネスティング）とを一致させ、更にリングバッファ
のメモリの１箇所だけに情報用ビットと付加情報用ビッ
トの計２ビットを格納するとともに、このメモリの他の
箇所には情報用ビット１ビット分を格納する構成とする
ことにより、冗長部分を削除でき、回路の小型化および
簡便化を図ることができる。すなわち、本実施例によ
り、リングバッファの回路規模が、Ａ×ＬからＬ＋１に
削減されるのである。ここで、Ａ＝ｌｏｇ2 （付加情報
の状態数）、即ち付加情報の情報量（ビット）であり、
Ｌはブロック長（ビット）である。
【００３２】図１１は本発明の他の実施例を示すブロッ
ク図であるが、図１１に示すように、この実施例では、
ビタビ復号器として、２ビット分一括してトレースバッ
クすることにより復号を行なうジャンプバック型ビタビ
復号器１５−１〜１５−Ｎが使用されている。なお、ジ
ャンプバック型ビタビ復号器１５−ｉを使用すれば、図
１３（ａ）のように１ビットずつトレースバックするこ
とにより復号を行なう従来のものに比べ、図１３（ｂ）
のように２ビット分一括してトレースバックすることに
より復号を行なうため、メモリアクセス回数を減少でき
る。
ク図であるが、図１１に示すように、この実施例では、
ビタビ復号器として、２ビット分一括してトレースバッ
クすることにより復号を行なうジャンプバック型ビタビ
復号器１５−１〜１５−Ｎが使用されている。なお、ジ
ャンプバック型ビタビ復号器１５−ｉを使用すれば、図
１３（ａ）のように１ビットずつトレースバックするこ
とにより復号を行なう従来のものに比べ、図１３（ｂ）
のように２ビット分一括してトレースバックすることに
より復号を行なうため、メモリアクセス回数を減少でき
る。
【００３３】また、各ジャンプバック型ビタビ復号器１
５−ｉは、ブロック内では、２ビットずつ情報のみの復
号を行なうとともに、ブロックの切れ目では、１ビット
の情報および１ビットの付加情報の復号を行なうように
なっている。上記のようにこのジャンプバック型ビタビ
復号器１５−ｉは、２ビット一括復号を行なうため、パ
スメモリへのアクセスが従来の半分になり効率がよいと
されているが、例えば拘束長Ｋ＝３の場合についてみる
と、最尤パスの選択の際に、図１２に示すように、４→
１セレクタ１５−ｉ−１を必要とするため、回路構成が
複雑になる。しかし、本方式では付加情報（１ビット）
推定時に４→１セレクタを必要的に使用するため、これ
を併用すれば、２つの方式（ジャンプバック方式と本方
式）の効果を発揮させることができる。
５−ｉは、ブロック内では、２ビットずつ情報のみの復
号を行なうとともに、ブロックの切れ目では、１ビット
の情報および１ビットの付加情報の復号を行なうように
なっている。上記のようにこのジャンプバック型ビタビ
復号器１５−ｉは、２ビット一括復号を行なうため、パ
スメモリへのアクセスが従来の半分になり効率がよいと
されているが、例えば拘束長Ｋ＝３の場合についてみる
と、最尤パスの選択の際に、図１２に示すように、４→
１セレクタ１５−ｉ−１を必要とするため、回路構成が
複雑になる。しかし、本方式では付加情報（１ビット）
推定時に４→１セレクタを必要的に使用するため、これ
を併用すれば、２つの方式（ジャンプバック方式と本方
式）の効果を発揮させることができる。
【００３４】なお、図１２において、１５−ｉ−２，１
５−ｉ−３は２→１セレクタ、１６はモード切替回路で
あり、ブロック内では、付加情報「０」用の２→１セレ
クタ１５−１−２，１５−１−３を実線ルートにすると
ともに、付加情報「１」用の２→１セレクタ１５−２−
２，１５−２−３を点線ルートにして、２ビットずつ情
報のみの復号を行なう。また、ブロックの切れ目では、
付加情報「０」用の２→１セレクタ１５−１−２，１５
−１−３を点線ルートにするとともに、付加情報「１」
用の２→１セレクタ１５−２−２，１５−２−３を実線
ルートにして、１ビットの情報および１ビットの付加情
報の復号を行なうのである。
５−ｉ−３は２→１セレクタ、１６はモード切替回路で
あり、ブロック内では、付加情報「０」用の２→１セレ
クタ１５−１−２，１５−１−３を実線ルートにすると
ともに、付加情報「１」用の２→１セレクタ１５−２−
２，１５−２−３を点線ルートにして、２ビットずつ情
報のみの復号を行なう。また、ブロックの切れ目では、
付加情報「０」用の２→１セレクタ１５−１−２，１５
−１−３を点線ルートにするとともに、付加情報「１」
用の２→１セレクタ１５−２−２，１５−２−３を実線
ルートにして、１ビットの情報および１ビットの付加情
報の復号を行なうのである。
【００３５】なお、その他の構成および構成要素につい
ては、前述の実施例とほぼ同様である。即ち、送信側に
は、複数の符号化回路１−１〜１−Ｎ，ブロックバッフ
ァ２−１〜２−Ｎ，Ｎ→１選択器３，制御部４が設けら
れており、受信側には、複数のジャンプバック型ビタビ
復号器１５−ｉ，最尤パス判定器６，Ｎ→１選択器７，
ラッチ回路１０（このラッチ回路１０の代わりに、多数
決判定回路８でもよいことはもちろんである），復号同
期制御回路９が設けられているのである。
ては、前述の実施例とほぼ同様である。即ち、送信側に
は、複数の符号化回路１−１〜１−Ｎ，ブロックバッフ
ァ２−１〜２−Ｎ，Ｎ→１選択器３，制御部４が設けら
れており、受信側には、複数のジャンプバック型ビタビ
復号器１５−ｉ，最尤パス判定器６，Ｎ→１選択器７，
ラッチ回路１０（このラッチ回路１０の代わりに、多数
決判定回路８でもよいことはもちろんである），復号同
期制御回路９が設けられているのである。
【００３６】上述の構成により、この実施例にかかる畳
み込み符号化およびビタビ復号化方式でも、送信側で、
前述の実施例と同様にして、付加情報に基づき選択され
たブロックバッファ２−ｉからの符号化出力をブロック
伝送する。一方、受信側では、ジャンプバック型ビタビ
復号器１５−ｉで得られたパスメトリック値から最尤パ
スを判定する動作をブロック長Ｌごとに行なって、付加
情報を推定するとともに、複数のジャンプバック型ビタ
ビ復号器１５−１〜１５−Ｎからの出力のうちの１つを
復号データとして選択する。
み込み符号化およびビタビ復号化方式でも、送信側で、
前述の実施例と同様にして、付加情報に基づき選択され
たブロックバッファ２−ｉからの符号化出力をブロック
伝送する。一方、受信側では、ジャンプバック型ビタビ
復号器１５−ｉで得られたパスメトリック値から最尤パ
スを判定する動作をブロック長Ｌごとに行なって、付加
情報を推定するとともに、複数のジャンプバック型ビタ
ビ復号器１５−１〜１５−Ｎからの出力のうちの１つを
復号データとして選択する。
【００３７】なお、ジャンプバック型ビタビ復号器１５
−ｉにおいては、ブロック内では、２ビットずつ情報の
みの復号が行なわれるとともに、ブロックの切れ目で
は、１ビットの情報および１ビットの付加情報の復号が
行なわれる。次に、本方式にジャンプバック型ビタビ復
号アルゴリズムを適用した場合のトレリスダイアグラム
（Ｋ＝３の場合）を図１４に示す。
−ｉにおいては、ブロック内では、２ビットずつ情報の
みの復号が行なわれるとともに、ブロックの切れ目で
は、１ビットの情報および１ビットの付加情報の復号が
行なわれる。次に、本方式にジャンプバック型ビタビ復
号アルゴリズムを適用した場合のトレリスダイアグラム
（Ｋ＝３の場合）を図１４に示す。
【００３８】今、状態Ｓ00 (0) の最尤パス選択を考える
と、ブロック内では従来のジャンプバック型ビタビ復号
と同様に，Ｓ00 (0) 〜Ｓ11 (0) の４つのパスからの状態
遷移が考えられる。よって前記の如く４→１セレクタ１
５−ｉ−１（図１２参照）が必要になる。また、ブロッ
クの切れ目では、本方式によりＳ00 (0) ，Ｓ10 (0) ，Ｓ
00 (1) ，Ｓ10 (1) の４つのパスからの状態遷移が考えら
れる。
と、ブロック内では従来のジャンプバック型ビタビ復号
と同様に，Ｓ00 (0) 〜Ｓ11 (0) の４つのパスからの状態
遷移が考えられる。よって前記の如く４→１セレクタ１
５−ｉ−１（図１２参照）が必要になる。また、ブロッ
クの切れ目では、本方式によりＳ00 (0) ，Ｓ10 (0) ，Ｓ
00 (1) ，Ｓ10 (1) の４つのパスからの状態遷移が考えら
れる。
【００３９】以上より、Ｓ01 (0) とＳ00 (1) のどちら
かを選択するための２→１セレクタおよびＳ11 (0) とＳ
10 (1) のどちらかを選択するための２→１セレクタを用
い、上記の２モードの切り換えを行ない実現する。この
とき、このセレクタは状態数分必要となるが、全体の回
路規模に比べてもたいして大きいものではない。さらに
このとき、図１５に示すように、ＡＣＳ用リングバッフ
ァも共有することができる。
かを選択するための２→１セレクタおよびＳ11 (0) とＳ
10 (1) のどちらかを選択するための２→１セレクタを用
い、上記の２モードの切り換えを行ない実現する。この
とき、このセレクタは状態数分必要となるが、全体の回
路規模に比べてもたいして大きいものではない。さらに
このとき、図１５に示すように、ＡＣＳ用リングバッフ
ァも共有することができる。
【００４０】このようにこの実施例にかかる畳み込み符
号化およびビタビ復号化方式においても、前述の実施例
とほぼ同様の効果ないし利点が得られるほか、若干の回
路規模増大でジァンプアップ型ビタビ復号器によるパス
メモリにおけるアクセス効率の向上が得られるのであ
る。
号化およびビタビ復号化方式においても、前述の実施例
とほぼ同様の効果ないし利点が得られるほか、若干の回
路規模増大でジァンプアップ型ビタビ復号器によるパス
メモリにおけるアクセス効率の向上が得られるのであ
る。
【００４１】
【発明の効果】以上詳述したように、本発明の畳み込み
符号化およびビタビ復号化方式並びに畳み込み符号化装
置およびビタビ復号化装置によれば、符号をブロック伝
送し、ビタビ復号器においてブロック長ごとに付加情報
推定を行なうようにしているので、ビタビ復号器におけ
る推定の確度を向上できる利点がある。
符号化およびビタビ復号化方式並びに畳み込み符号化装
置およびビタビ復号化装置によれば、符号をブロック伝
送し、ビタビ復号器においてブロック長ごとに付加情報
推定を行なうようにしているので、ビタビ復号器におけ
る推定の確度を向上できる利点がある。
【００４２】また、付加情報用ＡＣＳを用いることによ
り、復号出力時ごとに付加情報を推定し、ブロック長だ
け観測し、多数決判定したり、ブロックの切れ目の付加
情報の推定結果のみで判定したりすることによって、付
加情報を劣化なく取り出すことができる。さらに、（０
／１）の２値ディジタル通信においては、１シンボル復
号するのに、従来のＡＣＳに１ビット、付加情報用ＡＣ
Ｓ１ビットの計２ビットが必要となるが、ブロックの切
れ目で判断する場合は、付加情報用ＡＣＳはブロックの
切れ目のみの情報をもっていればよいことに鑑み、ブロ
ック長とリングバッファの長さとを一致させて、リング
バッファのメモリの１箇所に情報用ビットと付加情報用
ビットの計２ビットを格納するとともに、このメモリの
他の箇所には情報用ビット１ビット分を格納した構成と
することにより、メモリの削減を行なうことができる。
り、復号出力時ごとに付加情報を推定し、ブロック長だ
け観測し、多数決判定したり、ブロックの切れ目の付加
情報の推定結果のみで判定したりすることによって、付
加情報を劣化なく取り出すことができる。さらに、（０
／１）の２値ディジタル通信においては、１シンボル復
号するのに、従来のＡＣＳに１ビット、付加情報用ＡＣ
Ｓ１ビットの計２ビットが必要となるが、ブロックの切
れ目で判断する場合は、付加情報用ＡＣＳはブロックの
切れ目のみの情報をもっていればよいことに鑑み、ブロ
ック長とリングバッファの長さとを一致させて、リング
バッファのメモリの１箇所に情報用ビットと付加情報用
ビットの計２ビットを格納するとともに、このメモリの
他の箇所には情報用ビット１ビット分を格納した構成と
することにより、メモリの削減を行なうことができる。
【００４３】さらに、２ビット分一括してトレースバッ
クして復号を行なうジャンプバック型ビタビ復号器を用
い、ブロック内では２ビットずつの情報のみ復号し、ブ
ロックの切れ目では１ビットの情報と１ビットの付加情
報を復号することが行なわれるので、ビタビ復号器にお
ける推定の確度を向上できるほか、若干の回路規模増大
でビタビ復号器によるパスメモリにおけるアクセス効率
の向上を図れる利点がある。
クして復号を行なうジャンプバック型ビタビ復号器を用
い、ブロック内では２ビットずつの情報のみ復号し、ブ
ロックの切れ目では１ビットの情報と１ビットの付加情
報を復号することが行なわれるので、ビタビ復号器にお
ける推定の確度を向上できるほか、若干の回路規模増大
でビタビ復号器によるパスメモリにおけるアクセス効率
の向上を図れる利点がある。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例を示すブロック図である。
【図３】信号空間割り当て式符号化回路のブロック図で
ある。
ある。
【図４】符号空間割り当て式符号化回路のブロック図で
ある。
ある。
【図５】時間空間割り当て式符号化回路のブロック図で
ある。
ある。
【図６】ビタビ復号器のブロック図である。
【図７】本発明の一実施例にかかるトレリスダイアグラ
ムである。
ムである。
【図８】本発明の一実施例におけるビット誤り率特性を
示す図である。
示す図である。
【図９】本発明の一実施例の変形例を示すブロック図で
ある。
ある。
【図１０】本発明の一実施例の変形例にかかるＡＣＳ用
リングバッファ部を説明する図である。
リングバッファ部を説明する図である。
【図１１】本発明の他の実施例を示すブロック図であ
る。
る。
【図１２】ジャンプバック型ビタビ復号器の要部を示す
ブロック図である。
ブロック図である。
【図１３】通常のビタビ復号器とジャンプバック型ビタ
ビ復号器との動作原理を比較して説明するための図であ
る。
ビ復号器との動作原理を比較して説明するための図であ
る。
【図１４】本発明の他の実施例にかかるトレリスダイア
グラムである。
グラムである。
【図１５】本発明の他の実施例にかかるＡＣＳ用リング
バッファ部を説明する図である。
バッファ部を説明する図である。
１−ｉ 符号化回路 １−ｉ−１ 畳み込み符号化器 １−ｉ−２ パラレル／シリアル変換器（Ｐ／Ｓ変換
器） １−ｉ−３ 信号空間割り当て回路 １−ｉ−４ 時間空間割り当て回路 ２−ｉ ブロックバッファ ３ Ｎ→１選択器（選択部） ４ 制御部 ５−ｉ ビタビ復号器 ５−ｉ−１ 枝メトリック計算部 ５−ｉ−２ 加算・比較・パス選択部（ＡＣＳ部） ５−ｉ−３ パスメモリ ５−ｉ−４ パスメトリックメモリ ６ 最尤パス判定器（最尤パス判定部） ７ Ｎ→１選択器（選択部） ８ 多数決判定回路 ９ 復号同期制御回路 １０ ラッチ回路 １５−ｉ ジャンプバック型ビタビ復号器 １５−ｉ−１ ４→１セレクタ １５−ｉ−２，１５−ｉ−３ ２→１セレクタ １６ モード切替回路
器） １−ｉ−３ 信号空間割り当て回路 １−ｉ−４ 時間空間割り当て回路 ２−ｉ ブロックバッファ ３ Ｎ→１選択器（選択部） ４ 制御部 ５−ｉ ビタビ復号器 ５−ｉ−１ 枝メトリック計算部 ５−ｉ−２ 加算・比較・パス選択部（ＡＣＳ部） ５−ｉ−３ パスメモリ ５−ｉ−４ パスメトリックメモリ ６ 最尤パス判定器（最尤パス判定部） ７ Ｎ→１選択器（選択部） ８ 多数決判定回路 ９ 復号同期制御回路 １０ ラッチ回路 １５−ｉ ジャンプバック型ビタビ復号器 １５−ｉ−１ ４→１セレクタ １５−ｉ−２，１５−ｉ−３ ２→１セレクタ １６ モード切替回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−110452（ＪＰ，Ａ) 特開 平５−207075（ＪＰ，Ａ) 特開 平５−175941（ＪＰ，Ａ) 特開 平６−78002（ＪＰ，Ａ) 特開 昭63−115430（ＪＰ，Ａ) 特許3117757（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 H04L 25/00
Claims (11)
- 【請求項１】 送信側に、 同一の入力情報を受けて、それぞれ異なった畳み込み符
号化出力として出力する複数の符号化回路と、 各符号化回路からの出力をブロック伝送すべく、それぞ
れ所定のブロック長だけ蓄積する複数のブロックバッフ
ァと、 付加情報に基づき該複数のブロックバッファからの出力
のうちの１つをブロック伝送すべく、選択する選択部と
をそなえるとともに、 受信側に、該ブロック長ごとに復号すべく、 該複数の符号化回路に
対応する複数のビタビ復号器と、該ブロック長ごとに復号すべく、 各ビタビ復号器で得ら
れたパスメトリック値から最尤パスの判定を行なう最尤
パス判定部と、該ブロック長ごとに最尤パスを判定すべく、 該最尤パス
判定部での判定結果に基づき該複数のビタビ復号器から
の出力のうちの１つを選択する選択部とをそなえ、 送信側では、該付加情報に基づき選択されたブロックバ
ッファからの符号化出力をブロック伝送する一方、 受信側では、該ビタビ復号器で得られたパスメトリック
値から最尤パスを判定する動作をブロック長ごとに行な
って、該付加情報を推定するとともに、該複数のビタビ
復号器からの出力のうちの１つを復号データとして選択
することを特徴とする、畳み込み符号化およびビタビ復
号化方式。 - 【請求項２】 該ビタビ復号器で得られたパスメトリッ
ク値から最尤パスを判定する動作をブロック長ごとに行
なって、該付加情報を推定する際に、復号出力時毎に仮
の付加情報を推定しておき、該ブロック長だけ観測した
あとに、多数決によって、最終的な付加情報を推定する
ことを特徴とする、請求項１記載の畳み込み符号化およ
びビタビ復号化方式。 - 【請求項３】 該ビタビ復号器で得られたパスメトリッ
ク値から最尤パスを判定する動作をブロック長ごとに行
なって、該付加情報を推定する際に、該ブロックの切れ
目における付加情報の推定結果を、最終的な付加情報と
することを特徴とする、請求項１記載の畳み込み符号化
およびビタビ復号化方式。 - 【請求項４】 該ブロック長とリングバッファの長さと
を一致させて、該リングバッファのメモリの１箇所に情
報用ビットと付加情報用ビットの計２ビットを格納する
とともに、該メモリの他の箇所には情報用ビット１ビッ
ト分を格納したことを特徴とする、請求項３記載の畳み
込み符号化およびビタビ復号化方式。 - 【請求項５】 該ビタビ復号器として、２ビット分一括
してトレースバックすることにより復号を行なうジャン
プバック型ビタビ復号器が使用され、ブロック内では、
２ビットずつ情報のみの復号を行なうとともに、ブロッ
クの切れ目では、１ビットの情報および１ビットの付加
情報の復号を行なうことを特徴とする、請求項１記載の
畳み込み符号化およびビタビ復号化方式。 - 【請求項６】 同一の入力情報を受けて、それぞれ異な
った畳み込み符号化出力として出力する複数の符号化回
路と、 各符号化回路からの出力をブロック伝送すべく、それぞ
れ所定のブロック長だけ蓄積する複数のブロックバッフ
ァと、 付加情報に基づき該複数のブロックバッファからの出力
のうちの１つをブロック伝送すべく、選択する選択部と
をそなえ、 該付加情報に基づき選択されたブロックバッファからの
符号化出力をブロック伝送することを特徴とする、畳み
込み符号化装置。 - 【請求項７】 所定のブロック長ごとに復号すべく、同
一の入力情報を受けてそれぞれ異なった畳み込み符号化
出力として出力する送信側に設けられた複数の符号化回
路に対応する複数のビタビ復号器と、 該ブロック長ごとに復号すべく、各ビタビ復号器で得ら
れたパスメトリック値から最尤パスの判定を行なう最尤
パス判定部と、 該ブロック長ごとに最尤パスを判定すべく、該最尤パス
判定部での判定結果に基づき該複数のビタビ復号器から
の出力のうちの１つを選択する選択部とをそなえ、 該ビタビ復号器で得られたパスメトリック値から最尤パ
スを判定する動作をブ ロック長ごとに行なって、該付加
情報を推定するとともに、該複数のビタビ復号器からの
出力のうちの１つを復号データとして選択することを特
徴とする、ビタビ復号化装置。 - 【請求項８】 該ビタビ復号器で得られたパスメトリッ
ク値から最尤パスを判定する動作をブロック長ごとに行
なって、該付加情報を推定する際に、復号出力時毎に仮
の付加情報を推定しておき、該ブロック長だけ観測した
あとに、多数決によって、最終的な付加情報を推定する
ことを特徴とする、請求項７記載のビタビ復号化装置。 - 【請求項９】 該ビタビ復号器で得られたパスメトリッ
ク値から最尤パスを判定する動作をブロック長ごとに行
なって、該付加情報を推定する際に、該ブロックの切れ
目における付加情報の推定結果を、最終的な付加情報と
することを特徴とする、請求項７記載のビタビ復号化装
置。 - 【請求項１０】 該ブロック長とリングバッファの長さ
とを一致させて、該リングバッファのメモリの１箇所に
情報用ビットと付加情報用ビットの計２ビットを格納す
るとともに、該メモリの他の箇所には情報用ビット１ビ
ット分を格納したことを特徴とする、請求項９記載のビ
タビ復号化装置。 - 【請求項１１】 該ビタビ復号器として、２ビット分一
括してトレースバックすることにより復号を行なうジャ
ンプバック型ビタビ復号器が使用され、ブロック内で
は、２ビットずつ情報のみの復号を行なうとともに、ブ
ロックの切れ目では、１ビットの情報および１ビットの
付加情報の復号を行なうことを特徴とする、請求項７記
載のビタビ復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22441792A JP3255458B2 (ja) | 1992-08-24 | 1992-08-24 | 畳み込み符号化およびビタビ復号化方式並びに畳み込み符号化装置およびビタビ復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22441792A JP3255458B2 (ja) | 1992-08-24 | 1992-08-24 | 畳み込み符号化およびビタビ復号化方式並びに畳み込み符号化装置およびビタビ復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677845A JPH0677845A (ja) | 1994-03-18 |
| JP3255458B2 true JP3255458B2 (ja) | 2002-02-12 |
Family
ID=16813453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22441792A Expired - Fee Related JP3255458B2 (ja) | 1992-08-24 | 1992-08-24 | 畳み込み符号化およびビタビ復号化方式並びに畳み込み符号化装置およびビタビ復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255458B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016504A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | ターボ復号処理回路、ｃｄｍａ基地局及びターボ復号処理方法 |
| JP4729938B2 (ja) * | 2005-02-16 | 2011-07-20 | 日本電気株式会社 | ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末 |
-
1992
- 1992-08-24 JP JP22441792A patent/JP3255458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677845A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3795743B2 (ja) | データ伝送方法、データ伝送システム、送信装置および受信装置 | |
| US5436918A (en) | Convolutional encoding/decoding apparatus with fixed bit insertion | |
| US6934321B2 (en) | W-CDMA transmission rate estimation method and device | |
| EP1355430A1 (en) | Error detection methods in wireless communication systems | |
| US6788750B1 (en) | Trellis-based decoder with state and path purging | |
| KR20010029541A (ko) | 복수의 코딩 버스트내에 배치된 ｃｒｃ 비트에 의해 종료 상태가결정되는 컨벌루셔널 디코딩 | |
| JPH1070471A (ja) | 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 | |
| JPH0555933A (ja) | 誤り訂正符復号化方法およびその装置 | |
| EP2039010A1 (en) | Selection of a received sequence by means of metrics | |
| US5982822A (en) | Viterbi decoder | |
| US5822340A (en) | Method for decoding data signals using fixed-length decision window | |
| US8055986B2 (en) | Viterbi decoder and method thereof | |
| KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
| JP3255458B2 (ja) | 畳み込み符号化およびビタビ復号化方式並びに畳み込み符号化装置およびビタビ復号化装置 | |
| US5657333A (en) | Method and apparatus for error-control coding in a digital data communication system | |
| KR100710743B1 (ko) | 간이 채널 디코더를 구비하는 전송 시스템 및 이 시스템의 운영 방법 | |
| JP3201962B2 (ja) | 可変データレート通信装置 | |
| JP2872004B2 (ja) | デジタル通信システム | |
| KR100726171B1 (ko) | 비터비 복호 장치 및 방법 | |
| JP4226165B2 (ja) | 復号装置及び復号方法 | |
| KR0170199B1 (ko) | 순환길쌈부호의 복호방법 | |
| JP3120342B2 (ja) | ビタビ復号器 | |
| Orten | Sequential decoding of tailbiting convolutional codes for hybrid ARQ on wireless channels | |
| KR20020048963A (ko) | 비터비 복호기 | |
| JP2004260391A (ja) | 畳み込み符号の最尤復号器および最尤復号方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| LAPS | Cancellation because of no payment of annual fees |