KR20010029541A

KR20010029541A - 복수의 코딩 버스트내에 배치된 ｃｒｃ 비트에 의해 종료 상태가결정되는 컨벌루셔널 디코딩

Info

Publication number: KR20010029541A
Application number: KR1019997002396A
Authority: KR
Inventors: 용빙 완; 램 아소칸; 스탠 레인홀드
Original assignee: 도날드 디. 먼둘; 에릭슨 인크.
Priority date: 1996-09-20
Filing date: 1997-09-15
Publication date: 2001-04-06
Also published as: CA2266080A1; WO1998012820A1; EP0927464B1; DE69710345D1; KR100554322B1; AU4252897A; AU724573B2; EP0927464A1; US5881073A; BR9711519A

Abstract

개선된 코딩 및 디코딩 프로세스는 테일 비트를 사용하지 않고 비터비 알고리즘을 사용하여 컨벌루셔널 디코딩의 종료 상태를 판정한다. 가장 중요한 정보 비트(12)가 먼저 블록 코드(14)로 코딩된다. 블록 코드 워드(14) 및 나머지 정보 비트(11)는 몇 개의 버스트(B-버스트)로 분할된다. 각각의 버스트는 컨벌루셔널 코드로 코딩된다. 블록 코드 워드의 가장 중요한 정보 비트가 컨벌루셔널 엔코더를 위한 코드 버스트의 시작 부분에 배치된다. 가장 중요한 정보 비트 부분의 끝과 코드 버스트의 끝 사이에 패리티 비트 부분이 배치될 수 있다. 각각의 버스트에 대한 컨벌루셔널 디코딩 프로세스에서, 모든 버스트에 대한 컨벌루셔널 디코딩 프로세스를 조합한 후 검출된 유효 블록 코드 워드에 의해 종료 상태가 판정된다. 평균 BER 및 오 검출율의 퍼포먼스는 각각의 메시지 코드 버스트에서 패리티 비트의 배치를 이동함으로써 최적화될 수 있다.

Description

복수의 코딩 버스트내에 배치된 ＣＲＣ 비트에 의해 종료 상태가 결정되는 컨벌루셔널 디코딩{CONVOLUTIONAL DECODING WITH THE ENDING STATE DECIDED BY CRC BITS PLACED INSIDE MULTIPLE CODING BURSTS}

본 발명은 신호를 코딩 및 디코딩하기 위한 방법 및 장치에 관한 것으로, 특히 컨벌루셔널 디코딩 방법 및 장치에 관한 것이다.

본 발명은 디지탈 무선 정보의 통신을 개선하려는 것이다. 디지탈 정보는 2진 비트의 정보로 구성된 메시지로 개념화될 수 있는데, 각각의 비트는 1 또는 0(제로)일 수 있다. 임의의 주어진 메시지는 다수의 1 사이 사이에 다수의 0을 포함하는 스트링이다. L 비트의 임의의 스트링은 2^L의 특유한 메시지중 하나를 나타낼 수 있다.

무선 통신 시스템에서 발생하는 기본적인 문제중의 하나는 통신 채널에 잡음이 존재한다는 것이다. 잡음은 디지탈 통신 환경에서 심각한 문제를 야기할 수 있다. 디지탈 무선 통신 중에 발생한 잡음은 전송된 정보에 비트 에러가 생기게 할 수 있다. 비트 에러는 정보를 사용할 수 없거나 불량하게 만들 수 있다(예컨대, 수신 시스템은 정보에 실제로 에러가 있으면 정보를 정정하도록 결정한다). 잡음 있는 채널을 극복하고 비트 에러를 줄이기 위해, 디지탈 무선 통신 시스템은 통상적으로 에러 검출 회로 및 에러 정정 회로를 사용한다.

에러 검출 디코딩의 간단한 예는 다음과 같다: 임의의 디지탈 메시지에 대해 그 메시지의 동일한 사본을 원본 메시지에 첨가하고, 원본 및 사본을 모두 전송하고, 수신된 메시지를 수신된 사본과 한 비트씩 비교한다. 각각의 비트 위치에 대한 메시지와 사본간의 불일치는 전송 에러의 증거가 된다. 메시지에 관한 불일치의 총 수는 데이타 전송의 신뢰도의 정량적인 측정치가 될 수 있다. 그러나, 메시지와 사본의 동일 비트 위치에서의 동시적인 에러는 불일치로 인식되지 않기 때문에 불일치의 총 수는 신뢰도 측정치로는 부정확한 것이다.

통상적인 에러 검출 기술은 순환 리던던시 체크(CRC)를 이용하는 것이다. CRC는 전송하기 원하는 정보 비트로부터 송신기에서 한 세트의 패리티 비트를 생성하는 것을 포함한다. 패리티 비트는 주어진 메시지에 특정한 "체크 워드"를 형성한다. 체크 워드는 메시지에 첨부되므로 이들이 동일한 송신기를 통해 처리되고, 통신 채널을 통해 함께 전송되며, 수신기에서 동일한 디코더를 통해 처리될 수 있다. 그러면 수신기내의 CRC 계산기가 수신된 디코딩한 메시지 비트에 대응하는 패리티 비트를 발생시킨다. 수신기가 계산한 체크 워드는 메시지와 함께 수신된 디코딩한 체크 워드와 비교된다. 불일치는 전송시 검출되는 에러를 나타낸다.

이에 비해, 간단한 에러 정정 디코딩의 예로는 주어진 메시지의 동일한 사본을 몇 개 전송하고, 수신기에서 수신된 모든 메시지를 한 비트씩 비교하는 것이다. 수신기로부터 출력되는 메시지의 한 비트가 1이 될지 또는 0이 될지는 메시지의 각각의 위치에 대해 수신된 모든 비트를 비교하고 해당 비트 위치에 관해 대다수의 일치하는 수신 비트 값이 출력을 판정하게 하는 것을 기초로 하여 결정될 수 있다. 전송 에러는 일반적으로 메시지 사본중에 무작위적으로 분포하는 것으로 추정할 수 있으므로 대다수의 사본의 동일한 비트 위치에서 발생할 가능성이 적고, 따라서 수신기가 각각의 위치에 대한 정확한 비트 값을 판정할 수 있게 해준다.

잘 알려진 에러 검출 및 정정 기술은 블록 코드를 사용하는 것이다. 블록 코드는 소스 디지트의 시퀀스를 L 디지트의 순차적인 블록으로 분할한다. 각각의 L 디지트 블록은 코드 워드로 알려진 특유한 n 디지트 블록의 출력 디지트로 맵핑되며, 여기서 n ＞ L 이다. 두 시스템이 메시지 전송에 동일한 총 시간을 사용한다는 것을 기초로 코딩된 블록과 코딩되지 않은 블록을 비교한다. 블록 코드는 선형이거나 비선형일 수 있다. 선형 블록 코드는 순환형이거나 비-순환형일 수 있다. 순환 블록 코드는 정정 및 검출 능력을 가질 수 있다. 코드 워드의 전체 비트 수에 대한 전체 정보 비트 수의 비율(L/n)을 코드율로 인용하는데, 이는 코드 효율성의 척도가 된다. 그 차이(1 - L/n)를 리던던시라 한다. 엔코더는 (n, L) 코드를 생성한다. 각각의 출력 코드가 소스 L-비트 블록에만 영향을 받고 선행 블록 또는 디지트에는 영향을 받지 않으므로 블록 코드는 비-메모리 코드이다. 코드율이 낮을수록 코드는 더 효율적이다. 그런데 블록 코딩은 제한적인 에러 검출 능력을 갖는다. 에러 비트의 수가 블록 코드의 에러 검출 능력을 초과하면, 디코딩 프로세스는 전송된 코드 워드가 아닌 유효 코드 워드를 출력할 수 있다. 이 경우 검출 오류가 발생한다.

또다른 공지된 에러 정정 기술은 컨벌루셔널 코드를 사용하는 것을 포함한다. 컨벌루셔널 코드는 블록 코드와는 달리 바로 앞의 수신 메시지 비트의 스트림에 영향을 받는다. 컨벌루셔널 코딩에서는 전송시 파손된 비트를 판정하는 방식으로 정보 비트가 엔코딩되고 디코딩된다. 컨벌루셔널 코드는 통상적으로 코드율, 코드의 제한 길이, 각종 패리티 방정식을 통해 설명된다.

예를 들어, L개의 정보 비트의 세트에 대해 n개의 코딩된 비트가 생성되는 L/n의 코드율과, 제한 길이 k를 갖는 컨벌루셔널 코드는 (k - 1) 비트 길이의 시프트 레지스터에서 구현될 수 있다. 매 간격마다 L개의 정보 비트가 레지스터로 시프트되고 n개 비트가 생성되어 전송된다. 코딩된 비트는 시프트 레지스터의 내용과 가장 최근에 입력된 비트의 조합(선형 대수 함수)으로 된다. 이러한 조합은 사용된 컨벌루셔널 코드에 따라 달라진다. 블록 코드와 달리, 컨벌루셔널 코드로부터 코딩된 비트는 정보 비트와 패리티 비트의 그룹으로 만들 수 없다.

전송된 비트는 수신기에서 디코딩된다. 수신기는 정보를 디코딩하기 위해 송신기/엔코더에서 사용하는 대응하는 코드에 관한 코드 파라미터를 알고 있다. 컨벌루셔널 디코딩은, 엔코딩된 비트가 몇 개의 인접한 정보 비트로부터 유도되므로 기존에 수신된 비트를 근거로 비트 에러가 발생한 정보를 판정함으로써 에러를 정정한다.

에러-정정 코드는 채널을 통해 도입된 에러들을 제거하려 한다. 물론 모든 에러가 정정가능한 것은 아니다. 그러므로, 에러 검출 코드를 사용하여 언제 에러 정정이 이루어 질 수 있으며 에러가 검출된 비트를 정정하기 위한 적절한 조치가 취해질 수 있는지를 판정한다. 따라서 컨벌루셔널 에러 정정 코드를 CRC와 같은 에러 검출 코드와 연관시켜 사용하여 비트 전송 에러의 검출 및 정정이 모두 가능한 더욱 확고한 통신 시스템을 제공할 수 있다.

컨벌루셔널 코딩은 양호한 디지탈 통신용 코딩 체계중 하나이며 에너지 효율성이 우수하다. 컨벌루셔널 코드를 위한 각종 디코딩 방법중, 비터비(Viterbi)의 최대 개연성 알고리즘이 가장 우수한 기술중 하나이다. 순차적 최대 개연성 시퀀스 산정법(SMLSE)의 한 형태인 비터비 알고리즘은 장치의 간결성을 제공하는 한편 최대 개연성 디코딩의 퍼포먼스 이점을 모두 갖는 것이다. 짧은 제한 길이 코드를 위한 디코더 구조는 비교적 간단하여, 초당 100 Mbit에 달하는 고속의 디코딩이 가능하다. 비터비 알고리즘에 대한 상세한 설명은 지. 데이빗 포나이 주니어(G. David Fornay, Jr)의 "비터비 알고리즘"(The Viterbi Algorithm) [Proceeding of the IEEE, 제61권, 제3호, 1973년 3월]에서 찾아 볼 수 있다.

최대 개연성 수신기는 실제 수신된 메시지 워드에 가장 근접하는 코드 워드를 선택한다. 2^L개의 코드 워드가 있기 때문에, 최대 개연성 결정은 2^L개의 워드를 기억하고 그 것을 수신된 워드와 비교하는 것을 수반한다. 그런데, L이 크면, 필요로 하는 계산이 매우 까다롭고 디코더가 아주 복잡해지므로, 이러한 계산은 비 실용적이다.

주요한 간략화 조치는 비터비 또는 SMLSE을 통해 이루어진다. 도 1a 및 1b를 보면, 코드율 = 1/2, k = 3인 컨벌루셔널 코더에 대한 상태도 및 격자도가 도시되어 있다. 도 1a에서, 4개 상태를 갖는 엔코더에 관하여 4개 상태(A, B, C, D) 각각은 단지 2개의 선행 상태를 갖는 것을 알 수 있다; 즉 각각의 상태에는 가능한 2개의 상태만을 통해 도달할 수 있으며, 각각의 상태에 대해 수신된 시퀀스와 가장 일치하는 경로(최소 길이 경로)만을 보유하면 된다. 도 1b는 상태간의 가능한 관계를 보여주는 격자도를 도시한 것이다. 수신된 시퀀스 비트가 주어지면, 디코더로부터의 출력 시퀀스가 수신된 시퀀스와 가장 일치하는 것이 되도록 격자도의 경로가 결정된다.

예를 들어, 수신된 처음 6 디지트가 010001이라고 가정하고, 6 디지트에 관한 3개 브랜치의 2개 경로가 도 1a의 상태 A, B, C, D 각각으로 통한다고 생각한다. 각 상태에 도달하는 2개 경로중, 수신된 시퀀스 010001와 가장 일치하는 하나만 보유된다. 이를 최소 길이 경로로 인용하기도 한다. 보유된 경로를 서바이버로 호칭한다. 제3 레벨 상태 A에는 2개의 경로 000000 및 111011가 도달한다. 이들 경로는 수신된 시퀀스 010001로부터 각각 2 및 3의 거리에 있다. 그러므로 제3 레벨 상태에서 서바이버는 000000이다. 이러한 절차를 상태 B, C, D에 대해 반복한다. 예를 들어, 3개 브랜치 후의 상태인 제3 레벨 상태 C에 도달하는 2개 경로가 001110 및 110101이고, 이들은 수신된 시퀀스 010001로부터 각각 5 및 2 거리에 있으므로, 제3 레벨 상태 C에서 서바이버는 110101이다. 유사하게 제3 레벨 상태 B 및 D에서 서바이버가 결정된다. 4개 경로를 제거하면, 4개 서바이버 경로만이 경쟁자이다. 다른 4개 경로를 제거하는 이유는 다음과 같다: 제3 레벨 상태 A에서 합병하는 2개 경로는 예를 들어 선행 2 데이타 디지트가 동일하다는 것을 의미한다. 그러므로 후속 데이타 디지트가 무엇인지에 상관없이 두 경로는 상태 A에서 합병하고 추후 공통 경로를 따른다. 서바이버 경로는 후속 데이타 디지트에 상관없이 두 경로간의 최소 거리 경로이다. 기억해야할 것은 4개의 서바이버 경로와 그들의 수신된 시퀀스와의 거리뿐이다.

일단 모든 제3 레벨 상태에서 서바이버가 결정되면, 다음 2개의 수신 디지트가 검사된다. 그 것이 11 이라고 하자(말하자면 수신 시퀀스는 01000111). 제4 레벨 상태 A로 합병하는 두 서바이버가 이제 합성된다. 제3 레벨의 상태 A 및 C에서 서바이버는 수신 시퀀스 01000111로부터 4 및 2 거리에 있는 경로 00000000 및 11010111를 각각 갖는 것이다. 그러므로, 제4 레벨 상태 A에서 서바이버는 경로 11010111 이다. 이러한 절차를 상태 B, C, D에 관해 반복하며 이러한 방식으로 종료시까지 계속한다. 마지막으로, 격자를 종결하고 궁극적으로 4개가 아닌 하나의 최종 경로를 결정할 수 있다. 이는 엔코더에서 최종 2 디지트가 예컨대 00이 되게 하는 것을 통해 이루어질 수 있다. 이렇게 하면 코드의 마지막 상태는 A가 된다(최종 2 디지트 00은 상태 A에 대응한다는 것에 주목한다). 결론적으로, 테일 비트로 불리우는 2개의 더미 00을 코더에 삽입하고 대응하는 4 코드 디지트를 전송한 후의 최종 서바이버는 서바이버 상태 A이다. 이를 격자도의 관점에서 보면 종료 상태의 수가 제1 제로(0)를 삽입함으로서 4개에서 2개(A 및 C)로 감소하고 제2 제로를 삽입함으로서 단일 종료 상태 A로 감소하는 것을 의미한다.

시작 비트 및 테일 비트로 알려진 종료 비트를 특정함으로서, 디코더는 완전한 코드 워드가 수신되었다면 디코딩할 수 있다. 그런데, 이렇게 하면 실제 메시지 정보 비트 뿐만 아니라 종료 비트도 코딩될 필요가 있기 때문에 오버헤드가 증가한다. 이러한 오버헤드를 줄이기 위해, 테일-바이팅(tail-biting)으로 알려진 기술이 사용된다. 이 기술에 따르면, 동일한 시작 및 종료 상태가 사용된다(예컨대, 상기 예에서 시작 및 종료 상태를 00으로 한다). 그런데, 오버헤드를 줄이면 시작 상태 또는 종료 상태를 알지 못하게 된다. 이는 디코더 복잡도를 적어도 계수 2 정도 증가시킨다. 테일-바이팅은 저 비트 에러율(BER)에서는 양호한 퍼포먼스를 제공하지만 BER이 높으면 퍼포먼스가 저하된다.

종료 상태를 판정하는 제3 방법은 각 상태와 연관하여 누산 에러 매트릭을 사용하는 것이다. 그러면 최소 누산 에러 매트릭을 갖는 종료 상태가 선택된다. 그러나 이 기술은 평균이 높아진다.

이러한 여러 가지 문제점을 극복하기 위해, 컨벌루셔널 엔코딩된 데이타 스트림의 버스트 각각에 대한 정확한 종료 상태를 검출함으로써 오 검출율 및 비트 에러율을 최소화하는데 사용될 수 있는 유연성 있는 알고리즘이 필요하다.

＜발명의 개요＞

본 발명의 목적은 낮은 오검출율 및/또는 낮은 비트 에러율을 제공함으로서 소스 품질 및 데이타 보전성은 유지하면서도 컨벌루셔널 코딩의 각 버스트에서 정확한 종료 상태를 판정하기 위한 디지탈 통신용의 개선된 디코딩 방법을 제공하려는 것이다.

본 발명의 다른 목적은 시스템 설계자의 특정 시스템 사양을 기초로 평균 BER 또는 오 검출에 대해 코딩/디코딩이 최적화되게 함으로서 디지탈 메시지에 대한 개선된 통신 및 디코딩 방법을 제공하려는 것이다.

전술한 목적 및 그 밖의 목적들은 컨벌루셔널 디코딩의 각 버스트에서 정확한 종료 상태를 판정하기 위해 테일 비트를 사용하지 않는 비터비 디코딩을 이용하여 달성된다.

비터비 알고리즘을 사용하는 종래의 디코딩 프로세스에서는 디코딩 격자의 시작 상태 및 종료 상태가 모두 판정되어야 한다. 시작 상태는 통상적으로 컨벌루셔널 엔코더의 알고있는 초기 상태에 의해 규정된다. 종료 상태는 통상적으로 코딩 버스트 끝의 알고 있는 테일 비트에 의해 규정된다. 전술한 바와 같이, 테일 비트 사용시의 결점은 오버헤드 비트가 추가되고 필요한 대역폭이 증가한다는 것이다. 테일 바이팅과 같은 다른 방법으로 또는 양호한 에러 매트릭스와 같은 소정의 특징을 양호하게 측정하여 종료 상태를 선택함으로서 테일 비트를 사용하지 않고 종료 상태를 판정할 수 있다. 그러나, 이러한 기술은 평균 BER 및 오 검출율이 높아질 수 있다.

본 발명은 오 검출율이 상당히 높아질 가능성이 없이 테일 비트를 사용하지 않고도 종료 상태를 판정함으로써 상기한 결점을 극복하는 것이다. 이는 가장 중요한 정보 비트를 버스트의 시작 부분에 배치하고 블록 코드(CRC)를 이용하여 이들을 초기에 코딩함으로서 달성된다. 그런 다음, 본 발명의 실시예에 따르면, 블록 코딩된 가장 중요한 정보 비트 및 나머지 비트는 B-버스트로 호칭되는 몇 개의 버스트로 분할된다. CRC는 가장 중요한 블록 엔코딩된 정보 비트의 끝과 B-버스트의 끝 사이의 각각의 B-버스트에 배치된다. 각각의 B-버스트는 컨벌루셔널 코드를 사용하여 C-버스트로 엔코딩된다. 버스트는 일단 컨벌루셔널 엔코딩되면, 4분 위상 시프트 키잉(QPSK) 또는 가우스 최소 시프트 키잉(GMK)과 같은 형태의 디지탈 변조 체계를 사용하여 통신 채널을 통해 보내진다. 수신기측에서, 복조된 소프트 비트는 컨벌루셔널 디코더로 보내져 비터비 알고리즘을 사용하여 정보 비트를 추출한다. 테일 비트 또는 테일 바이팅을 사용하는 대신, 가장 중요한 비트의 블록 디코딩을 통해 비터비 알고리즘의 종료 상태가 판정된다. 그러므로, 본 발명에 따르면, 모든 버스트에 대한 디코딩 프로세스를 모두 조합한 후 유효 블록 코드를 사용하여 종료 상태를 판정한다. B-버스트내의 CRC의 배치를 조정함으로써, 메시지의 통신은 평균 BER 또는 오 검출에 대하여 어플리케이션에 관한 최적화를 이룰 수 있다.

본 발명의 특징 및 장점들은 도면과 연관한 하기의 설명을 보면 더 잘 이해될 것이다:

도 1a는 컨벌루셔널 코더에서 사용하기 위한 상태도이고;

도 1b는 비터비 디코딩의 사용을 보여주는 예시적인 격자도이며;

도 2a 및 2b는 본 발명의 실시예에 따라 메시지를 형성하는 것을 도시한 것이며;

도 3은 코딩 버스트내의 CRC 패리티 비트의 배치와 평균 BER 및 오 검출율간의 관계를 도시한 것이며;

도 4a 및 4b는 버스트내의 CRC 배치의 예를 도시한 것이며;

도 5a는 오 검출율 및 프레임 에러율에서의 CRC 배치의 효과의 예를 도시한 것이며;

도 5b는 평균 BER에서의 CRC 배치의 효과의 예를 도시한 것이며;

도 6은 본 발명에서 사용하기 위한 예시적인 통신 시스템을 도시한 것이다.

본 발명의 여러 가지 특징들을 도면과 관련하여 설명하겠는데, 여기서 동일한 부분은 동일한 참조 문자를 부여했다.

전술한 바와 같이, 디지탈 통신 채널에서 잡음을 극복하기 위한 각종 코딩 기술이 사용되는데, 이러한 기술중 하나가 컨벌루셔널 코딩이다. 컨벌루셔널 코딩은 블록 코딩과는 달리 데이타 워드 자체의 메시지 비트 뿐만아니라 수신된 메시지 비트 바로 앞의 선행 데이타 디지트의 블록에도 의존한다. 이렇게 하면, 컨벌루셔널 코드는 무작위적인 에러를 정정하도록 설계될 수 있다. 컨벌루셔널 코드를 디코딩하는 한 가지 방법이 비터비 알고리즘이다. 그런데 비터비 디코딩의 사용시 문제점은 코딩된 정보의 종료 상태를 판정하는 것에 있다.

시작 상태는 오버헤드에 영향을 주지 않는 엔코더의 초기 상태에 의해 판정된다. 그러나, 테일 비트를 사용하여 메시지 비트의 코딩된 버스트의 종료를 판정하는 경우, 코딩된 버스트의 종료 상태를 식별하는데 필요한 별도의 비트(테일 비트)가 포함되기 때문에 오버헤드 및 대역폭이 원하지 않게 증가한다. 대안적으로, 시작 상태와 종료 상태를 동일하게 함으로써 테일 바이팅을 이용하여 상기 오버헤드를 제거할 수 있다. 테일-바이팅은 최종 m 비트를 시프트 레지스터에 초기 시작 상태로 배치하는 것을 통해 실행된다. 이러한 방식으로 종료 상태가 시작 상태와 정확히 동일하게 된다. 그러나 테일 바이팅은 낮은 BER의 통신 채널에서는 양호한 퍼포먼스를 보이지만, 높은 BER에서는 비트 에러의 수가 증가하여 종료 및 시작 상태를 놓치거나 부정확하게 검출할 수 있어서 퍼포먼스가 나빠진다. 그러므로, 본 발명에 따르면, 테일 비트 및 테일-바이팅이 필요없는 비터비 컨벌루셔널 디코딩이 실행되는 것이다.

도 2a에 도시된 본 발명의 한 실시예에 따르면, 임의의 데이타 비트 메시지(10)에서, 정보 비트의 제1 부분(12)이 나머지 정보 비트와 분리된다. 제1 부분은 예를 들어, 가장 중요하게 인식되는 비트를 포함한다. 가장 중요하게 인식되는 비트는 어플리케이션마다 다르다. 예를 들어, EIA/TIA IS-54에 따르면, 가장 중요한 비트는 프레임 에너지 및 처음 4개의 반사 계수와 관련된 코드 워드 비트를 포함한다. 음성의 에너지 레벨을 나타내는 이득 파라미터가 다른 예가 될 수 있다. 제1 부분이 나머지 정보 비트(11)로부터 분리된 후, 제1 부분은 블록 엔코딩되어 추가적인 CRC 비트(14)가 생긴다. 그런데, 전술한 바와 같이, 블록 코딩은 제한된 에러 검출 능력을 갖는다. 에러 비트의 수가 블록 코드의 에러 검출 능력을 초과하면, 코딩 프로세스는 전송된 코드 워드와 동일하지 않은 유효 코드 워드를 제공한다. 이 경우 오 검출이 발생한다.

그러므로, 본 발명에 따르면, 정보 비트(12), CRC 비트(14), 메시지(10)를 형성하는 나머지 정보 비트(11)가 컨벌루셔널 엔코딩된다. 어떤 블록 코딩을 사용하더라도 에러 검출 능력의 고유적인 제한성은 있다. 예컨대, 에러 비트의 수가 블록 코드의 에러 검출 능력을 초과한다면, 디코딩 프로세스는 실제 전송된 코드 워드가 아닌 유효 코드 워드를 출력할 수 있다. 이러한 경우, 오 검출이 발생한다. 또한, CRC 패리티 비트가 컨벌루셔널 코딩을 위한 코드 버스트의 종료 부분에 배치되었다면, 종료 상태를 부정확하게 추정하는 경우 많은 수의 에러 비트가 발생할 수 있다. 그 결과, 유효 코드 워드가 검출될 수 있으며, 오 검출이 발생하게 된다. 많은 어플리케이션에서 유효 코드 워드의 오 검출의 결과로 음성 압축 알고리즘에서 음성 품질이 나빠지는 것과 같이 소스 품질이 저하할 수 있다. 따라서, 본 발명의 실시예는 CRC 비트를 버스트의 시작부분 쪽으로 이동시켜 오 검출율을 감소시킨다. 이러한 개념이 도 2a에 버스트 맵핑으로 도시되어 있는데, 여기서 CRC 비트는 시작 비트 위치 SP로 이동되었다. 위치 SP가 선택되는 방법은 아래에 상세히 설명하겠다. CRC 비트를 위치 SP에 위치설정하기 위해 나머지 정보 비트(11)는 2개의 세그먼트(17' 및 17")로 분할된다. CRC 비트를 원하는 위치 SP에 위치설정하도록 버스트를 재배열한 후, 전체 버스트는 공지된 기술을 사용하여 컨벌루셔널 엔코딩되어 복합 코딩된 버스트(16)를 생성한다.

컨벌루셔널 코딩에서의 또다른 문제는 버스트 길이이다. 버스트 길이가 길수록 에러가 디코딩 격자에서 발생할 때 에러 전파의 잠재성이 커진다. 그러므로, 도 2b에 도시된 본 발명의 다른 실시예에 따르면, 에러 전파의 범위를 제한하기 위해 버스트 길이를 짧게하는 것이 바람직하다. 예를 들어, 통신 채널이 높은 BER을 발생하는 경우, 블록 코드 워드는 컨벌루셔널 코딩 이전에 몇 개의 버스트(15 및 15')로 분할될 수 있다.

예를 들어, 도 2b에서, 제1 부분(12)이 나머지 정보 비트로부터 분리되고 블록이 엔코딩된 다음, 메시지는 두 개의 버스트, 참조 번호(15)로 표시된 B-버스트 1 및 참조 번호(15')로 표시된 B-버스트 2,로 잘려진다. 예를 들어, 제1 부분(12)이 B-버스트(15 및 15')에 각각 할당된 두 개의 세그먼트(12' 및 12")로 분할될 수 있다. 유사하게, CRC 비트(14)는 두 세그먼트(14' 및 14")로 분할될 수 있다. 나머지 비트(11)는 도 2b에 도시된 것처럼 CRC 세그먼트(14' 및 14")와 연관하여 위치설정될 수 있는 4개의 위치(17', 17", 17''', 17'''')로 분리될 수 있다. 도 2a의 실시예와 유사하게, 버스트 맵핑이 실행되어 CRC 비트(14' 및 14")를 각각 시작 위치 SP1 및 SP2에 위치시킨다. CRC 비트의 특정 위치, 예컨대 도 2b에서 C1(14'), C2(14")는 예를 들면 메시지가 연관되어 있는 어플리케이션의 영향을 받는 것으로, 이는 다음에 자세히 설명하겠다. 버스트 맵핑후, 각각의 B-버스트(15 및 15")는 컨벌루셔널 엔코딩되어 각각 C-버스트(16 및 16')를 생성한다.

CRC 비트를 선택적으로 배치하는 기술을 도 3을 참고하여 설명하겠다. 정보 부분(12)과 상대적으로 CRC 비트를 이동시킴으로써, 평균 BER 퍼포먼스가 블록 디코딩 프로세스의 오 검출율과 맞 교환될 수 있게 하여 에러 퍼포먼스를 처리할 수 있다. 도 3을 보면, CRC 비트가 코드 버스트의 끝에 근접하여 배치될수록 평균 BER이 낮아지는 것을 알 수 있다. 왜냐하면 정확한 종료 상태의 판정이 더욱 신뢰성을 가지기 때문이다. 그런데, 부정확한 종료 상태의 판정시 에러 비트의 수가 블록 코딩의 에러 검출 능력을 초과할 수 있으므로, 블록 디코딩의 오 검출율은 CRC 시작 위치가 버스트의 끝 쪽으로 갈수록 높아진다.

한편, CRC 비트가 버스트의 시작 부분에서 정보 비트의 부분(12)에 근접하여 배치되면, 디코딩 프로세스는 CRC 비트에 도달하기까지 격자로 전진할 스테이지가 적기 때문에 오 검출율이 낮아진다. 그런데, 블록 코딩의 유효 코드 워드를 기초로하여 정확한 종료 상태를 가질 확률은 낮아지기 때문에 평균 BER은 높아진다. 본 발명에 따르면, 평균 BER이 더욱 중요한 통신 어플리케이션에서는 CRC 비트를 버스트의 끝에 근접하여 배치할 수 있으므로, 이 경우의 최적 퍼포먼스를 달성할 수 있다. 이에 비해, 오 검출율이 더 중요한 어플리케이션에서는 CRC 비트를 정보 비트의 부분(12)(말하자면, 가장 중요한 정보 비트)에 더 근접하게 배치할 수 있다. 또한, 버스트내의 CRC 비트의 배치를 반복적으로 조정하고 어떤 CRC 필드 위치가 양호한 퍼포먼스를 제공하는지 판정하도록 수신기에서 평가하는 것을 통해 CRC 비트의 배치를 특정 어플리케이션에 대해 미세 조절할 수 있다.

도 4a 및 4b를 보면, 메시지 버스트내의 시작 비트 위치(35 및 45)에 CRC 비트를 배치하는 한 예가 도시되어 있다. 상기 예에는 12개의 가장 중요한 비트, 33개의 나머지 정보 비트, 6개의 CRC 비트가 있다. 도 4a는 CRC 비트가 나머지 정보 비트의 35번째 비트 위치에서 시작하도록 배치된 것을 도시한다. 도 4b는 CRC 비트가 나머지 정보 비트의 45번째 비트 위치에서 시작하도록 배치된 대안적인 예를 도시한다.

두 가지 CRC 비트 배치 체계에 대한 퍼포먼스 특성을 도 5a 및 5b에 비교하였다.

도 5a에서 알 수 있듯이, CRC 필드가 코딩된 버스트내에서 비트 45의 시작 위치로부터 비트 35의 시작 위치 쪽으로 이동할수록 오검출율(MDR) 및 프레임 에러율(FER)이 감소한다. 또한 캐리어 대 잡음비가 개선될수록 차이는 커진다. 한편, 도 5b에 도시된 것처럼, 평균 BER은 CRC을 위치 45에서 35로 이동시키면 증가한다. 그러므로, 도 4a에 도시된 것처럼 CRC 비트를 비트 위치 35에서 시작하도록 배치하는 것은 MDR이 더 중요한 디지탈 음성 전송에서 사용할 수 있다. 반대로, 도 4b에 도시된 것처럼 CRC 비트를 비트 위치 45에서 시작하도록 배치하는 것은 평균 BER에 더 관심이 있는 팩시밀리 전송에서 사용될 수 있다.

그러므로, 본 발명은 각각의 버스트내의 위치에 CRC 비트를 선택적으로 배치하여 선택된 설계 요건을 최적화할 수 있다. 예를 들어, 시스템 설계자가 40 이상의 캐리어 대 잡음비에서 프레임 에러율이 0.05 이하인 시스템을 만들고자 한다면, CRC 필드를 45의 시작 비트 위치에(또는 가능하다면 그 이상에) 배치하는데, 그 비트 위치가 설계 요건을 만족시키면서 양호한 비트 에러율을 제공하기 때문이다. 한편, 비트 에러율에는 상관없이 오검출율을 최소화하는 것이 필요하다면, 시스템 설계자는 35(또는 그 이하)의 시작 비트 위치를 선택한다. 35 및 45의 비트 위치에 대해서만 곡선을 제공하였지만, 본 기술에 숙련된 사람이면 시스템 설계자가 특정 어플리케이션에 대한 설계 요건을 최적화할 수 있도록 임의의 잠재적인 CRC 필드 시작 비트 위치에 대한 곡선들도 모두 생성할 수 있다는 것을 알 것이다.

한 실시예에 따르면 도 6에 도시된 통신 시스템은 본 발명에 따른 코딩 및 디코딩 프로세스를 구현하는데 사용될 수 있다. 도 6에는 송신기(20) 및 수신기(30)가 도시되어 있다. 송신기(20)에서, 정보 비트는 프로세서(21)에 의해 전술한 부분(12) 및 나머지 정보 비트(11)로 분할된다. 분할후, 정보 비트의 부분(12)은 CRC/블록 엔코더(28)로 공급되며 여기서 부분(12)과 연관된 CRC 비트를 발생시킨다. 정보 비트 부분(12)이 블록 엔코딩된 다음, 프로세서(21)는 각 버스트의 비트를 시프트시켜 CRC 필드를 선택된 시작 위치로 이동시킨다. 그런 다음, 엔코딩될 정보의 비트를 시프트하는 시프트 레지스터(24)를 포함하는 컨벌루셔널 엔코더(22)에 모든 비트가 입력된다. 시프트 레지스터(24)는 제한된 수 k의 비트를 홀드하는데, 코드는 한 번에 k 비트씩 고려되기 때문에 k는 코드의 제한 길이로 알려져 있다. 라벨 B₁, B₂, B₃, B₄, ... B_k이 붙여진 시프트 레지스터(24)내의 비트는 조합 논리 회로망(26)에 인가되고 여기서 2 이상의 상이한 부울 조합의 비트를 발생시킨다. 회로망(26)에서 발생되는 조합은 전술한 코딩된 비트이며 C₁, C₂, ... C_L로 표시될 수 있다. 이렇게 엔코딩된 비트는 공지된 바와 같이 QPSK 또는 GMSK와 같은 디지탈 변조 체계를 이용하여 통신 채널을 통해 수신기(30)로 전송된다.

수신기는 정보 비트를 다시 데이타 비트 C₁, C₂, C₃, ... C_L로 변환하는 디코더(32)를 포함한다. 컨벌루셔널 디코딩된 메시지 비트에 대한 유효 코드 워드를 결정하기 위해 CRC/블록 디코더(31)가 제공된다. 유효 코드 워드가 블록 디코더에서 검출되면, 컨벌루셔널 디코더에 대한 종료 상태를 가리키는 것이다. 유효 종료 상태가 결정된 후, 메시지는 원래의 정보 비트로 분할될 수 있다.

본 발명이 실시예를 통해 설명되었지만, 본 기술분야의 숙련자이면 본 발명의 취지에서 벗어나지 않고도 실시예를 수정 및 변형할 수 있을 것이다. 전술한 실시예는 단지 설명을 위한 것이며 조금도 제한적으로 고려되어서는 않된다. 본 발명의 범위는 전술한 설명에 의해서라기 보다는 첨부된 청구범위에 의해 결정되는 것이며, 청구의 범위 내에 있는 모든 변형예 및 균등물은 이에 속하는 것이다.

Claims

다수의 정보 비트를 갖는 컨벌루셔널 엔코딩된 메시지의 종료 상태를 판정하기 위한 코딩 및 디코딩 방법에 있어서,

다수의 정보 비트를 제1 부분의 정보 비트와 나머지 정보 비트로 분할하는 단계;

제1 부분의 정보 비트를 블록 엔코딩 체계를 이용하여 엔코딩하여 패리티 비트를 발생시키는 단계;

블록 코딩된 정보 비트를 버스트의 시작 부분에 배치하고 뒤이어 나머지 정보 비트를 배치하며 블록 코딩된 정보 비트 뒤의 버스트 끝 앞에 패리티 비트를 배치하는 단계;

각각의 버스트를 컨벌루셔널 코드로 엔코딩하는 단계;

컨벌루셔널 코딩된 버스트를 전송하는 단계; 및

컨벌루셔널 코딩된 버스트를 수신하고 디코딩하는 단계를 구비하며,

여기서 각각의 버스트를 디코딩할 때 버스트의 종료 상태는 모든 버스트에 대한 컨벌루셔널 디코딩 프로세스를 조합한 후 검출된 유효 블록 코드 워드에 의해 판정되는 방법.
제1항에 있어서, 컨벌루셔널 엔코딩된 버스트를 디코딩하는 것이 비터비 디코딩에 의해 실행되는 방법.
제2항에 있어서, 비터비 디코딩이 테일 바이팅이 없는 버스트에서 실행되는 방법.
제1항에 있어서, 패리티 비트가 순환 리던던시 체크(CRC) 비트인 방법.
제4항에 있어서, 평균 비트 에러율(BER) 및 오 검출율이 메시지 전송에 대해 최적화되는 방법.
제5항에 있어서, 버스트에서 CRC 체크를 뒤에 배치함으로서 평균 BER이 감소되는 방법.
제5항에 있어서, 버스트에서 CRC 체크를 앞에 배치함으로서 오 검출율이 낮아지는 방법.
제1항에 있어서, 블록 코딩된 정보 비트 및 나머지 정보 비트를 몇 개의 버스트로 분할하는 단계를 더 구비하는 방법.
메시지 버스트를 송신 및 수신하기 위한 디지탈 통신 시스템에 있어서,

다수의 정보 비트를 갖는 상기 메시지 버스트를 송신하기 위한 송신기 유닛을 구비하며, 상기 송신기 유닛은

정보 비트의 일부를 나머지 정보 비트로부터 분리하는 수단과;

상기 정보 비트의 일부에 대한 체크워드를 발생시키는 패리티 비트 발생기와;

상기 나머지 정보 비트의 적어도 일부분이 메시지 버스트의 끝에 배치되도록 맵핑된 메시지 버스트를 발생시키기 위해 상기 정보 비트의 일부 및 상기 나머지 정보 비트중에 상기 체크워드를 선택적으로 위치설정하는 수단과;

맵핑된 메시지 버스트를 컨벌루셔널 엔코딩하는 수단을 포함하는 시스템.
제9항에 있어서, 송신된 엔코딩된 메시지 버스트를 수신하기 위한 수신기를 더 구비하고, 이 수신기는

메시지 버스트 디코더와;

패리티 비트 디코더를 포함하며;

여기서 각각의 메시지 버스트를 디코딩할 때 메시지 버스트의 종료 상태는 유효 블록 코드 워드의 검출에 의해 판정되는 시스템.
제10항에 있어서, 상기 엔코더가 컨벌루셔널 엔코더이고 상기 메시지 버스트 디코더가 컨벌루셔널 디코더인 시스템.
제11항에 있어서, 컨벌루셔널 엔코딩된 버스트의 디코딩은 테일 바이팅을 사용하지 않는 비터디 디코딩에 의해 수행되는 시스템.
제12항에 있어서, 패리티 비트가 순환 리던던시 체크(CRC) 비트인 시스템.
제10항에 있어서, 상기 체크워드를 선택적으로 위치설정하는 수단은 평균 비트 에러율(BER) 및 오 검출율이 메시지 전송에 대해 최적화되도록 상기 체크 워드를 위치설정하는 시스템.
제14항에 있어서, 버스트에서 체크워드를 뒤에 위치설정함으로서 평균 BER이 감소되는 시스템.
제14항에 있어서, 버스트에서 체크워드를 앞에 위치설정함으로서 오 검출율이 감소되는 시스템.
에러 검출 필드의 위치설정과 관련한 파라미터를 식별하는 단계;

상기 파라미터에 대한 원하는 값을 기초로 상기 메시지내의 상기 에러 검출 필드에 관한 위치를 선택하는 단계;

상기 에러 검출 필드가 상기 선택된 위치에 위치설정되도록 상기 메시지내의 정보 비트를 시프트하는 단계; 및

상기 시프트된 메시지를 컨벌루셔널 엔코딩하는 단계를 구비하는 메시지 코딩 방법.
제17항에 있어서, 상기 에러 검출 필드가 CRC 필드인 방법.
제17항에 있어서, 파라미터를 식별하는 상기 단계가 프레임 에러율, 오 검출율, 비트 에러율중 적어도 하나를 식별하는 단계를 더 구비하는 방법.