JPH07202956A - 最小コストインデックスレジスタを有すデジタル受信機 - Google Patents
最小コストインデックスレジスタを有すデジタル受信機Info
- Publication number
- JPH07202956A JPH07202956A JP6279633A JP27963394A JPH07202956A JP H07202956 A JPH07202956 A JP H07202956A JP 6279633 A JP6279633 A JP 6279633A JP 27963394 A JP27963394 A JP 27963394A JP H07202956 A JPH07202956 A JP H07202956A
- Authority
- JP
- Japan
- Prior art keywords
- cost
- register
- receiver
- minimum
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Power Engineering (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 本発明は一般的にデジタル受信機の分野に関
し、特にトレリス復号技術を使用するそのような受信機
に関する。 【構成】 チャンネルの符号間干渉にさらされる畳込み
符号の情報は、トレリスを通過する最小コストパスを計
算することにより復号化される。トレリスは既知の状態
で終了する。協調プロセッサ（７）ＥＣＣＰのオープン
アーキテクチャを開拓して、最小コスト状態が、それ
が既知であるか、つまり正しい状態であるかの確認のた
め使用される。もし正しくない場合、可能な既知の状態
がＤＳＰ（７）によりＥＣＣＰのアクティブ レジスタ
の内部で調査されて、すべての可能な状態にわたる最低
コストの状態が選択される。
し、特にトレリス復号技術を使用するそのような受信機
に関する。 【構成】 チャンネルの符号間干渉にさらされる畳込み
符号の情報は、トレリスを通過する最小コストパスを計
算することにより復号化される。トレリスは既知の状態
で終了する。協調プロセッサ（７）ＥＣＣＰのオープン
アーキテクチャを開拓して、最小コスト状態が、それ
が既知であるか、つまり正しい状態であるかの確認のた
め使用される。もし正しくない場合、可能な既知の状態
がＤＳＰ（７）によりＥＣＣＰのアクティブ レジスタ
の内部で調査されて、すべての可能な状態にわたる最低
コストの状態が選択される。
Description
【０００１】
【発明の分野】本発明は一般的にデジタル受信機の分野
に関し、特にトレリス復号技術を使用するそのような受
信機に関する。
に関し、特にトレリス復号技術を使用するそのような受
信機に関する。
【０００２】
【技術背景】通信技術は元々伝送媒体として銅線を使用
して発達したけれども、伝送媒体として自由空間を使用
する無線技術について多くの関心がありまた商業活動が
ある。無線技術は利用者を、伝送媒体と電気的に接続し
なければならないという物理的制約から解放する。そし
てこのため自動車運転のような業務に就いている人々に
とって極めて有用である。
して発達したけれども、伝送媒体として自由空間を使用
する無線技術について多くの関心がありまた商業活動が
ある。無線技術は利用者を、伝送媒体と電気的に接続し
なければならないという物理的制約から解放する。そし
てこのため自動車運転のような業務に就いている人々に
とって極めて有用である。
【０００３】無線技術を発達させた初期の商業活動はア
ナログ伝送を用いた。スペクトルの利用効率の向上に対
する関心が深まるなかで、デジタル伝送システムが発達
してきて、結局大多数の無線通信がデジタル伝送システ
ムを利用することは確かである。デジタルシステムは情
報を０か１のどちらかとして伝送する。正確な情報伝送
は、伝送された１を１として、そして伝送された０を０
として確かに検出できるか否かに依存する。低い受信信
号パワー、そして例えば送信機と受信機の間の反射物体
で引き起こされるマルチ伝送パスのような要素があるた
め、正確な検出は必ずしも簡単ではない。エラー訂正技
術はデジタル通信システムの正確さを向上させるため開
発されてきた。
ナログ伝送を用いた。スペクトルの利用効率の向上に対
する関心が深まるなかで、デジタル伝送システムが発達
してきて、結局大多数の無線通信がデジタル伝送システ
ムを利用することは確かである。デジタルシステムは情
報を０か１のどちらかとして伝送する。正確な情報伝送
は、伝送された１を１として、そして伝送された０を０
として確かに検出できるか否かに依存する。低い受信信
号パワー、そして例えば送信機と受信機の間の反射物体
で引き起こされるマルチ伝送パスのような要素があるた
め、正確な検出は必ずしも簡単ではない。エラー訂正技
術はデジタル通信システムの正確さを向上させるため開
発されてきた。
【０００４】通信システムの正確さを進歩させるため開
発され、あるいは利用されてきたいくつかの技術を簡潔
に紹介する。情報は畳込み符号として符号化されるかも
知れない。この符号化技術は、データストリームすなわ
ち送信情報のビットをインターリーブすることによりバ
ーストチャンネル雑音の効果を減少させる。送信の正確
さは、ビットストリームのシングルビットの場所にあ
る、復号化過程でエラー訂正のために使用される符号化
マルチプルビットを含むことによって更に進歩した。典
型的なエラー訂正方法はビタビアルゴリズムである。し
かしながら、ビタビアルゴリズムを使用することは畳み
込み符号に限定されるわけではない。最尤シーケンス評
価（ＭＬＳＥ）均一化とほかのコード化されたビットス
トリームに応用可能である。畳み込み符号化とビタビア
ルゴリズムの解説については、Ｒ．スティール編「モー
ビルラジオコミュニケーション」のウォングとハンゾ執
筆の第４章チャンネル符号化を参照。
発され、あるいは利用されてきたいくつかの技術を簡潔
に紹介する。情報は畳込み符号として符号化されるかも
知れない。この符号化技術は、データストリームすなわ
ち送信情報のビットをインターリーブすることによりバ
ーストチャンネル雑音の効果を減少させる。送信の正確
さは、ビットストリームのシングルビットの場所にあ
る、復号化過程でエラー訂正のために使用される符号化
マルチプルビットを含むことによって更に進歩した。典
型的なエラー訂正方法はビタビアルゴリズムである。し
かしながら、ビタビアルゴリズムを使用することは畳み
込み符号に限定されるわけではない。最尤シーケンス評
価（ＭＬＳＥ）均一化とほかのコード化されたビットス
トリームに応用可能である。畳み込み符号化とビタビア
ルゴリズムの解説については、Ｒ．スティール編「モー
ビルラジオコミュニケーション」のウォングとハンゾ執
筆の第４章チャンネル符号化を参照。
【０００５】ビタビ復号器は、フォワードエラー訂正を
提供する最尤復号法である。復号法の記述については、
例えば、１９８５年１月８日クンバートソン他出願の米
国特許４，４９３，０８２を参照のこと。各状態は多数
のビットで表される。直前先行する可能な状態と後に続
く状態の数は限られている。ある状態から別の状態への
遷移は一つのブランチとして定義される。相互に接続さ
れた一連のブランチの連鎖をパスと呼ぶ。前述したよう
に、いくつかの遷移は許されていない。非許可遷移の結
果としてのパスが除外された場合、復号に関するコンピ
ュータ処理効率が向上する。ブランチメトリックは各ブ
ランチ毎に計算され、累積されたメトリックは、どのパ
スが残るか、残らないか決めるために使用される。
提供する最尤復号法である。復号法の記述については、
例えば、１９８５年１月８日クンバートソン他出願の米
国特許４，４９３，０８２を参照のこと。各状態は多数
のビットで表される。直前先行する可能な状態と後に続
く状態の数は限られている。ある状態から別の状態への
遷移は一つのブランチとして定義される。相互に接続さ
れた一連のブランチの連鎖をパスと呼ぶ。前述したよう
に、いくつかの遷移は許されていない。非許可遷移の結
果としてのパスが除外された場合、復号に関するコンピ
ュータ処理効率が向上する。ブランチメトリックは各ブ
ランチ毎に計算され、累積されたメトリックは、どのパ
スが残るか、残らないか決めるために使用される。
【０００６】更にとりわけ、コストがトレリスの各ブラ
ンチ毎に計算される。そして、これらコストはパスのコ
ストを計算するのに使用される。復号情報を表示するの
に最終的に選択された、トレリスを通過したパスは最低
コストのパスである。しかしながら、最低コストのパス
は許可されていないと分かっている状態で終るかもしれ
ない。この状況で、ここで記述した技術はトレリスを通
過する間違ったパスを生成する。
ンチ毎に計算される。そして、これらコストはパスのコ
ストを計算するのに使用される。復号情報を表示するの
に最終的に選択された、トレリスを通過したパスは最低
コストのパスである。しかしながら、最低コストのパス
は許可されていないと分かっている状態で終るかもしれ
ない。この状況で、ここで記述した技術はトレリスを通
過する間違ったパスを生成する。
【０００７】
【発明の要約】本発明の典型的な具体例に従って、デジ
タルシグナルプロセッサと、このデジタル シグナルプ
ロセッサで制御されるエラー訂正協調プロセッサとを併
せ持つデジタル通信の受信機を説明する。この協調プロ
セッサはイクストリーマム（極端）コストインデックス
レジスタを持つ。畳込み符号化された受信情報を復号す
る手段が、受信符号情報の可能な状態を表示するトレリ
スを通したパスと関連付けてコスト計算する。イクスト
リーマムコストとこのイクストリーマムコストと関連す
る状態をＥＣＣＰのレジスタに書き込む手段もある。も
しイクストリーマムコスト状態が許された状態である場
合、イクストリーマムコストの状態と許可状態とを比較
する手段がそのとき決定する。もしこの状態が許可状態
でない場合、書き込み手段は、最低コスト許可状態のコ
ストを、イクストリーマムコストインデックスレジスタ
ーに書き込む。これは、オープンアーキテクチュアであ
るがゆえ実行可能である。すなわち、ＤＳＰはＥＣＣＰ
のレジスターに直接アクセスできて、しかももし必要な
場合には内容変更ができる。より良い具体例ではイクス
トリーマムは最小である。
タルシグナルプロセッサと、このデジタル シグナルプ
ロセッサで制御されるエラー訂正協調プロセッサとを併
せ持つデジタル通信の受信機を説明する。この協調プロ
セッサはイクストリーマム（極端）コストインデックス
レジスタを持つ。畳込み符号化された受信情報を復号す
る手段が、受信符号情報の可能な状態を表示するトレリ
スを通したパスと関連付けてコスト計算する。イクスト
リーマムコストとこのイクストリーマムコストと関連す
る状態をＥＣＣＰのレジスタに書き込む手段もある。も
しイクストリーマムコスト状態が許された状態である場
合、イクストリーマムコストの状態と許可状態とを比較
する手段がそのとき決定する。もしこの状態が許可状態
でない場合、書き込み手段は、最低コスト許可状態のコ
ストを、イクストリーマムコストインデックスレジスタ
ーに書き込む。これは、オープンアーキテクチュアであ
るがゆえ実行可能である。すなわち、ＤＳＰはＥＣＣＰ
のレジスターに直接アクセスできて、しかももし必要な
場合には内容変更ができる。より良い具体例ではイクス
トリーマムは最小である。
【０００８】
【詳細な説明】本発明は通信に有用な送受信機を典型的
な具体例として参照しながら説明する。図１は、音声帯
域コーデック５に接続されるスピーカ１とマイク３を有
す送受信機を示すブロック図である。コーデック５は、
埋め込み型エラー訂正協調プロセッサ（ＥＣＣＰ）を持
つデジタルシグナルプロセッサ（ＤＳＰ）７に接続され
ている。ＤＳＰはＥＣＣＰの制御を行い、この関係を表
現するのに通常使われる用語はマスタースレーブであ
る。ＤＳＰ７は、変換ユニット１５に接続されているベ
ースバンドコーデック１３に接続されている。変換ユニ
ット１５は周波数のアップ・ダウン変換の実行及びアン
テナ１７への信号送出、アンテナからの受信を行う。コ
ントローラ１９は図示するようにコーデック５、ＤＳＰ
７、コーデック１３及び変換ユニット１５に付けられて
いる。次の説明から明らかなように、アーキテクチャは
オープンであるといえる。すなわちＤＳＰはＥＣＣＰの
範囲内でレジスタをアクセスできて内容変更ができる。
ＤＳＰとＥＣＣＰを除いてここで記述したすべての要素
は、この分野の専門家にはよく知られており、これ以上
の説明なしにそのような専門家にはたやすく実現でき
る。ＤＳＰとＥＣＣＰについては本発明を理解するため
にさらに詳細に説明する必要がある。
な具体例として参照しながら説明する。図１は、音声帯
域コーデック５に接続されるスピーカ１とマイク３を有
す送受信機を示すブロック図である。コーデック５は、
埋め込み型エラー訂正協調プロセッサ（ＥＣＣＰ）を持
つデジタルシグナルプロセッサ（ＤＳＰ）７に接続され
ている。ＤＳＰはＥＣＣＰの制御を行い、この関係を表
現するのに通常使われる用語はマスタースレーブであ
る。ＤＳＰ７は、変換ユニット１５に接続されているベ
ースバンドコーデック１３に接続されている。変換ユニ
ット１５は周波数のアップ・ダウン変換の実行及びアン
テナ１７への信号送出、アンテナからの受信を行う。コ
ントローラ１９は図示するようにコーデック５、ＤＳＰ
７、コーデック１３及び変換ユニット１５に付けられて
いる。次の説明から明らかなように、アーキテクチャは
オープンであるといえる。すなわちＤＳＰはＥＣＣＰの
範囲内でレジスタをアクセスできて内容変更ができる。
ＤＳＰとＥＣＣＰを除いてここで記述したすべての要素
は、この分野の専門家にはよく知られており、これ以上
の説明なしにそのような専門家にはたやすく実現でき
る。ＤＳＰとＥＣＣＰについては本発明を理解するため
にさらに詳細に説明する必要がある。
【０００９】受信情報は典型的に、符号化された情報で
あろう。典型的な符号化技術は、チャンネル バースト
エラーを低減するのに使われる畳込み符号化である。
ＭＬＳＥ等価は、たとえば多重反射のようないくつかの
原因で起きるが、通信システムの信頼性向上のため低減
されねばならないところの符号間干渉の効果を軽減する
手段である。
あろう。典型的な符号化技術は、チャンネル バースト
エラーを低減するのに使われる畳込み符号化である。
ＭＬＳＥ等価は、たとえば多重反射のようないくつかの
原因で起きるが、通信システムの信頼性向上のため低減
されねばならないところの符号間干渉の効果を軽減する
手段である。
【００１０】ＥＣＣＰの一部分を図２でさらに詳細に示
している。ブランチメトリックユニット１５４はアップ
デート（更新）ユニット１１５４に接続されている。こ
のユニットはトレースバック（追跡）ＲＡＭ１１５８と
トレースバック（追跡）ユニット１１６０に接続されて
いる。トレースバックＲＡＭ１１５８とトレースバック
ユニット１１６０とも接続されている。トレースバック
ユニット１１６０はＤＳＰとも接続されているが、ここ
では単純な理由から図示していない。
している。ブランチメトリックユニット１５４はアップ
デート（更新）ユニット１１５４に接続されている。こ
のユニットはトレースバック（追跡）ＲＡＭ１１５８と
トレースバック（追跡）ユニット１１６０に接続されて
いる。トレースバックＲＡＭ１１５８とトレースバック
ユニット１１６０とも接続されている。トレースバック
ユニット１１６０はＤＳＰとも接続されているが、ここ
では単純な理由から図示していない。
【００１１】各要素の動作を簡単に説明する。ブランチ
メトリックユニット１５４はブランチメトリックスをア
ップデートユニット１１５４へ転送する。加算−比較−
選択動作後の組み合せパスが、トレースバックＲＡＭ１
１５８に書き込まれる。最小コストインデックスがトレ
ースバックユニット１１６０のレジスタＭＩＤＸに書き
込まれる。最小累積コストは典型的にレジスタＭＡＣに
書き込まれる。このコストのインデックスは許可状態の
インデックスと比較される。もしそれが最小コスト状態
でない場合、ＤＳＰがＭＩＤＸレジスタの中の情報を書
き直す。すなわち、最低コストの許可状態のコストイン
デックスが、最小コストインデックスレジスタの中に書
き込まれる。この情報は次にトレースバックを実行する
ことに使われる。最終的にＥＣＣＰからの出力は復号さ
れた符号である。
メトリックユニット１５４はブランチメトリックスをア
ップデートユニット１１５４へ転送する。加算−比較−
選択動作後の組み合せパスが、トレースバックＲＡＭ１
１５８に書き込まれる。最小コストインデックスがトレ
ースバックユニット１１６０のレジスタＭＩＤＸに書き
込まれる。最小累積コストは典型的にレジスタＭＡＣに
書き込まれる。このコストのインデックスは許可状態の
インデックスと比較される。もしそれが最小コスト状態
でない場合、ＤＳＰがＭＩＤＸレジスタの中の情報を書
き直す。すなわち、最低コストの許可状態のコストイン
デックスが、最小コストインデックスレジスタの中に書
き込まれる。この情報は次にトレースバックを実行する
ことに使われる。最終的にＥＣＣＰからの出力は復号さ
れた符号である。
【００１２】最小コストはトレリスを通過したパスのコ
ストを計算して得られる。これは、制約長３のトレリス
線図である図３を考察すると理解がさらに深まる。可能
な状態は００、０１、１０および１１である。情報ビッ
トは最上段に示している。たくさんの可能な状態が記述
されている。最もありそうな状態遷移が実線で示されて
いる。最もなさそうな遷移が点線で示されている。各状
態のコストはこの分野でよく知られている方法で計算さ
れ、コストとそのパスの両方がＲＡＭに記録される。
ストを計算して得られる。これは、制約長３のトレリス
線図である図３を考察すると理解がさらに深まる。可能
な状態は００、０１、１０および１１である。情報ビッ
トは最上段に示している。たくさんの可能な状態が記述
されている。最もありそうな状態遷移が実線で示されて
いる。最もなさそうな遷移が点線で示されている。各状
態のコストはこの分野でよく知られている方法で計算さ
れ、コストとそのパスの両方がＲＡＭに記録される。
【００１３】多くのデータ通信システムにおいて、既知
のビットがデータストリームの特定の場所で送信され
る。例えばＧＳＭプロトコルは、既知のビット、すなわ
ち送信の最初と最後の両方に３つの０を持つ。この情報
は本発明において有用である。最小コスト計算が完了し
た後、最小コストと関連した最終状態が、その計算が正
確かどうか、つまり送信される際知られているビットと
符合しているかどうか確認するのに使われる。もしそう
でないなら、最小コストの許可状態または候補状態が選
択される。
のビットがデータストリームの特定の場所で送信され
る。例えばＧＳＭプロトコルは、既知のビット、すなわ
ち送信の最初と最後の両方に３つの０を持つ。この情報
は本発明において有用である。最小コスト計算が完了し
た後、最小コストと関連した最終状態が、その計算が正
確かどうか、つまり送信される際知られているビットと
符合しているかどうか確認するのに使われる。もしそう
でないなら、最小コストの許可状態または候補状態が選
択される。
【００１４】これまでの送受信機と対比してみると、本
発明による送受信機は内部コストレジスタをアクセスす
る手段を持っている。特にＤＳＰとＥＣＣＰはアドレス
レジスタとデータレジスタの対を通して可能な状態のコ
ストを読み取る機構を持っている。書き込み動作は、低
コストに対して最もありそうな状態を、ならびに高コス
トに対してはより無さそうな状態を初期化する。読み込
み動作は許可状態の累積コストを読むため実行される。
ＤＳＰにおいては、選択されたコストを持つ状態と最も
ありそうな最終状態との比較が行われる。もし必要な
ら、最もありそうな最終状態と関連したインデックス
が、ＥＣＣＰで選択された値をそれによって上書きし
て、最小コストインデックスレジスタに書き込まれる。
言い替えると、ＤＳＰはＥＣＣＰ（ＭＩＤＸ）の中の最
小コストインデックスレジスタを読み込む手段を持って
いる。それは、可能な候補状態と関連したコストを読み
込み、ＤＳＰでそのコストを比較し、そして最小コスト
で候補状態を選択するさらに進んだ手段である。最小コ
ストインデックスをＭＩＤＸに書き込む手段でもある。
発明による送受信機は内部コストレジスタをアクセスす
る手段を持っている。特にＤＳＰとＥＣＣＰはアドレス
レジスタとデータレジスタの対を通して可能な状態のコ
ストを読み取る機構を持っている。書き込み動作は、低
コストに対して最もありそうな状態を、ならびに高コス
トに対してはより無さそうな状態を初期化する。読み込
み動作は許可状態の累積コストを読むため実行される。
ＤＳＰにおいては、選択されたコストを持つ状態と最も
ありそうな最終状態との比較が行われる。もし必要な
ら、最もありそうな最終状態と関連したインデックス
が、ＥＣＣＰで選択された値をそれによって上書きし
て、最小コストインデックスレジスタに書き込まれる。
言い替えると、ＤＳＰはＥＣＣＰ（ＭＩＤＸ）の中の最
小コストインデックスレジスタを読み込む手段を持って
いる。それは、可能な候補状態と関連したコストを読み
込み、ＤＳＰでそのコストを比較し、そして最小コスト
で候補状態を選択するさらに進んだ手段である。最小コ
ストインデックスをＭＩＤＸに書き込む手段でもある。
【００１５】最小コストインデックスレジスタの目的は
エラーの初期検出と訂正である。このレジスタは２つの
エラー訂正方法を提供している。ＭＬＳＥ等価がＩＳＩ
とバーストエラーを軽減する一方で、このレジスタは、
ＭＬＳＥ等価がどんなエラーをしたかしなかったかにつ
いて利用者が観測することを可能にする。この特別な保
護は２つの異なった方向に利用されるかも知れない。第
１は、もしＭＬＳＥ等価器がエラーを誘発するとした
ら、利用者はこのレジスタを正しい値（テールビット）
に再初期化することにより、正しい方向で復号化を進め
られる。第２は、パワー節約という理由から、もしエラ
ーが左あるいは右のテール ビットの付近で検出された
らそれだけで、利用者は適合ＭＬＳＥ等価の助けを借り
られる。それゆえ、エラーが起きたか起きなかったか知
るために復号器が全体シーケンスを復号するまで待つ事
なしに、利用者は初期段階でエラー検出できて、しかも
エラーが発生しただけで適合等価を再スタートできる。
エラーの初期検出と訂正である。このレジスタは２つの
エラー訂正方法を提供している。ＭＬＳＥ等価がＩＳＩ
とバーストエラーを軽減する一方で、このレジスタは、
ＭＬＳＥ等価がどんなエラーをしたかしなかったかにつ
いて利用者が観測することを可能にする。この特別な保
護は２つの異なった方向に利用されるかも知れない。第
１は、もしＭＬＳＥ等価器がエラーを誘発するとした
ら、利用者はこのレジスタを正しい値（テールビット）
に再初期化することにより、正しい方向で復号化を進め
られる。第２は、パワー節約という理由から、もしエラ
ーが左あるいは右のテール ビットの付近で検出された
らそれだけで、利用者は適合ＭＬＳＥ等価の助けを借り
られる。それゆえ、エラーが起きたか起きなかったか知
るために復号器が全体シーケンスを復号するまで待つ事
なしに、利用者は初期段階でエラー検出できて、しかも
エラーが発生しただけで適合等価を再スタートできる。
【００１６】商品として入手できるビタビ復号器は、符
号化された入力と復号化された符号出力を持つブラック
ボックスである。ＥＣＣＰの説明により利用者は、エラ
ー検出ができ、条件付で正しい方向で復号化できるよう
導かれる。ここで記述された具体例とは違った別の例
は、この分野の専門家により容易に考え付くだろう。た
とえば、送受信機が説明されたけれど、送信機の機能が
いくつかの例で除外されたかも知れないし、最終的装置
は受信機である。付け加えると、解説は最小コストの見
地から行ったけれど、メトリックが反転して、最大コス
トが計算されるかも知れない。このようにしてコスト
インデックスレジスタは実際にイクストリーマムコスト
インデックスレジスタである。
号化された入力と復号化された符号出力を持つブラック
ボックスである。ＥＣＣＰの説明により利用者は、エラ
ー検出ができ、条件付で正しい方向で復号化できるよう
導かれる。ここで記述された具体例とは違った別の例
は、この分野の専門家により容易に考え付くだろう。た
とえば、送受信機が説明されたけれど、送信機の機能が
いくつかの例で除外されたかも知れないし、最終的装置
は受信機である。付け加えると、解説は最小コストの見
地から行ったけれど、メトリックが反転して、最大コス
トが計算されるかも知れない。このようにしてコスト
インデックスレジスタは実際にイクストリーマムコスト
インデックスレジスタである。
【図１】図１は送受信機を示すブロック図である。
【図２】図２はＥＣＣＰの一部分を示す回路図である。
【図３】図３は、トレリスのパスを求める最小コスト計
算を理解する際役立つトレリス線図である。
算を理解する際役立つトレリス線図である。
１５４ ブランチメトリックユニット １１５４ アップデートユニット １１５８ トレースバックＲＡＭ １１６０ トレースバックユニット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー スチーヴン エラード イギリス国 アールジー12 ５ユーエー, バークシャー，ビンフィールド，ボルトン ズ レーン 29 (72)発明者 モハメッド シャフィウル モビン アメリカ合衆国 18052 ペンシルヴァニ ア，ホワイトホール，コーナーストーン プレイス 112 (72)発明者 ホマヨーン サム アメリカ合衆国 18106 ペンシルヴァニ ア，ウェスコスヴィル，クラブ ハウス レーン 6073
Claims (6)
- 【請求項１】デジタルシグナルプロセッサ（７）および
内部エラー訂正協調プロセッサ（７、ＥＣＣＰ）からな
るデジタル通信用受信機において；該協調プロセッサ
（７、ＥＣＣＰ）は該デジタルシグナルプロセッサ
（７）により制御されており；該内部エラー訂正協調プ
ロセッサ（７、ＥＣＣＰ）はイクストリーマムコストイ
ンデックスレジスタ（１１６０ ＭＩＤＸ）を有してお
り；受信符号化情報（１５、１５４）の復号手段を有
し、該手段は該符号化情報シーケンスの可能な状態を表
示するトレリスを通じたパスと関連してコスト計算する
ことを特徴とし；ある状態の該最小コストインデックス
をイクストリーマムコストインデックスレジスタ（１１
６０、ＭＩＤＸ）へ書き込む手段を有し；ならびに該状
態のコストを許可状態の該イクストリーマムコストと比
較する手段（７、ＤＳＤ）を有し且つ、該状態が許可状
態ではない場合は、最低コストの許可状態のインデック
スを該イクストリーマムコストインデックスレジスタへ
書き込む手段であることを特徴とするデジタル通信用受
信機。 - 【請求項２】請求項１に記載の受信機において、該イク
ストリーマムが最小であることを特徴とするデジタル通
信用受信機。 - 【請求項３】請求項１に記載の受信機において、情報の
該復号手段（１５、１５４）が符号化情報の復号手段か
らなることを特徴とするデジタル通信用受信機。 - 【請求項４】請求項２に記載の受信機において、該比較
手段（７）が更に該エラー訂正協調プロセッサ（１１６
０、ＭＩＤＸ）の最小コストインデックスレジスタ（１
１６０、ＭＩＤＸ）を読み取る手段からなることを特徴
とするデジタル通信用受信機。 - 【請求項５】請求項４に記載の受信機において、該比較
手段（７）が更に、可能な候補状態と関連したコストを
読み取り、且つＤＳＰでコストを比較し、且つ次の最低
コストで状態を選択する手段からなることを特徴とする
デジタル通信用受信機。 - 【請求項６】請求項５に記載の受信機において、該比較
手段（ＤＳＤ）が更に、最小コストインデックスを該最
小コストインデックスレジスタ（１１６０、ＭＩＤＸ）
へ書き込む手段からなることを特徴とするデジタル通信
用受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/152,805 US5513220A (en) | 1993-11-16 | 1993-11-16 | Digital receiver with minimum cost index register |
| US152805 | 1993-11-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202956A true JPH07202956A (ja) | 1995-08-04 |
Family
ID=22544528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6279633A Pending JPH07202956A (ja) | 1993-11-16 | 1994-11-15 | 最小コストインデックスレジスタを有すデジタル受信機 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5513220A (ja) |
| EP (1) | EP0655843B1 (ja) |
| JP (1) | JPH07202956A (ja) |
| KR (1) | KR100313179B1 (ja) |
| DE (1) | DE69423183T2 (ja) |
| TW (1) | TW306105B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08237144A (ja) * | 1994-09-05 | 1996-09-13 | Sgs Thomson Microelectron Sa | ビタビアルゴリズムを実施するための信号処理回路 |
| KR100421849B1 (ko) * | 1998-12-17 | 2004-06-24 | 엘지전자 주식회사 | 주프로세서의디지털신호프로세서운용방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690750B1 (en) * | 1999-12-23 | 2004-02-10 | Texas Instruments Incorporated | Flexible Viterbi decoder for wireless applications |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ198844A (en) * | 1980-11-14 | 1984-05-31 | Plessey Overseas | Digital information transmission: two dimensional code |
| JPS62203427A (ja) * | 1986-03-03 | 1987-09-08 | Nec Corp | ビタビ復号法 |
| US4823346A (en) * | 1986-04-16 | 1989-04-18 | Hitachi, Ltd. | Maximum likelihood decoder |
| US4748626A (en) * | 1987-01-28 | 1988-05-31 | Racal Data Communications Inc. | Viterbi decoder with reduced number of data move operations |
| DE3725655A1 (de) * | 1987-08-03 | 1989-02-16 | Ant Nachrichtentech | Verfahren zum auswerten von zweig- und pfadmetriken sowie anordnung |
| US5185747A (en) * | 1989-11-29 | 1993-02-09 | Technophone Ltd. | Data symbol estimation |
| US5151904A (en) * | 1990-09-27 | 1992-09-29 | The Titan Corporation | Reconfigurable, multi-user viterbi decoder |
| FR2669445B1 (fr) * | 1990-11-15 | 1993-01-08 | Alcatel Radiotelephone | Dispositif prevu pour le traitement de l'algorithme de viterbi comprenant un processeur et un operateur specialise. |
| US5220570A (en) * | 1990-11-30 | 1993-06-15 | The Board Of Trustees Of The Leland Stanford Junior University | Programmable viterbi signal processor |
-
1993
- 1993-11-16 US US08/152,805 patent/US5513220A/en not_active Expired - Lifetime
- 1993-12-06 TW TW082110283A patent/TW306105B/zh not_active IP Right Cessation
-
1994
- 1994-11-09 DE DE69423183T patent/DE69423183T2/de not_active Expired - Lifetime
- 1994-11-09 EP EP94308226A patent/EP0655843B1/en not_active Expired - Lifetime
- 1994-11-15 KR KR1019940029896A patent/KR100313179B1/ko not_active IP Right Cessation
- 1994-11-15 JP JP6279633A patent/JPH07202956A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08237144A (ja) * | 1994-09-05 | 1996-09-13 | Sgs Thomson Microelectron Sa | ビタビアルゴリズムを実施するための信号処理回路 |
| KR100421849B1 (ko) * | 1998-12-17 | 2004-06-24 | 엘지전자 주식회사 | 주프로세서의디지털신호프로세서운용방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950016106A (ko) | 1995-06-17 |
| EP0655843A1 (en) | 1995-05-31 |
| DE69423183T2 (de) | 2000-09-28 |
| DE69423183D1 (de) | 2000-04-06 |
| TW306105B (ja) | 1997-05-21 |
| EP0655843B1 (en) | 2000-03-01 |
| KR100313179B1 (ko) | 2001-12-28 |
| US5513220A (en) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8699167B2 (en) | Systems and methods for data detection using distance based tuning | |
| US6148431A (en) | Add compare select circuit and method implementing a viterbi algorithm | |
| KR101551261B1 (ko) | 전송된 메시지들에 대한 다중 가설들을 사용한 디코딩 방식 | |
| US20090070658A1 (en) | Defect sensing viterbi based detector | |
| EP0782277A2 (en) | Speech frame disabling circuitry for protection against burst errors of interleaved TDMA frames | |
| JPH0555932A (ja) | 誤り訂正符復号化装置 | |
| CA2180311A1 (en) | Soft-decision receiver and decoder for digital communication | |
| US8036323B2 (en) | Method and system for decoding single antenna interference cancellation (SAIC) and redundancy processing adaptation using frame process | |
| US7924950B2 (en) | Method and apparatus of decoding encoded data frame having dummy bit sequences included therein | |
| JP2000515341A (ja) | 不均一エラー保護を有する通信信号の検出方法および手段 | |
| EP0751625A3 (en) | Viterbi decoder with L=2 best decoding paths | |
| EP1628404B1 (en) | Method and system for improving wired and wireless receivers through redundancy and iterative processing | |
| JPH1070471A (ja) | 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 | |
| JPH04358420A (ja) | ディジタル送信装置用受信器 | |
| JP2001024527A (ja) | 受信シンボルのシーケンスを復号化する方法 | |
| US8332720B2 (en) | Apparatus and method for decoding in mobile communication system | |
| KR100336246B1 (ko) | 디지탈프로세서및코-프로세서를구비한집적회로 | |
| US6487259B1 (en) | Partially-parrallel trellis decoder apparatus and method | |
| US7979781B2 (en) | Method and system for performing Viterbi decoding using a reduced trellis memory | |
| JPH07202956A (ja) | 最小コストインデックスレジスタを有すデジタル受信機 | |
| JPH07254861A (ja) | ヴィタビ復号方法及び畳み込み符号化伝送方法 | |
| US20040261005A1 (en) | Algorithm for a memory-based Viterbi decoder | |
| US6084925A (en) | Method and apparatus for discriminating synchronous or asynchronous states of Viterbi decoded data | |
| JP3285090B2 (ja) | デジタルデータ復号器 | |
| GB2305827A (en) | Viterbi trellis decoder reduces number of metric difference calculations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020605 |