SU860330A1 - Декодер - Google Patents

Description

Изобретение относитс  к технике передачи данных и может использоватьс  в системах с решающей обратной св зью дл  приема информации , закодированной шклическим кодом допускающим мажоритарную процедуру декодировани . Известен декодер с обнаружением и испра лением ошибок, содержащий последовательно соединенные первый элемент ИЛИ, регистр сдвига, первый ключ и вычислитель синдрома а также сумматор по модулю два, счетчик сдвигов, счетчик исправлений, второй, третий, четвертый, п тый, щестой и седьмой ключи, при этом выходы регистра сдвига через сумматоры подключены к входам мажоритарного элемента, выход которого через второй ключ подсоединен к сигнальному входу третьего ключа, к управл ющему входу которого и управл юидам входам первого и четвертого ключей подсоединены первый выход счетчика сдвигов, второй и третий выходы которого подключе1п 1 соответственно к управл ющим входам п того и щестого ключей, причем выход первого ключа соединен с сип1альным входом п того ключа 1. Одаако известный декодер имеет недостаточную помехоустойчивость и точность. Цель изобретени  - повышение помехоустойчивости и точности декодировани . Дл  этого в декодер с обнаружением и исправлением ошибок, содержащий последовательно соединен1П 1е первый элемент ИЛИ, регистр сдвига, первый ключ и вычислитель синдрома , а также сумматор по модулю два, счетчик сдвигов, счетчик исправлений, второй, третий, четвертый, п тый, щестой и седьмой ключи, при этом выходы регистра сдвига через сумматоры подключены к входам мажоритарного элемента, выход которого через второй ключ подсоединен к сигнальному входу третьего ключа, к управл ющему входу которого и управл ющим входам первого и четвертого ключей подсоединен первый выход счетчика сдвигов, второй и третий выходы которого подклю1чены соответстве1то к управл ющим входам п того и щестого ключей, причем выход первого ключа соединен с сигнальным входом п того ключа, введены последовательно соединертые блок дискретного интегрировани , счетчик недостоверных символов и второй элемент ИЛИ, а также буферный регистр сдвига, восьмой и дев тый ключи, при этом второй выход счетчика недостоверных символов подключен к управл ющим входам второго, седьмого и восьмого . ключей, а выход блока дискретного .интегрировани  через дев тый ключ подсоедштен к первому входу первого элемента ИЛИ, к второгугу входу которого через восьмой ключ подсоединен выход регистра сдвига, а к третьему входу первого элемента ИЛИ и первому входу сумматора по модулю два подключен выход третьего ключа, при этом выход, регистра сдвига через последовательно соед1тешп 1е седьмой и четвертый ключи подсоединен к второму входу сумматора по модулю два, выход которого через счет-чик исправлений подключен к одному из входов второго элемента ИЛИ, к другим входам которого подключены выходы вмчист-1тсл  снидрома, а выход второго элемента ИЛИ подключен к сигнальному входу шестого ключа, выход которого подключен к первому входу буферного регистра сдвига, к второму входу которого подключен выход п того ключа, причем первый выход счетчика сдвигов подключен к управл ющему входу дев того ключа.

На чертеже представлена структурна  электрическа  схема предлагаемого декодера.

Устройство содержит первый элемент ИЛИ 1, первый ключ 2, второй ключ 3, третий ключ 4, четвертый ключ 5, п тый ключ 6, шестой ключ 7,, седьмой ключ 8, восьмой клточ 9, дев тый ключ 10, второй элемент ИЛИ II, счетчик 12 сдвигов, регистр 13 сдвига , вычислитель 14 С1шдрома, буферный регистр 15 сдвига, блок 16 дискретного интегрировани , счетчик 17 недостоверных символов , мажоритарный элемент 18, сумматоры 19, сумматор 20 по модулю два, и счетчик 21 исправлений.

Декодер работает следующим образом. На вход блока 16 дискретного интегрировани  поступают элементы кодового слова, при этом каждый принимаемый кодовый элемент стробируетс  в точках, количество которых выбираетс  равным нечетному числу, причем г fe + 2 m, где b характеризует зону неопределенности блока дискретного тгтегрировашш.

Сигнал о недостоверно прин том элементе кодового слова вырабатываетс , если число импульсов стробировани  tT находитс  в предлах Ул -6 rf-S vn+b-i Число недостоверных кодовых элементов на длине п кодового слова определ етс  счетчиком 17. С выхода

процесс исправлени  ошибок в соответствии с процедурой мажоритарного декодировани  циклического кода. При этом ключи 3 и 5 открыты сигналом со счетчика 17, ключи 4

и 6 открыты после приема п элементов, ключи 10 и 2 закрыты на врем  исправлени , равное п тактам, а ключ 9 закрыт. Если в процессе исправлени  ошибок в кодовом слове счетчик 21 исправлений зарегистрирует число

исправлений, не превышающее t, то элементы кодового слова, записанные через ключи 3, 4 и элемент ИЛИ I в регистр 13 сдвига, поступают через открытые ключи 2 и 8 в вычислитель 14 синдрома и буферный регистр 15, причем ключ 8 открываетс  на К тактов, а ключ 2 на п тактов.

Если при вычислении синдрома его вес оказалс  нулевым, то сигналом с выхода ключа 7 разрегиаетс  вывод информации из буферного регистра 15, а в случае не нулевого веса синдрома вырабатываетс  сигнал ошибка, который поступает на выход ключа 7 и одновременно запрещает вывод информации с буферного регистра 15 сдвига.

Если число исправлений, зарегистрируемое

счетчиком 21, превышает t, то независимо от результата вычислени  синдрома сигнал Ошибка поступает на выход ключа 7 и запрещает вывод информации из буферного регистра 15.

Claims (1)

1. Если счетчик 17 недостоверных символов зарегистрировал число недостоверно прин тых элементов на длине п кодового слова, превышающее t, то сигналом с второго выхода счетчика 17 открываетс  ключ 9, закрываютс  ключи 3 и 5, запрещаетс  процесс неисправлени  ошибок в кодовом слове, записанные в регистр 13 элементы переписываютс  на его вход через ключ 9 и элемент ИЛИ I. При этом независимо от результата вычислеHirii синдрома на выход ключа 7 поступает сигнал Ошибка с другого выхода счетчика 17 недостоверных символов через элемент ИЛИ П и ключ 7, запреща  выдачу информации потребителю. Измен   первый порог (второй выход счетчика 17) от О до t, второй порог (пер&ый выход счетчика 17) от t до п и ширину в зоны неопредепенности от 1 до 6 можно измен ть скорость передачи блока 16 элементы кодового слова поступают в регистр 13 сдвига через ключ 10, открытый сигналом, поступающим со счетчика 12 сдвигов, и элемент ИЛИ 1. При записи элементов кодового слова в регистр 13 сдвига ключа 4 и 6 закрыты сигналом со счетчика 12 сдвигов. Если число недостоверно прин тых элементов кодового слова не превышает k (число ошибок, исправл емых кодом), то начинаетс  5 информации и noMexoycToiTfflBocTb декодера в зависимости от качества канала. Таким образом, при обнарзокешш числа не достоверио прин тых элементов в кодовом сл(же, превышающего t , процесс неисправлени  ошибок запрещаетс , а на выходе декодера по вл етс  сигнал Ошибка, в результате чего уменьшаетс  веро тность раз- множени  ошибок в процессе мажоритарного декодировани  циклического кода, повышаетс  помехоустойчивость декодера. Использование новых злгментбв (схемы ди скретного интегрировани , счетчика недостовер ных символов, второго элемента ИЛИ с входами , буферного регистра сдвига, восьмого и дев того ключей) выгодно отличает предлагаемый декодер с обнаружением и исправлением ошибок от известного, так как повышаетс  точность исправлени  ошибок (декоди ровани ) и увеличиваетс  помехоустойчивость приема дискретной информации. Это достигаетс  тем, что при числе ошибок, превышаюшем t, осуществл етс  запрет на исправление ошибок и вырабатываетс  сигнал ошибка независимо от результата вычислени  синдрома. Применение предлагаемого декодера в системах с решающей обратной св зью позвол ет более эффективно использовать корректирующие свойства кодов, допускающих мажори тарную процедуру декодировани . Формула изобретени  Декодер с обнаружением и исправлением ошибок, содержащий последовательно соединен ные первый элемент ИЛИ, регистр сдвига, пер вый ключ и вычислитель синдрома, а также сумматор по модулю два, счетчик сдвигов, счетчик исправлений, второй, третий, четверты п тый, щестой и седьмой ключи, при этом в ходы регистра сдвига через сумматоры подключены к входам мажоритарного элемента, выход которого через второй ключ подсоеди0 нен к сигнальному входу третьего ключа, к управл ющему входу которого и управл ющим входам первого и четвертого ключей подсоединен первьш выход счетчика сдвигов, второй и третий выходы которого подключены соответственно к управл ющим входам п того и шестого ключей, причем выход первого ключа соединен с сигеальным входом п того ключа, отличающийс  тем, что, с целью повышени  помехоустойчивости и точности декодировани , введены последовательно соединенные блок дискретного интегрировани , счетчик недостоверных символов и второй элемент ИЛИ, а также буферный регистр сдвига, восьмой и дев тый ключи, при этом второй выход счетчика недостоверных символов подключен к управл ющим входам второго, седьмого и восьмого ключей, а выход блока дискретного интегрировани  через дев тый ключ подсоед шен к первому входу первого элемента ИЛИ, к второму входу которого через восьмой ключ подсоединен выход регистра, а к третьему входу первого элемента ИЛИ и первому входу сумматора по модулю два подключен выход третьего ключа, при этом выход регистра сдвига через последовательно соед}шеныне седьмой и четвертый ключи подсоединен к второму входу сумматора по модулю два, выход которого через счетчик исправлений подключен к одному из входов второго элемента ИЛИ, к другим входам которого подключены выходы вычислител  синдрома, а выход второго элемента ИЛИ подключен к сигнальному входу шестого ключа, вь1ход которого подключен к первому входу буферного регистра сдвига, к второму входу которого подключен выход п того ключа , причем первый выход счетчика сдвигов подключен к управл ющему входу дев того ключа. Источники информащш, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР IP 563717, кл, Н 03 К 13/32, 1975 (прототип).