KR950016118A - 디지탈 통신 시스템 운영 시스템 및 집적회로 - Google Patents

디지탈 통신 시스템 운영 시스템 및 집적회로 Download PDF

Info

Publication number
KR950016118A
KR950016118A KR1019940029895A KR19940029895A KR950016118A KR 950016118 A KR950016118 A KR 950016118A KR 1019940029895 A KR1019940029895 A KR 1019940029895A KR 19940029895 A KR19940029895 A KR 19940029895A KR 950016118 A KR950016118 A KR 950016118A
Authority
KR
South Korea
Prior art keywords
traceback
symbol
register
decode
array
Prior art date
Application number
KR1019940029895A
Other languages
English (en)
Other versions
KR100332181B1 (ko
Inventor
마크 블래커 데이비드
스테펜 엘라드 그레고리
샤피울 모빈 모하메드
Original Assignee
디. 엘. 스미스
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디. 엘. 스미스, 에이티 앤드 티 코포레이션 filed Critical 디. 엘. 스미스
Publication of KR950016118A publication Critical patent/KR950016118A/ko
Application granted granted Critical
Publication of KR100332181B1 publication Critical patent/KR100332181B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03292—Arrangements for operating in conjunction with other apparatus with channel estimation circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H04L25/0242—Channel estimation channel estimation algorithms using matrix methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H04L25/025—Channel estimation channel estimation algorithms using least-mean-square [LMS] method

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

개별 상태 정보의 격자를 통한 경로를 추적하는 비터비디코더를 구비하는 디지탈 통신 시스템(예를 들명, 10) 및 운영 방법이 설명된다. 트레이스백은 디코드 심볼을 결정한다. 생존 분기 데이타의 격자는 레지스터(예를 들면, 28) 어레이에 저장된다. 시스템 운영은 제1심볼 인스턴트에서 저장 레지트터로 부터 제1트레이스백을 시작하는 것을 구비한다. 트레이스백은 제1디코드 심볼을 결정하기 위해 제1 사전 결정된 수의 심볼인스턴트에서 격자경로 뒤를 추적한다. 제2트레이스백도 제1심볼 인스턴트에서 시작하고, 제2디코드 심볼을 결정하기 위해 제2 사전 결정된 수의 심볼 인스턴트에서 격자 경로 뒤를 추적한다. 제1트레이스백 길이는 제2트레이스백 길이보다 크거나 작거나 같을수 있다.
본 발명은 다른 실시예에서는 증가하는 다른 트레이스백 길이을 갖는 다른 트레이스백전에 고정된 트레이스백길이를 갖는 여러가지 트레이스백이 실행된다. 그러한 다중 트레이스백은 하나의 심볼인스턴트에서 시작되어도 좋다.
본 발명의 다른 실시예에서는 디코드 심볼중의 선택된 심볼이 이퀼라이져(예를 들면, 1110)에 의해 사용되어 채널 적용이 마련된다.

Description

디지탈 통신 시스템 운영 시스템 및 직접회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 하나의 실시예에 따른 송수신기의 블럭도.
제2도는 에러 정정 코프로세서를 갖는 디지탈 신호 처리기를 도시한 것으로 송수신기의 부분 블럭도.
제3도는 예시적인 전송 버스트내의 비트 구조를 도시한 단면.

Claims (8)

  1. 디코드 심볼을 결정하기 위해 여러가지 심볼 인스턴트에서 생존 분기 데이타의 격자를 통한 경로를 추적하고 상기 격자가 저장레지스터(예를 들면, 28)의 어레이에 저장되어 있는 디지탈 통신 시스템(예를 들면, 10)을 운영하는 방법으로서, 제1심볼 인스텐트에서 저장 레지스터로 부터 제1트레이스백을 시작하는 것을 구비하고, 상기 트레이스백은 제1디코드 심볼을 결정하기 위해 제1 사전 결정된 수의 심볼 인스턴트에서 생존 분기 데이타으 저장 레지스터의 격자 어레이 경로를 추적하는 디지탈 통신 시스템 운영 시스템이 있어서, 상기 제1심볼 인스턴트에서 저장 레지스터로 부터 제2트레이스백을 시작하고, 상기 트레이스백이 제2디코드 심볼을 결정하기 위해 제2사전 결정된 수의 심볼 인스턴트에서 생존 분기 데이타의 저장 레지스터의 격자 어레이 경로를 뒤로 추적하는 것을 특징으로 하는 디지탈 통신 시스템 운영 시스템.
  2. 제1항에 있어서, 상기 제2사전 결정된 수가 상기 제1사전 결정된 수보다 작은것을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  3. 제1항에 있어서, 상기 제1 또는 제2심볼중의 하나에 따라 채널을 적응시키는 것을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  4. 제1항에 있어서, (a) 또하나의 심볼 인스턴트의 개별 상태 정보로 상기 어레이의 저장 레지스터(예를 들면, 28)을 갱신하는 스텝, (b) 상기 또하나의 심볼 인스턴트에서 저장 레지스터로 부터 트레이스백을 시작하되, 상기 트레이스백이 디코드 심볼을 결정하기 위해 초기수의 심볼 인스턴트에서 어레이 상태의 저장 레지스터(예를 들면, 28)의 경로를 추적하는 스텝과, (c) 상기 어레이의 저장 레지스터(예를 들면, 28)가 제1 사전 결정된 수의 심볼 인스턴트의 생존 분기 데이타를 포함할 때까지 상기 스텝(a) 및 (b)를 반복하는 스텝을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  5. 제4항에 있어서, 상기 제1 또는 제2 심볼에 따라 채널을 적응시키는 스텝을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  6. 제1항에 있어서, 상기 제1 트레이스백이 시작하는 제1 심볼 인스턴트에서 저장 레지스터가 제2 트레이스백이 시작하는 제1심볼 인스턴트에서 동일한 저장 레지스터인 것을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  7. 디지탈 신호 처리기(예를 들면, 20)와 상기 디지탈 신호 처리기(예를 들면, 20)에 결합된 에러 정정 코프로세서(예를 들면, 30)를 구비하는 직접회로에 있어서, 갱신 유닛(예를 들면, 32)에서 생존 분기 데이타를 수신하기 위해 상기 코프로세서(예를 들면, 30)에 결합된 랜덤 액세스 메모리(예를 들면, 28)를 포함하고 상기 코프로세서(예를 들면, 30)는 비터비 디코딩 기능을 실현하고, 상기 코프로세서(예를 들면, 32)는 상기 갱신 유닛(예를 들면, 32)은 및 트레이스백 유닛(예를 들면, 36)을 갖고, 상기 트레이스백 유닛(예를 들면, 36)은 트레이스백 길이를 저장하기 위해 트레이스백 길이 레지스터(예를 들면, 38)을 갖고, 상기 트레이스백 유닛(예를 들면, 36)은 디지탈 신호 처리기(예를 들면, 20)으로부터 트레이스백 명령을 수신하는 코프로세서(예를 들면, 30)에 따라 랜덤 액세스 메모리(예를 들면, 28)의 레지스터를 통해 트레이스백을 시작하고, 상기 트레이스백이 연장하는 심볼 인스턴트수는 상기 트레이스백 길이 레지스터(예를 들면, 38)에 저장된 트레이스백 길이에 의해 결정되며, 상기 트레이스백 길이은 프로그램 가능하고 상기 트레이스백 길이 레지스터(예를 들면, 38)에 트레이스백 길이를 오버라이트하는 것에 의해 변경되는 것을 특징으로 하는 직접 회로.
  8. 제7항에 있어서, 상기 코프로세서가 상기 디지탈 신호 처리기(예를 들면, 20)내에 수납되는 것을 특징으로 하는 직접회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029895A 1993-11-16 1994-11-15 디지탈통신시스템동작방법및집적회로 KR100332181B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15253193A 1993-11-16 1993-11-16
US08/152,531 1993-11-16

Publications (2)

Publication Number Publication Date
KR950016118A true KR950016118A (ko) 1995-06-17
KR100332181B1 KR100332181B1 (ko) 2002-08-13

Family

ID=22543324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029895A KR100332181B1 (ko) 1993-11-16 1994-11-15 디지탈통신시스템동작방법및집적회로

Country Status (4)

Country Link
US (1) US5537445A (ko)
EP (1) EP0656712A1 (ko)
JP (1) JP3294022B2 (ko)
KR (1) KR100332181B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574605B1 (ko) * 1997-04-04 2006-10-19 해리스 코포레이션 송신시스템및방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724273B1 (fr) * 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
KR0135796B1 (ko) * 1994-11-14 1998-04-27 김광호 비터비복호기에서 트레이스백 수행장치
US5586128A (en) * 1994-11-17 1996-12-17 Ericsson Ge Mobile Communications Inc. System for decoding digital data using a variable decision depth
JP3171772B2 (ja) * 1995-08-23 2001-06-04 沖電気工業株式会社 ビタビ復号方法及びビタビ復号装置
US5684811A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method and apparatus for decoding convolutionally encoded information
JP3464121B2 (ja) * 1997-06-11 2003-11-05 沖電気工業株式会社 ビタビ復号方法及びビタビ復号装置
US6272188B1 (en) * 1997-11-24 2001-08-07 Agere Systems Guardian Corp. Single-cycle accelerator for extremun state search
US6415415B1 (en) * 1999-09-03 2002-07-02 Infineon Technologies North America Corp. Survival selection rule
DE10127348A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Übertragung von Daten zwischen einem Prozessor und einem Hardware-Rechenwerk
JP2004503141A (ja) * 2000-07-03 2004-01-29 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト Ａｃｓおよび伝送メトリック演算用の様々なハードウエアデータ経路を用いるビタビ等化器
US7020830B2 (en) * 2001-12-24 2006-03-28 Agere Systems Inc. High speed add-compare-select operations for use in viterbi decoders
US7191387B1 (en) 2002-01-15 2007-03-13 Ikanos Communication Inc. Method and apparatus for forward error correction
US7688888B2 (en) * 2005-04-22 2010-03-30 Zenith Electronics Llc CIR estimating decision feedback equalizer with phase tracker
GB2447427B (en) * 2007-03-12 2011-05-11 Advanced Risc Mach Ltd Address calculation within data processing systems
TWI729755B (zh) * 2020-04-01 2021-06-01 智原科技股份有限公司 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789360A (en) * 1972-10-13 1974-01-29 Harris Intertype Corp Convolutional decoder
GB2088676B (en) * 1980-11-14 1985-09-04 Plessey Co Ltd Transmission systems
GB8315363D0 (en) * 1983-06-03 1983-07-06 Gordon J A Decoding errorcorrecting codes
US4583078A (en) * 1984-11-13 1986-04-15 Communications Satellite Corporation Serial Viterbi decoder
US4868830A (en) * 1985-09-27 1989-09-19 California Institute Of Technology Method and apparatus for implementing a traceback maximum-likelihood decoder in a hypercube network
JPS62105531A (ja) * 1985-11-01 1987-05-16 Kokusai Denshin Denwa Co Ltd <Kdd> 逐次復号誤り訂正方式
JPS62233933A (ja) * 1986-04-03 1987-10-14 Toshiba Corp ヴイタビ復号法
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
JPH0254639A (ja) * 1988-08-19 1990-02-23 Nec Corp 誤り訂正機能付データ変復調装置
CA2083304C (en) * 1991-12-31 1999-01-26 Stephen R. Huszar Equalization and decoding for digital communication channel
US5432804A (en) * 1993-11-16 1995-07-11 At&T Corp. Digital processor and viterbi decoder having shared memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574605B1 (ko) * 1997-04-04 2006-10-19 해리스 코포레이션 송신시스템및방법

Also Published As

Publication number Publication date
KR100332181B1 (ko) 2002-08-13
US5537445A (en) 1996-07-16
JPH07226689A (ja) 1995-08-22
JP3294022B2 (ja) 2002-06-17
EP0656712A1 (en) 1995-06-07

Similar Documents

Publication Publication Date Title
KR950016118A (ko) 디지탈 통신 시스템 운영 시스템 및 집적회로
JP3900637B2 (ja) ビタビ復号装置
US5432804A (en) Digital processor and viterbi decoder having shared memory
KR100528424B1 (ko) 비터비디코딩장치및비터비디코딩방법
US4979175A (en) State metric memory arrangement for a viterbi decoder
US5151904A (en) Reconfigurable, multi-user viterbi decoder
KR950016068A (ko) 디지탈 통신 시스템 운영 시스템
US7003717B2 (en) Decoding apparatus, decoding method, data-receiving apparatus and data-receiving method
KR20020048975A (ko) 비터비 디코더 용 고속 ａｃｓ 유닛
KR950022523A (ko) 디지탈 통신 시스템 운영 방법 및 디코드 장치와 집적 회로
KR100336246B1 (ko) 디지탈프로세서및코-프로세서를구비한집적회로
US5274647A (en) Elastic buffer with error detection using a hamming distance circuit
KR100262303B1 (ko) 비터비알고리즘을적용하는복호과정에서의생존경로역추적방법및그장치
JP2005513947A (ja) データウィンドウを使用するデータ復号方法
US5513220A (en) Digital receiver with minimum cost index register
KR0155516B1 (ko) 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치
JP3348069B2 (ja) ビタビ復号装置および方法
KR100301861B1 (ko) 비터비 디코더의 디코딩 시간 감소 방법
KR980006965A (ko) 데이터 역추적을 이용한 비터비 복호장치
JPH0361375B2 (ko)
KR100510640B1 (ko) 비터비 디코더의 트래이스 백 장치
KR100220387B1 (ko) 비터비 복호기의 트레이스백 장치
US6891853B1 (en) Frame matching method
JPH0361376B2 (ko)
JP2003258649A (ja) 復号装置及びその復号方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 13

EXPY Expiration of term