KR950013397B1 - 비휘발성 반도체 기억장치 - Google Patents

Abstract

내용 없음.

Description

비휘발성 반도체 기억장치

제 1 도는 종래의 EPROM에 대한 기본 부분을 도시하는 회로도.

제 2 도는 제 1 도에 도시된 종래의 EPROM내 버스선이 충전된 특성을 도시한 그래프.

제 3 도는 본 발명에 따라 EPROM의 전반적인 구조를 도시한 블럭도.

제 4 도는 본 발명의 제 1 실시예에 따른 EPROM의 기본 부분을 도시한 회로도.

제 5 도는 제 4 도에 도시된 EPROM내 버스선이 충전된 특성을 도시한 그래프.

제 6 도는 본 발명의 제 2 실시예에 따른 EPROM의 기본 부분을 도시한 회로도.

제 7 도는 제 6도에 도시된 회로내에서 발생된 여러 신호를 도시한 파형도.

제 8 도는 본 발명의 제 3 실시예에 따른 EPROM의 기본 부분을 도시한 회로도.

본 발명은 기억장치에 비휘발성 메모리 셀 트랜지스터가 제공되는 EPROM(Er-

asable and Programmable Read Only Memory) 및 EERROM(El ectrically Erasable and Programmable Read Only Memory)과 같은 비휘발성 반도체 기억장치에 관한 것이다.

만일 비휘발성 반도체 기억장치의 비용이 줄어들 수 있다면, 비휘발성 반도체 기억장치는 프로피디스크 유니트, 하드디스크 유니트 등으로 대체될 수 있으며 컴퓨터 시스템에 보조기억유니트로 이용될 수 있다. 대용량 비휘발성 반도체 기억장치는 미세한 패터닝 공정을 사용할 수 있으므로 비휘발성 반도체 기억장치의 비용을 줄일 수가 있다. 부가하여, 컴퓨터 시스템내의 CPU(Central Processing Unit)의 처리속도는 점진적으로 증가한다. 따라서, 고속 비휘발성 반도체 메모리가 요망된다.

제 1 도는 비휘발성 반도체 메모리의 형태중 하나인 종래 EPROM의 기본 부분을 도시하고 있다. 제 1 도에서, 셀+트랜지스터 1은 워드선 2와 비트선 3에 접속된다. 비트선 3은 비트선택트랜지스터 4(하나의 n-MOS트랜지스터)를 통해 버스선 6에 접속된다. 워드선 선택신호 X는 워드선 2를 통해 셀-트랜지스터 1의 게이트에 공급된다. 비트선 선택신호 Y는 비트선택트랜지스터 4의 게이트에 공급된다. 실제적으로, 다수의 비트선은 비트선택트랜지스터를 통해 버스선 6에 접속되고 다수의 셀-트랜지스터는 EPROM에 메모리 셀을 형성한다. 단순성을 가하기 위해, 제 1 도는 단일 셀-트랜지스터 1과 셀-트랜지스터 1에 접속된 단일 비트선 3만을 도시하고 있다.

버스선 6은 감지증폭기 5에 포함된다. 감지증폭기 5에서, 저항 11은 전원선 7(Vcc : 예를들어 +5V)과 트랜지스터 9(하나의 n-MOS트랜지스터)의 드레인 사이에 접속된다. 트랜지스터 9의 게이트와 소오스는 각각 버스선 6과 접지선에 접속된다. 부하트랜지스터 13(하나의 p-MOS트랜지스터)은 전원선 8(Vcc : 예 +5V)과 트랜지스터 10(하나의 n-MOS트랜지스터)의 드레인 사이에 접속된다. 트랜지스터 10의 소오스는 버스선 6에 접속된다. 저항 12는 버스선 6과 접지선사이에 접속된다. 부하트랜지스터 13의 드레인과 게이트는 출력단자 14에 접속된다.

셀-트랜지스터 1내에 저장된 데이타 "1"은 다음과 같이 판독된다. 비트선 선택신호 Y와 워드선 선택신호 X가 동작될 때, 전류는 셀-트랜지스터 1을 통해 흐른다. 이 경우, 버스선 6의 전압은 감소하고 트랜지스터 9의 레지스턴스는 감소하므로 트랜지스터 10의 게이트에 접속된 노드(node) 15에서 전압레벨이 증가한다. 따라서, 트랜지스터 10은 턴온되고 전류는 부하트랜지스터 13을 통해 흐른다. 그 결과, 출력단자 14에서 출력전압 Vout의 레벨이 감소한다. 즉, 출력전압 Vout는 데이타 "1"에 상응하는 로우레벨을 갖는다.

셀-트렌지스터 1내에 저장된 데이타 "0"은 다음과 같이 판독된다. 비트선 선택신호 Y와 워드선 선택신호 X가 동작할 때, 셀-트랜지스터 1을 통해 전류는 흐르지 않는다. 이 경우, 버스선 6의 전압레벨은 하이레벨로 유지되므로 트랜지스터 10은 off 상태를 유지한다. 따라서 출력단자 14에서 출력전압 Vout는 데이타 "0"에 상응하는 하이레벨을 가지며 이 상태를 유지한다.

셀-트랜지스터 1내에 저장된 데이타가 판독되는 경우, 버스선 6은 소정의 전압레벨로 충전되어야 한다. 그러나, 만일 상기 셀-트랜지스터 1의 판독동작이 버스선 6의 전압레벨이 1.5[V]보다 큰 조건하에서 실행되면, 전자가 셀-트랜지스터 1내로 방출되는 현상이 일어난다. 이 경우, 셀-트랜지스터 1내에 저장된 데이타는 파괴된다. 셀-트랜지스터 1내에 저장된 데이타의 이러한 파괴는 종종 소프트에러(soft error)로서 인용된다. 제 1 도에 도시된 종래의 EPROM에서, 버스선 6은 부하트랜지스터 13에 의해 충전되고 버스선 6의 전압은 트랜지스터 9와 10의 동작으로 1[V]에서 유지된다. 즉, EPROM의 회로 상수는 버스선 6의 레벨이 1[V]를 초과할 때 노드 15에서 전압레벨이 감소하고 트랜지스터 10이 턴오프하도록 설정된다. 그 결과, 버스선 6의 전압레벨은 1[V]에서 유지된다.

그러나, 버스선 6의 전압레벨이 1V에 가까우면, 트랜지스터 10은 트랜지스터 10을 통해 흐르는 전류의 합이 감소되도록 오프상태에 가까워진다. 그 결과, 그것의 전압레벨이 제 2 도에 도시된 바와 같이 1[V]에 도달할때까지 버스선 6을 충전시키는 시간이 오래걸린다.

그러나, 버스선 6의 전압레벨이 1V에 가까우면, 트랜지스터 10은 트랜지스터 10을 통해 흐르는 전류의 합이 감소되도록 off상태에 가까워진다. 그 결과, 제 2 도에 도시된 바와 같이 그것의 전압레벨이 1[V]에 도달할때까지 버스선 6을 충전시키는 시간이 오래걸린다. 따라서, 전압이 비트선 3에 인가되지 않은 대기상태로부터 전압이 비트선 3에 인가되는 동작상태까지 EPROM의 상태가 변화할때나 어드레스신호(비트선 선택신호 Y와 워드선 선택신호 X를 포함하는)가 동작상태로 스위치 될 때라도 버스선 6을 소정의 전압으로 즉시 충전시키는 것은 어렵다. 즉, EPROM의 고속동작을 얻기가 어렵다.

따라서, 본 발명의 일반적인 목적은 상기 종래의 단점이 제거된 진보되고 유용한 비휘발성 반도체 기억장치를 제공하는 것이다.

본 발명의 좀 더 특별한 목적은 다수의 비트선에 결합된 버스선이 소정의 전압레벨로 신속히 충전될 수 있는 비휘발성 반도체 기억장치를 제공하는 것이다.

본 발명의 상기 목적은 버스선 ; 버스선에 결합된 다수의 비트선 ; 각각의 비트선과 워드선 사이에 접속되고 전기적 정보를 저장하기 위한 셀 트랜지스터 ; 버스선이 소정의 전압레벨로 충전되는 조건하에서 셀-트랜지스터내에 저장된 전기적 정보에 상응하는 신호를 출력하기 위해 버스선에 결합된 출력회로 ; 버스선에 결합되고 정전압회로를 통하여 전류가 흐를 때 거의 일정레벨을 갖는 전압을 발생시키는 정전압 회로 ; 외부장치로부터 공급된 제어신호에 따라 버스선을 통해 정전압 회로에 전류를 공급하기 위해 버스선에 결합되어 이에 따라 버스선이 정전압회로에 의해 발생된 전압으로서 소정의 전압레벨로 충전되는 전류공급회로를 포함하는 비휘발성 반도체 기억장치에 의해 달성된다.

본 발명에 따라, 전류가 정전압회로를 통해 흐를 때 거의 일정 레벨을 갖는 전압을 발생하는 정전압회로는 버스선에 결합된다. 따라서, 버스선은 정전압회로에 의해 발생된 전압에 의하여 소정의 전압레벨로 신속히 충전될 수 있다.

본 발명의 추가적인 목적과 특징 및 장점은 첨부된 도면에 의거 상세히 설명함으로서 명백해질 것이다.

제 3 도 내지 제 5 도를 참고로 하여, 본 발명의 제 1 실시예가 설명된다.

제 3 도에, 예를들어, EPROM의 전체 구조가 도시되어 있다. 제 3 도에서, 어드레스 신호발생기 100은 외부시스템(예, 컴퓨터 시스템)으로부터 공급된 어드레스 데이타를 기초로 하여 어드레스 신호를 발생한다. 열 디코더 101은 어드레스 신호를 기초로하여 비트선 선택신호 Y1과 Y2를 발생한다. 형 디코더 102는 어드레스 신호발생기 100으로부터 공급된 어드레스 신호를 기초로 하여 워드선 선택신호 X1과 X2를 발생한다. 비트선 선택신호 Y1과 Y2는 버스선 6과 각각의 비트선 3사이에 접속된 비트선택트랜지스터 4에 각각 공급된다. 워드선 선택신호 X1과 X2는 워드선 2를 통해 셀-트랜지스터 1에 각각 공급되고 셀-트랜지스터 1은 비트선들에 접속된다. 어드레스 신호발생기 100은 제어신호를 ATD 발생기 103에 공급한다. 프로그램/판독제어기 104는 프로그램/판독 제어신호를 ATD 발생기 103에 공급한다. ATD 발생기 103은 ATD(어드레스 전이 검출기)신호를 발생한다. ATD 신호는 EPROM의 상태가 대기상태에서 동작상태(칩-인에이블 신호가 동작한다)로 천이하는 시간이나 어드레스 신호가 동작상태로 바뀌는 시간에 소정시간동안 동작을 유지한다. 감지증폭기 105는 제어신호가 프로그램/판독제어기 104로부터 공급되는 트랜지스터 108을 통해 버스선에 접속된다. 감지증폭기 105는 ATD 발생기 103으로부터 ATD 신호를 입력한다. 감지증폭기 105는 선택된 셀-트랜지스터 1로부터 데이타를 판독하고 I/O 버퍼 106을 통해 컴퓨터 시스템에 이것을 공급한다. 프로그램 바이어스(bias) 회로 107은 버스선 6에 접속된다. 프로그램 모드에서, 프로그램 바이어스 회로 107은 프로그램 판독제어기 104로부터 제어신호를 입력한다. 그리고 프로그램 데이타는 컴퓨터 시스템으로부터 I/O 버퍼 106을 통해 프로그램 바이어스회로 107에 공급된다. 따라서 프로그램 바이어스회로 107은 프로그램 데이타가 선택된 셀-트랜지스터 1에 기록되도록 프로그램 데이타에 따라 버스선 6에 프로그램 전압을 공급한다.

제 3 도에 도시된 EPROM의 기본부분은 제 4 도에 의거하여 설명된다. 단순성을 고려하여, 제 4 도는 단지 하나의 셀-트랜지스터 1이 접속된 단 하나의 비트선 3을 도시하고 있다. 제 4 도에서, 제 1 도에 도시된 것과 동일한 부분에는 같은 참고번호가 부여되었다.

제 4 도에서, 감지증폭기에는 트랜지스터 n-MOS트랜지스터)와 부하트랜지스터(p-MOS트랜지스터)가 제공된다. 트랜지스터 16의 드레인은 전원선 7에 접속되고 그것의 소오스는 버스선 6에 접속된다. 트랜지스터 16의 게이트는 ATD 신호가 제 3 도에 도시된 ATD 발생기 103으로부터 공급되는 ATD 단자 17에 접속된다. 트랜지스터 13의 소오스는 전원선 8에 접속되고 트랜지스터 13의 게이트와 드레인은 제 1 도에 도시된 트랜지스터 13의 것과 같은 방법으로 버스선 6에 접속된다. 두 개의 다이오드 18과 19는 전류가 다이오드 18과 19를 통해 버스선 6으로부터 접지선으로 흐를 수 있도록 버스선 6과 접지선 사이에 직렬로 접속된다.

비트선택트랜지스터 4와 셀-트랜지스터 1은 제 1 도에 도시된 것과 같은 방법으로 버스선 6과 비트선 3사이와 비트선 3과 워드선 2사이에 각각 접속된다. 비트선 선택신호 Y는 비트선택트랜지스터 4의 게이트에 공급되고 워드선 선택신호 X는 셀-트랜지스터 1에 공급된다.

판독모드에서, 데이타는 다음과 같이 셀-트랜지스터 1로부터 판독된다.

EPROM의 상태가 대기상태에서 동작상태로 바뀔 때, 트랜지스터 16에 공급된 ATD 신호는 소정의 시간동안 동작한다(하이레벨). ATD 신호가 동작할 때, 트랜지스터 6은 턴온한다. 그 결과, 전류는 트랜지스터 16, 버스선과 다이오드 18과 19를 통해 전원선으로부터 접지선으로 흐른다. 이 상태에서, 각각의 다이오드 18과 19는 0.6[V]의 순방향 전압을 발생시킨다. 따라서, 버스선 6의 전압레벨은 다이오드 18과 19에 의해 발생된 순방향 전압의 총합(1.2[V])에서 유지된다. 다이오드 18과 19가 순방향 전류의 공급에 의해 순방향 전압을 발생시키므로서, 버스선 6은 즉시 소정의 전압레벨(예, 1.2[V] )로 충전된다.

버스선 6이 소정의 전압레벨로 충전된 이후, ATD 신호는 동작하지 않게 된다(로우레벨). 따라서, 어드레스 신호에 의해 식별된 셀-트랜지스터 1이 선택된다. 데이타 "1"이 선택된 셀-트랜지스터 1에 저장될 때, 전류는 트랜지스터 13, 버스선 6, 비트선택트랜지스터 4와 선택된 셀-트랜지스터 1을 통해 흐른다. 그 결과, 데이타 "1"에 상응하는 로우레벨인 출력전압 Vout는 출력단자 14로부터 출력된다. 한편, 데이타 "0"이 선택된 셀-트랜지스터 1내에 저장될 때, 트랜지스터 13을 통해 전류는 흐르지 않는다. 따라서, 데이타 "0"에 상응하여 하이레벨을 갖는 출력전압 Vout는 바뀌지 않고 출력단자 14로부터 출력된다.

데이타 "1"이 셀-트랜지스터 1로부터 판독될 때, 전류는 셀-트랜지스터 1을 통해 흐르고 버스선 6의 전압레벨은 감소한다. 이 상태에서, 어드레스 신호가 스위치되고 ATD 신호가 스위치되고 ATD 신호가 동작하면, 트랜지스터 16은 턴온되고 버스선 6은 다이오드 18과 19의 순방향 전압에 기인하여 제 5 도의 실선 20으로 도시된 바와 같이 소정의 전압레벨(예, 1.2[V])로 즉시 충전된다. 따라서, EPROM의 고속동작이 실행될 수 있다.

제 5 도에서, 점선 21은 버스선 6이 제 1 도에 도시된 종래의 EPRO M내에서 충전되는 특성을 나타낸다.

본 발명의 제 2 실시예가 제 6 도의 7도를 참고로 하여 설명된다.

본 발명의 제 2 실시예에 따라 EPROM의 기본부분은 제 6 도에 도시되어 있다. 제 6 도에서, 제 1 도에 도시된 것과 동일한 부분을 같은 참고번호를 부여하였다.

제 6 도에 도시된 회로는 제 4 도에 도시된 바와 같이 부하트랜지스터 13이 제공되지 않는다. 제 6 도를 참고하여, ATD 신호가 공급되는 트랜지스터 16은 전원선(Vcc)와 버스선 6사이에 접속되고 다이오드 18과 19는 제 4 도에 도시된 바와 같이 버스선 6과 접지선사이에 접속된다. 비트선택트랜지스터 4와 셀-트랜지스터 1은 각각 버스선 6과 비트선 3사이에 그리고 비트선 3과 워드선 2사이에 접속된다.

버스선 6은 전이게이트 트랜지스터 22(n-MOS트랜지스터)를 통해 출력단자 23에 접속되고 플립-플롭회로 24의 첫 번째 단자 25a에 접속된다. 전이게이트 제어신호 TG는 전이게이트 트랜지스터 22의 게이트에 공급된다. 플립플롭회로 24는 구동트랜지스터 28과 29(n-MOS트랜지스터) 및 제어트랜지스터 31(n-MOS트랜지스터)로 형성된다. 제어트랜지스터 31의 드레인과 게이트는 각각 전원선(Vcc)과 제어단자 32에 접속된다. 제어트랜지스터 31의 소오스는 부하트랜지스터 20과 30의 양측드레인에 접속된다. 플립플롭회로 24에 대한 동작신호 FA는 외부 시스템으로부터 제어단자 32에 공급된다.

제 6 도에 도시된 회로에 참고(reference)회로 33이 제공된다. 참고회로 33은 트랜지스터 16, 버스선 6, 다이오드 18과 19, 비트선택트랜지스터 4와 셀-트랜지스터 1로 형성된 회로와 거의 동일한 구조를 갖는다. 즉, 참고회로 33은 셀-트랜지스터 37, 비트선 38, 비트선택트랜지스터 39, 버스선 40, 트랜지스터 41과 다이오드 43 및 44를 갖는다. 셀 트랜지스터 37과 비트선택트랜지스터 39는 이 트랜지스터들 37과 39가 항상 선택된 상태에 있도록 각각 전원선 36과 35에 접속된다. 트랜지스터 41은 전원선 34와 버스선 40사이에 접속된다. 트랜지스터 41의 게이트는 ATD 신호가 공급되는 단자에 연결된다. 버스선 40은 전이게이트 제어신호 TG가 공급되는 전이게이트 트랜지스터 45를 통해 출력단자에 접속된다. 출력단자 23으로부터의 출력신호 Dout와 출력단자 46으로부터의 출력신호사이에는 역관계가 있다. 플립플롭회로 24와 참고회로 33은 예를들어, 제 3 도에 도시된 바와 같이 감지증폭기 105에 제공된다.

판독모드에서, 전류가 셀-트랜지스터 1(데이타 "1"이 저장됨)을 통해 흐를 때, 플립플롭 동작신호 FA, 전이게이트 제어신호 TG, ATD 신호, 버스선 4의 전압, 버스선 40의 전압과 출력신호 Dout 및는 제 7 도에 도시된 바와 같이 변한다.

상기한 제 2실시예에 따라, 버스선 6은 제 4 도에 도시된 제 1 실시예와 같은 방법으로 다이오드 18과 19의 순방향 전압에 기인하여 소정의 전압(예, 1.2[V])으로 즉시 충전된다.

본 발명의 제 3 실시예가 제 8 도를 참고로 하여 설명된다. 제 8 도에서, 제 4 도와 제 6 도에 도시된 것과 동일한 부분은 동일 참고번호가 부여된다.

제 8 도에서, 트랜지스터 20(n-MOS트랜지스터)은 제 4 도와 제 6 도에 도시된 다이오드 19로 대체된다. 즉, 트랜지스터 20의 드레인과 게이트 양측은 다이오드 18에 접속되고, 트랜지스터 20의 소오스 접지선에 접속된다. 이 제 3 의 실시예에서, 트랜지스터 16이 턴온될 때, 전류는 트랜지스터 16, 버스선 6, 다이오드 18 및 트랜지스터 20을 통해 전원선 7로부터 접지선으로 흐른다. 이 경우, 다이오드 18은 0.6V의 순방향 전압을 발생시키고 전압 Vth는 트랜지스터 20의 드레인과 소오스사이에 발생된다. 따라서, 버스선 6의 전압레벨은 다이오드 18의 순방향 전압과 트랜지스터 20의 합으로 유지된다. 0.4[V]의 Vth를 발생하는 트랜지스터가 다이오드 18과 접지선 사이에 접속될 때, 버스선 6은 1.0[V](-0.6V+0.4V)로 충전될 수 있다.

상기 제 3 실시예에 따라, 전류가 다이오드 18과 트랜지스터 20을 통해 신속히 흐르므로서, 버스선 6은 소정의 전압레벨(예, 1.0[V])로 즉시 충전될 수 있다. 부가적으로, 트랜지스터 20의 전압 Vth은 그것의 전기적 성질에 상당히 좌우된다. 따라서, 트랜지스터 20을 다른 전기적 성질을 갖는 다른 것으로 바꿈으로서, 버스선 6에 충전되는 전압레벨이 제어될 수 있다.

전류가 다이오드를 통해 흐를 때, 다이오드는 정확한 순방향 전압(예, 0.6[V])을 발생시킨다. 따라서 제 4 도와 제 6 도에 도시된 바와 같이 다이오드의 순방향 전압을 사용하여 버스선 6이 충전되는 것이 바람직하다.

약 1.0[V]의 전압 Vth를 발생하는 단일 트랜지스터 또한 버스선 3과 접지선 사이에 제공될 수 있다. 상기 실시예에서, 본 발명은 EPROM에 응용된다. 더욱이, 본 발명은 EPROM과 후레쉬 메모리에 응용할 수도 있다.

본 발명은 상기의 실시예에 국한되지 않으며, 본 발명의 청구범위를 이탈하지 않고 변경과 수정이 가능하다.

Claims (8)

1. 버스선(6) ; 버스선에 결합된 다수의 비트선(3) ; 각각의 비트선(3)과 워드선(2)사이에 접속되어 전기적 정보를 저장하는 셀 트랜지스터(1) ; 버스선에 결합되어, 버스선이 소정의 전압레벨로 충전되었을 때 셀 트랜지스터내에 저장된 전기적 정보에 상응하는 신호를 출력하는 출력회로 ; 버스선에 결합되어, 전류가 정전압회로를 통하여 흐를 때 거의 일정레벨을 갖는 전압을 발생시키는 정전압회로(18,19) ; 버스선에 결합되어, 외부장치로부터 공급된 제어신호에 따라 버스선을 통해 정전압회로에 전류를 공급하는 전류공급회로(16)로 구성되되, 버스선이 정전압회로에 의해 발생된 전압으로 소정의 전압레벨로 충전되며, 전류공급회로는 외부 제어신호가(ATD)가 전류공급회로에 의해 발생된 전류를 제어하게 하는 외부제어신호를 수신하도록 접속되어 있는 것을 특징으로 하는 비휘발성 반도체 기억장치.
2. 제 1 항에 있어서, 상기 전류공급회로는 소정의 전압레벨로 유지되는 첫 번째 선, 및 상기 첫번째 선과 상기 버스선 사이에 제공된 스위칭회로를 포함하고, 상기 스위칭회로는 제어신호에 따라 온/오프되며, 전류는 상기 스위칭회로가 온될 때 상기 스위칭회로와 상기 버스선을 통해 상기 첫번째 선으로부터 상기 정전압 회로에 공급되는 비휘발성 반도체 기억장치.
3. 제 1 항에 있어서, 상기 정전압회로는 하나 또는 다수의 소자를 통해 상기 버스선으로부터 상기 두번째 선에 전류가 흐르도록 상기 버스선과 두번째 선 사이에 직렬로 제공되는 하나 또는 다수의 소자를 포함하는 비휘발성 반도체 기억장치.
4. 제 3 항에 있어서, 상기 하나 또는 다수의 소자가 다이오드를 포함하는 비휘발성 반도체 기억장치.
5. 제 3 항에 있어서, 상기 하나 또는 다수의 소자가 트랜지스터를 포함하는 비휘발성 반도체 기억장치.
6. 제 1 항에 있어서, 상기 정전압회로는 전류가 상기 두 개의 다이오드를 통해 상기 버스선으로부터 상기 두 번째 선에 흐르도록 상기 버스선과 상기 두 번째 선 사이에 직렬로 제공되는 두 개의 다이오드를 포함하는 비휘발성 반도체 기억장치.
7. 제 1 항에 있어서, 상기 정전압회로는 전류가 상기 다이오드 및 상기 트랜지스터를 통해 상기 버스선으로부터 상기 두 번째 선으로 흐르도록 상기 버스선과 상기 두 번째 선 사이에 직렬로 제공되는 다이오드의 트랜지스터를 포함하는 비휘발성 반도체 기억장치.
8. 제 7 항에 있어서, 상기 다이오드에 의해 발생된 전압레벨이 상기 트랜지스터에 의해 발생된 전압레벨보다 더 큰 비휘발성 반도체 기억장치.