KR950013168A - 2차원 어드레스 발생기 - Google Patents

2차원 어드레스 발생기 Download PDF

Info

Publication number
KR950013168A
KR950013168A KR1019930022238A KR930022238A KR950013168A KR 950013168 A KR950013168 A KR 950013168A KR 1019930022238 A KR1019930022238 A KR 1019930022238A KR 930022238 A KR930022238 A KR 930022238A KR 950013168 A KR950013168 A KR 950013168A
Authority
KR
South Korea
Prior art keywords
signal
address
axis
clock
generating means
Prior art date
Application number
KR1019930022238A
Other languages
English (en)
Other versions
KR0170649B1 (ko
Inventor
황준현
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019930022238A priority Critical patent/KR0170649B1/ko
Publication of KR950013168A publication Critical patent/KR950013168A/ko
Application granted granted Critical
Publication of KR0170649B1 publication Critical patent/KR0170649B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Studio Circuits (AREA)

Abstract

본 발명은 영상신호를 디지탈로 처리하는 분야에 사용되는 2차원 어드레스발생장치에 관한 것으로, 제어신호발생기와 Y축클럭발생기와 Y축어드레스발생기와 X축클럭발생기와 X축어드레스발생기를 구비하여 동기 신호나 클럭에 지연이 발생하여도 안정된 2차원 어드레스를 발생한다.

Description

2차원 어드레스 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 2차원 어드레스 발생장치를 도시한 블럭도이고,
제2A∼2C는 제1도의 장치에 의한 Y축어드레스 발생의 예를 도시한 개략도이고,
제3A-3E도는 제1도에 의한 X축어드레스 발생의 예를 도시한 개략도이고,
제4도는 본 발명에 의한 2차원 어드레스발생장치를 도시한 블럭도이다.

Claims (6)

  1. 클럭발생기로부터 클럭(CLK)을 입력하고, 영상신호로부터 수직동기신호 (VS#)를 입력하고, 상기 영상신호의 수평동기신호로부터 발생된 데이타유효신호 (CB)를 입력하고, 시스템제어부로부터 인에이블(ENABLE), 모드(MODE) 및 필드신호 (FIELD)를 입력하는 어드레스 발생기에 있어서, 상기 인에이블신호(ENABLE), 모드신호(MODE)와 상기 수직동기신호(VS#)를 입력하여 상기 수직동기신호(VS#)에 동기된 어드레스인에이블신호(ADEN#) 및 인터레이스모드신호(IRMODE)를 발생하는 제어신호발생수단; 상기 클럭(CLK)과 상기 수직동기신호(VS#)와 지연된 상기 데이타유효신호(DCB#)를 입력하여 상기 어드레스인에이블신호(ADEN#)에 따라 Y축어드레스풀신호(YFULL)가 입력될 때가지 Y축클럭(YCLK)을 발생하는 Y축클럭발생수단; 상기 필드신호(FIELD)와 상기 Y축클럭(YCLK)과 상기 인터레이스모드신호(IRMODE)를 입력하여 상기 어드레스인에이블신호(ADEN#)에 따라 Y축어드레스와 상기 Y축어드레스풀신호(YFIRL)와 필드신호(FIELO#)를 발생하는 Y축어드레스발생수단; 상기 데이타유효신호(CB)와 상기 클럭(CLK)를 입력하여 상기 어드레스인에이블신호(ADEN#)에 따라 Y축어드레스풀신호(XFULL)가 입력될 때가지 X축클럭(XCLK)을 발생하는 X축클럭발생수단; 및 상기 X축클럭(XCLK)을 입력하여 상기 어드레스인에이블신호(ADEN#)에 따라 X축어드레스와 상기 X축어드레스풀신호(XFULL)를 발생하는 X축어드레스발생수단을 구비한 것을 특징으로 하는 2차원 어드레스발생기.
  2. 제1항에 있어서, 상기 Y축클럭발생수단은 수직동기신호(VS#)와 클럭(CLK)을 입력하여 지연된 수직동기신호(DVS#)를 출력하는 제1플립플롭과, 상기 지연된 수직동기신호(DVS#)와 어드레스인에이블신호((ADEN#)와 Y어드레스풀신호(YFULL)를 입력하여 반전되고 지연신호를 출력하는 제2플립플롭과, 상기 제2플립플롭의 출력과 지연된 데이타유효신호(DCB#)를 논리합하여 Y축클럭(YCLK)을 출력하는 제1낸드게이트를 구비한 것을 특징으로 하는 2차원 어드레스발생기.
  3. 제l항에 있어서, 상기 X축클럭발생수단은 데이타유효신호(CB)와 클럭(CLK)를 입력하여 지연된 데이타유효신호(DCB#)를 출력하는 제3플립플롭과, 상기 지연된 데이타 유효신호(DCB#)와 어드레스인에이블신호(ADEN#)와 X축풀어드레스신호 (XFULL)를 입력하여 반전되고 지연된 신호를 출력하는 제4플립플롭과, 상기 제4플립플롭의 출력과 클럭(CLK)을 논리합하여 X축클럭(XCLK)을 출력하는 제2낸드게이트를 구비한 것을 특징으로 하는 2차원 어드레스발생기.
  4. 제1항에 있어서, 상기 제어신호발생수단은 인에이블호(ENABLE)와 수직동기신신호(VS#)를 입력하여 어드레스인 이블신호(ADEN#)를 출력하는 제5플릴플롭과, 상기 모드신호(MODE)와 수직동기신신호(VS#)를 입력하여 인터레이스 모드신호 (IRMODE)를 출력하는 제6플릴플롭을 구비한 것을 특징으로 하는 2차원 어드레스발생기.
  5. 제1항에 있어서, 상기 Y축어드레스발생수단은 게이트어레이로직(GAL)으로 구성되는 것을 특징으로 하는 2차원 어드레스발생기.
  6. 제1항에 있어서, 상기 X축어드레스발생수단은 게이트어레이로직(GAL)으로 구성되는 것을 특징으로 하는 2차원 어드레스발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930022238A 1993-10-25 1993-10-25 2차원 어드레스 발생기 KR0170649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930022238A KR0170649B1 (ko) 1993-10-25 1993-10-25 2차원 어드레스 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022238A KR0170649B1 (ko) 1993-10-25 1993-10-25 2차원 어드레스 발생기

Publications (2)

Publication Number Publication Date
KR950013168A true KR950013168A (ko) 1995-05-17
KR0170649B1 KR0170649B1 (ko) 1999-03-20

Family

ID=19366515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022238A KR0170649B1 (ko) 1993-10-25 1993-10-25 2차원 어드레스 발생기

Country Status (1)

Country Link
KR (1) KR0170649B1 (ko)

Also Published As

Publication number Publication date
KR0170649B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US4988901A (en) Pulse detecting device for detecting and outputting a pulse signal related to the slower frequency input pulse
KR920010618A (ko) 동기형 다이나믹 ram
US5687134A (en) Synchronous semiconductor memory capable of saving a latency with a reduced circuit scale
KR100265610B1 (ko) 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
US20070146040A1 (en) Data output clock generating circuit and method of generating data output clock of semiconductor memory apparatus
KR950013168A (ko) 2차원 어드레스 발생기
KR20000041464A (ko) 반도체 메모리 장치의 입력버퍼
TW362173B (en) Meta-hardened flip-flop
KR100223026B1 (ko) 동기화 회로
US7676643B2 (en) Data interface device for accessing memory
KR910009048A (ko) 비디오 신호 처리 회로 및 선동기 회로를 포함하는 화상 디스플레이 장치 회로
JPH01268220A (ja) パルス発生回路
KR0175605B1 (ko) 에이.티.엠.에서 유토피아 동기소자와 논-유토피아 비동기소자의 접속 제어 로직
JPH04150612A (ja) 半導体集積回路
KR960012943A (ko) 동기 회로
JPH03192923A (ja) クロック発生回路
KR940003771Y1 (ko) 글리치 방지용 동기회로
KR930003966B1 (ko) Ntsc/pal겸용 발진주파수 변환회로
JP2623838B2 (ja) クロックスキュー吸収回路
KR960001422Y1 (ko) 반도체 소자용 버퍼
US20060125818A1 (en) Image data synchronizer applied for image scaling device
JPH01208791A (ja) 半導体記憶回路
JPS63155870A (ja) 遅延調整方式
KR870006741A (ko) 시분할 다중 통신 시스템의 데이터 동기회로
JPS60260257A (ja) 基準信号伝送回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090928

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee