KR0170649B1

KR0170649B1 - 2차원 어드레스 발생기

Info

Publication number: KR0170649B1
Application number: KR1019930022238A
Authority: KR
Inventors: 황준현
Original assignee: 이대원; 삼성항공산업주식회사
Priority date: 1993-10-25
Filing date: 1993-10-25
Publication date: 1999-03-20
Also published as: KR950013168A

Abstract

본 발명은 영상신호를 디지탈로 처리하는 분야에 사용되는 2차원 어드레스발생장치에 관한 것으로, 제어신호발생기와 Y축클럭발생기와 Y축어드레스발생기와 X축클럭발생기와 X축어드레스발생기를 구비하여 동기신호나 클럭에 지연이 발생하여도 안정된 2차원 어드레스를 발생한다.

Description

2차원 어드레스 발생기

제1도는 종래의 2차원 어드레스 발생장치를 도시한 블럭도.

제2a∼2c도는 제1도의 장치에 의한 Y축어드레스 발생의 예를 도시한 개략도.

제3a∼3e도는 제1도에 의한 X축어드레스 발생의 예를 도시한 개략도.

제4도는 본 발명에 의한 2차원 어드레스발생장치를 도시한 블럭도.

제5a∼5f도는 제4도의 장치에 의한 Y축어드레스 발생의 예를 도시한 개략도.

제6a∼6c도는 본 발명에 의해 수직동기신호가 지연된 것을 도시한 파형도.

제7도는 본 발명에 의해 어드레스발생에 필요한 클럭으로 데이타유효(CB)신호의 상승에지 대신 하강에지를 사용함을 도시한 것.

제8a∼8e도는 제4도의 장치에 의한 X축어드레스 발생의 예를 도시한 개략도.

제9a∼9c도는 본 발명에 의해 수직동기신호에 동기된 제어입력을 도시한 타이밍도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : Y축 카운터 2 : Y축 래치

3 : 제어기 4 : X축 카운터

5 : X축 래치 6 : 내부클럭 발생기

10 : Y축클럭발생기 20 : Y축어드레스발생기

30 : X축클럭발생기 40 : X축어드레스발생기

50 : 제어신호발생기

본 발명은 어드레스발생장치에 관한 것으로, 특히 비디오 데이타를 처리하기 위한 2차원 어드레스를 발생하는 장치에 관한 것이다.

영상신호를 디지탈로 처리하기 위하여 아날로그-디지탈 변환한 영상데이타를 메모리에 저장하거나 독출할 때, 메모리를 억세스하기 위한 어드레스가 필요하다. 이러한 어드레스는 일반적으로 카운터를 사용하여 발생하여 왔다.

제1도는 종래의 2차원 어드레스발생장치를 도시한 블럭도로서, Y축카운터(1), Y축래치(2), 제어기(3), X축카운터(4), X축래치(5) 및 내부클럭발생기(6)를 구비한다. 제1도에 있어서, 'VS'는 수직동기신호를 나타내고, 'CB'는 수평동기신호(HS)의 타이밍을 조절하여 만든 데이타가 유효한 구간을 표시하는 데이타유효신호를 나타내고, 'CLK'는 클럭단자를 나타내고, 'CLR'은 클리어(clear) 단자를 나타낸다.

종래에는 영상신호로부터 수평동기신호(HS)와 수직동기신호(VS)를 추출하고, 내부클럭을 발생하고 카운터를 이용하여 수직어드레스(Y축어드레스라고도 한다)와 수평어드레스(X축어드레스라고도 한다)를 발생함으로써 2차원 어드레스를 구현하였다. 즉, 카운터는 'CLR'신호가 오프되면 입력되는 'CLK'의 펄스 수를 카운트하여 출력하고, 'CLR'가 온되면 종료한다. 제1도에 있어서, Y축카운터(1)는 수평동기신호(VS)를 CLR단자로 입력하고, 'CB'신호를 CLK단자로 입력하여 'VS'가 하이일 때, 클럭(CLK)입력에 따라 0부터 순차적으로 업 카운트하여 Y축어드레스를 발생한 후 Y축래치(2)로 출력한다. Y축래치(2)는 Y축어드레스를 제어기(3)의 제어에 따라 Y축어드레스 버스로 출력하거나, 플로팅되어 어드레스버스를 다른 장치들도 사용할 수 있도록 한다.

X축카운터(4)는 'CB'를 CLR단자로 입력하고, 내부클럭 발생기(6)로부터 내부클럭을 CLK단자로 입력하여 'CB'가 하이일 때, 내부클럭에 따라 0부터 순차적으로 업 카운트하여 X축어드레스를 발생한 후 X축래치(5)로 출력한다. X축래치(5)는 X축어드레스를 제어기(3)의 제어에 따라 X축어드레스 버스로 출력하거나, 플로팅되어 어드레스 버스를 다른 장치들도 사용할 수 있도록 한다.

제어기(3)는 제어입력을 단자(8)로 입력하고, X축어드레스와 Y축어드레스를 입력하여 X축래치(5)와 Y축래치(2)를 제어하고, 메모리 제어신호(메모리 리드, 라이트 등)를 출력한다. 제어입력은 전체시스템 동작의 시작과 종료를 제어한다.

제2a∼2c도는 제1도의 장치에 의한 Y축어드레스 발생의 예를 도시한 개략도이다. 제2a도는 수직동기신호(VS)를 도시한 것이고, 제2b도는 데이타유효(CB)신호를 도시한 것이고, 제2c도는 카운터의 출력을 나타낸 것이다. 제2a∼2c도에 있어서, 수직동기신호(VS)가 '하이'가 되는 순간부터 'CB'펄스를 세기 시작하여 0, 1, 2, 3, . . . .을 출력하고, 수직동기신호(VS)가 '로우'가 되면 클리어된다.

제3a∼3e도는 제1도의 장치에 의한 X축어드레스 발생의 예를 도시한 개략도이다. 제3a도는 'CB'신호를 도시한 것이고, 제3b도는 내부클럭(CLK)을 도시한 것이고, 제3c도는 카운터의 출력을 나타낸 것이고, 제3d도는 어떤 이유로 지연된 내부클럭(CLK)을 도시한 것이고, 제3e도는 지연된 내부클럭에 따른 카운터의 출력을 나타낸 것이다. 제3a∼3e도에 있어서, X축어드레스도 전술한 바와 같은 Y축어드레스와 동일한 방식으로 발생된다. 제3d도와 같이 내부클럭(CLK)이나 'CB'신호가 불안정하여 지연이 발생하면 어드레스가 한 칸씩 밀리게 되어 잘못된 어드레스를 발생하는 문제점이 있었다.

이와 같은 종래의 카운터를 이용하여 어드레스를 발행하는 방식에서는 카운터 특성상 초기상태 '0'에서 처음 입력되는 파형을 '1'로 카운팅하기 때문에 실제 어드레스는 '0'이어야 하므로, 한 줄 앞당겨져 카운팅되는 문제점이 있었다. 또한 클럭신호에 지연이 발생하면 카운팅되는 클럭의 수가 변동하여 잘못된 어드레스를 발생하기도 하고, 소요되는 부품의 수가 증가하여 부피가 커지는 문제점이 있었다.

따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 안정된 어드레스를 발생하도록 동기신호와 클럭의 타이밍을 조정하고 이를 게이트어레이로직(GAL)과 결합한 2차원 어드레스발생장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명의 장치는 클럭발생기로부터 클럭(CLK)을 입력하고, 영상신호로부터 수직동기신호(VS*)를 입력하고, 상기 영상신호의 수평동기신호로부터 발생된 데이타유효신호(CB)를 입력하고, 시스템제어부로부터 인에이블(ENABLE), 모드(MODE) 및 필드신호(FIELD)를 입력하는 어드레스 발생기에 있어서, 상기 인에이블신호(ENABLE)와 상기 모드신호(MODE)와 상기 수직동기신호(VS*)를 입력하여 상기 수직동기신호(VS*)에 동기된 어드레스인에이블신호(ADEN*) 및 인터레이스모드신호(IRMODE)를 발생하는 제어신호발생수단; 상기 클럭(CLK)과 상기 수직동기신호(VS*)와 지연된 상기 데이타유효신호(DCB*)를 입력하여 상기 어드레스인에이블신호(ADEN*)에 따라 Y축어드레스풀신호(YFULL)가 입력될 때까지 Y축클럭(YCLK)을 발생하는 Y축클럭발생수단; 상기 필드신호(FIELD)와 상기 Y축클럭(YCLK)과 상기 인터레이스신호(IRMODE)를 입력하여 상기 어드레스인에이블신호(ADEN*)에 따라 Y축어드레스와 상기 Y축어드레스풀신호(YFULL)와 필드신호(FIELD*)를 발생하는 Y축어드레스발생수단; 상기 데이타유효신호(CB)와 상기 클럭(CLK)를 입력하여 상기 어드레스인에이블신호(ADEN*)에 따라 X축어드레스풀신호(XFULL)가 입력될 때까지 X축클럭(XCLK)을 발생하는 X축클럭발생수단; 및 상기 X축클럭(XCLK)을 입력하여 상기 어드레스인에이블신호(ADEN＊)에 따라 X축어드레스와 X축 어드레스풀신호(XFULL)를 발생하는 X축어드레스발생수단을 구비한 것을 특징으로 한다.

이어서, 첨부한 도면을 참조하여 본 발명의 장치를 상세히 설명하기로 한다.

제4도는 본 발명에 의한 2차원 어드레스발생장치를 도시한 블럭도로서, Y축클럭발생기(10), Y축어드레스발생기(20), X축클럭발생기(30), X축어드레스발생기(40) 및 제어신호발생기(50)를 구비한다. 제4도에 있어서, 'CLK'는 내부클럭발생기(미도시)로부터 입력되는 클럭이고, 'FIELD'는 영상신호의 필드상태(even인지 odd인지)를 나타내고, 'CB'는 수평동기신호(HS)로부터 얻어진 데이타 유효신호이고, 'ENABLE'은 CPU 또는 시스템제어부에서 주어진 동작 명령이고, 'MODE'는 영상신호가 인터레이스모드인지 비인터레이스모드인지를 나타내는 신호이고, 'VS*'는 수직동기신호이다. 또한 'DVS*'는 'VS*'가 1클럭 지연된 신호이고, 'DCB*'는 'CB*'가 1클럭 지연된 신호이다. 'ADEN*'는 'ENABLE'이 'VS*'에 동기된 어드레스 인에이블신호로서, '로우'일 때 어드레스를 생성할 수 있다. 'IRMODE'는 'MODE'가 'VS*'에 동기된 신호이고, 'YCLK'는 Y축클럭이고, 'XCLK'는 X축클럭이고, 'YFULL'은 GAL로직으로 설정된 만큼의 'CLK'펄스가 입력되어 카운트가 완료되었음을 나타내는 Y어드레스풀신호이고, 'XFULL'은 GAL로직으로 설정된 만큼의 'CB'펄스가 입력되어 카운트가 완료되었음을 나타내는 X어드레스풀신호이다. 'Y ADD'는 Y축 어드레스를 나타내고, 'X ADD'는 X축어드레스를 나타낸다.

제4도에 있어서, Y축클럭발생기(10)는 D단자로 'VS*'를 입력하고 CLK단자로 'CLK'를 입력하여 Q단자로 'DVS*'를 출력하는 제1플립플롭(12)과, 'DVS*'를 CLK단자로 입력하고 D단자로 'ADEN*'를 입력하고 PR단자로 'YFULL'을 입력하여 /Q단자로 출력하는 제2플립플롭(14)과, 제2플립플롭의 /Q출력과 'DCB*'를 논리합하여 'YCLK'를 출력하는 제1낸드게이트(16)로 구성된다.

Y축어드레스발생기(20)는 'YCLK', 'ADEN*', 'IRMODE' 및 'FIELD'를 입력하여 Y축 어드레스와 'YFULL'과 'FIELD*'를 발생하는 게이트어레이로직(GAL)으로 구성된다. Y축어드레스 발생기의 GAL 로직 데이타는 모듈1에 나타낸 바와 같다.

X축클럭발생기(30)는 D단자로 'CB'를 입력하고 CLK단자로 'CLK'를 입력하여 Q단자로 'DCB*'를 출력하는 제3플립플롭(32)과, 'DCB*'를 CLK단자로 입력하고 D단자로 'ADEN*'를 입력하고 PR단자로 'XFULL'을 입력하여 /Q단자로 출력하는 제4플립플롭(34)과, 제4플립플롭(34)의 /Q출력과 'CLK'를 논리합하여 'XCLK'를 출력하는 제2낸드게이트(36)로 구성된다.

X축어드레스발생기(40)는 'XCLK'와 'ADEN*'을 입력하여 X축 어드레스와 'XFULL'을 발생하는 게이트어레이로직(GAL)으로 구성된다. X축어드레스발생기(40)의 GAL로직 데이타는 모듈2에 나타낸 바와 같다.

제어신호발생기(50)는 'ENABLE'을 D단자로 입력하고 'VS*'를 CLK단자로 입력하여 Q단자로 'ADEN*'를 출력하는 제5플립플롭(52)과, D단자로 'MODE'를 입력하고 CLK단자로 'VS*'를 입력하여 Q단자로 'IRMODE'를 출력하는 제6플립플롭(54)으로 구성된다.

이와 같이 구성되는 본 발명의 장치는 종래의 카운터로 어드레스를 발생할 경우에 문제가 된 어드레스가 당겨지는 왜곡현상을 제거하기 위하여 제7도에 도시한 바와 같이 'CB'의 상승 에지가 아니라 하강 에지에서 동작하도록 Y축클럭발생기(10)와 X축클럭발생기(30)에 각각 낸드게이트(16,36)를 채용한다. 또한 제1플립플롭(12)과 제3플립플롭(32)은 제5플립플롭(52)에 의해 지연된 'ADEN*'에 'VS*'와 'CB'를 동기시키기 위하여 각각 한 클럭 지연시키는 역할을 한다. 즉, 제6a∼6c도에 도시한 바와 같이 'ADEN*'보다 'VS*'가 앞선 경우(제6b도)에는 'ADEN*'의 '로우'레벨을 인식하지 못하기 때문에 제6c도와 같이 한 클럭 지연시킨다. 제2플립플롭(14)과 제4플립플롭(34)은 'ADEN*'가 '로우'이고, 'DVS*' 및 'DCB*'의 상승에지가 입력되면 'CB' 및 'CLK'의 입력을 가능하게 하고, PR단자로 'YFULL' 및 'XFULL'이 입력되면 'CB' 및 'CLK'의 입력을 중단하는 기능을 한다.

X 및 Y어드레스발생기(20,40)는 조정된 X 및 Y클럭(XCLK,YCLK)을 입력하여 어드레스를 발생하고, 발생이 완료되면 'XFULL' 및 'YFULL'신호를 발생하고, 'ADEN*'이 '하이'일 때는 하이임피던스(플로팅)상태가 된다.

제어신호발생기(50)는 제어입력인 'ENABLE'과 'MODE'를 'VS*'의 상승에지에 동기시킨다. 즉, 제9a∼9c도에 도시된 바와 같이 제9b도의 임의의 제어입력을 제9c도와 같이 제9a도의 'VS*'의 상승에지에 동기시킨다.

제5a∼5f도는 제4도의 장치에 의한 Y축어드레스 발생의 예를 도시한 타이밍도이다. 제5a도는 제어입력 'ENABLE'신호를 도시한 것이고, 제5b도는 수직동기신호 'VS*'를 도시한 타이밍도이고, 제5c도는 'ADEN*'신호를 도시한 타이밍도이고, 제5d도는 'DVS*'를 도시한 타이밍도이고, 제5e도는 'DCB*'를 도시한 타이밍도이고, 제5f도는 Y축어드레스를 도시한 것이다. 제5a∼5f도에 있어서, 제5c도의 'ADEN*'는 제5a도의 'ENABLE'이 'VS*'에 동기되도록 지연된 것을 알 수 있고, 제5d도의 'DVS*'는 'VS*'가 한 클럭만큼 지연되어 발생된 것이다. 또한 제5f도의 Y축어드레스는 'ADEN*'가 '로우'일 때, 'DVS*'가 '하이'가 되는 시점부터 'DCB*'의 펄스에 따라 0, 1, 2, 3.... 순으로 순차적으로 어드레스를 발생하고, 'DVS*'가 '로우'가 되면 종료한다.

제6a∼6c도는 본 발명에 의해 수직동기신호가 지연된 것을 도시한 파형도이다. 제7도는 본 발명에 의해 어드레스발생에 필요한 클럭으로 데이타유효(CB)신호의 상승에지 대신 하강에지를 사용함을 도시한 것이다.

제8a∼8e도는 제4도의 장치에 의한 X축어드레스 발생의 예를 도시한 타이밍도이다. 제8a도는 'ADEN*'를 도시한 타이밍도이고, 제8b도는 'CB'를 도시한 타이밍도이고, 제8c도는 'DCB*'를 도시한 타이밍도이고, 제8d도는 'CLK'를 도시한 타이밍도이고, 제8e도는 X축 어드레스를 나타낸 것이다. 제8a∼제8e도에 있어서, 제8c도의 'DCB*'는 'CB'가 지연된 것이고, 제8e도의 X축 어드레스는 'ADEN*'가 '로우'일 때, 'DCB*'가 '하이'가 되면 'CLK'의 펄스에 따라 0, 1, 2, .... 순으로 순차적으로 발생되고, 'DCB*'가 '로우'가 되면 종료한다.

제9a∼9c도는 본 발명에 의해 제어입력이 수직동기신호에 동기된 것을 도시한 타이밍도이다.

이상에서 살펴본 바와 같이 본 발명은 종래의 카운터로 어드레스를 발생하는 분야에 널리 사용되어 어드레스가 하나씩 당겨지는 왜곡 현상을 제거하고, 동기신호나 클럭신호에 지연이 발생해도 안정된 어드레스를 생성할 수 있는 효과가 있다. 또한 게이트어레이로직(GAL)을 사용하여 부피가 작아지는 장점도 있다.

모듈1. Y축 어드레스 발생방식

module Y_ADD

title 'LOGIC FOR Y_ADD'

declaration

GAL4 device 'P22V10;

define input

YCLK, ADEN*, FIELD, IRMODE PIN 2, 3, 5, 7 ;

define output

A10, A11, A12, A13, A14, A15, A16, A17, FIELD*, YFULL PIN 17, 18, 20, 21, 24, 25, 26, 19, 23, 27 ;

RESET node16

ACTIVE LOW OUTPUT

equations

!YFULL = IRMODE A10 A11 A12 A13 A14 A15 A16 A17

YCLK ;

FIELD* : =!IRMODE !FIELD* ;

FIELD*.OE = !ADEN* ;

A17 := IRMODE ( A17$ (A11 A12 A13 A14 A15 A16))

# !IRMODE (A17 $( FIELD* A10 A11 A12 A13 A14

A15 A16 )) ;

A17.OE = !ADEN* ;

A16 := IRMODE ( A16 $ (A11 A12 A13 A14 A15 ))

# !IRMODE (A16 $( FIELD* A10 A11 A12 A13 A14

A15 )) ;

A16.OE = !ADEN* ;

A15 := IRMODE ( A15 $ (A11 A12 A13 A14 ))

# !IRMODE (A15 $( FIELD* A10 A11 A12 A13 A14 ));

A15.OE = !ADEN* ;

A14 := IRMODE ( A14 $ (A11 A12 A13 ))

# !IRMODE (A14 $( FIELD* A10 A11 A12 A13 )) ;

A14.OE = !ADEN* ;

A13 := IRMODE ( A13 $ (A11 A12 ))

# !IRMODE (A13 $( FIELD* A10 A11 A12 )) ;

A13.OE = !ADEN* ;

A12 := IRMODE ( A12 $ A11 )) # !IRMODE (A12 $( FIELD* A10 A11 )) ;

A12.OE = !ADEN* ;

A11 := IRMODE !11 # !IRMODE ( A11 $ (FIELD* A10 )) ;

A11.OE = !ADEN* ;

A10 := IRMODE ( A10 $ (A11 A12 A13 A14 A15 A16 A17 ))

# !IRMODE (A10 $ FIELD* ) ;

A10.OE = !ADEN* ;

RESET = !YFULL YCLK ;

end Y_ADD

모듈2. X축 어드레스 발생방식

module X_ADD

title 'LOGIC FOR X_ADD'

declaration

GAL5 device 'P22V10;

define input

XCLK, ADEN* PIN 2, 3, ;

define output

A0, A1, A2, A3, A4, A5, A6, A7, A8, XFULL PIN 17, 18, 19, 20, 21, 23, 24, 25, 26, 27 ;

RESET node16 ;

ACTIVE LOW OUTPUT

equations

!XFULL = A0 A1 A2 A3 A4 A5 A6 A7 A8 !YCLK ;

A8 := ( A8 $ (A0 A1 A2 A3 A4 A5 A6 A7 )) ;

A8.OE = !ADEN* ;

A7 := ( A7 $ (A0 A1 A2 A3 A4 A5 A6 )) ;

A7.OE = !ADEN* ;

A6 := ( A6 $ (A0 A1 A2 A3 A4 A5 )) ;

A6.OE = !ADEN* ;

A5 := ( A5 $ (A0 A1 A2 A3 A4 )) ;

A5.OE = !ADEN* ;

A4 := ( A4 $ (A0 A1 A2 A3 )) ;

A4.OE = !ADEN* ;

A3 := ( A3 $ (A0 A1 A2 )) ;

A3.OE = !ADEN* ;

A2 := ( A2 $ (A0 A1 )) ;

A2.OE = !ADEN* ;

A1 := ( A1 $ A0 ) ;

A1.OE = !ADEN* ;

A0 := !A0 ;

A0.OE = !ADEN* ;

RESET = !XFULL !XCLK ;

end X_ADD

Claims

클럭발생기로부터 클럭(CLK)을 입력하고, 영상신호로부터 수직동기신호(VS*)를 입력하고, 상기 영상신호의 수평동기신호로부터 발생된 데이타유효신호(CB)를 입력하고, 시스템제어부로부터 인에이블(ENABLE), 모드(MODE) 및 필드신호(FIELD)를 입력하는 어드레스 발생기에 있어서, 상기 인에이블신호(ENABLE)와 상기 모드신호(MODE)와 상기 수직동기신호(VS*)를 입력하여 상기 수직동기신호(VS*)에 동기된 어드레스인에이블신호(ADEN*) 및 인터레이스모드신호(IRMODE)를 발생하는 제어신호발생수단; 상기 클럭(CLK)과 상기 수직동기신호(VS*)와 지연된 상기 데이타유효신호(DCB*)를 입력하여 상기 어드레스인에이블신호(ADEN*)에 따라 Y축어드레스풀신호(YFULL)가 입력될 때까지 Y축클럭(YCLK)을 발생하는 Y축클럭발생수단; 상기 필드신호(FIELD)와 상기 Y축클럭(YCLK)과 상기 인터레이스신호(IRMODE)를 입력하여 상기 어드레스인에이블신호(ADEN*)에 따라 Y축어드레스와 상기 Y축어드레스풀신호(YFULL)와 필드신호(FIELD*)를 발생하는 Y축어드레스발생수단; 상기 데이타유효신호(CB)와 상기 클럭(CLK)를 입력하여 상기 어드레스인에이블신호(ADEN*)에 따라 X축어드레스풀신호(XFULL)가 입력될 때까지 X축클럭(XCLK)을 발생하는 X축클럭발생수단; 및 상기 X축클럭(XCLK)을 입력하여 상기 어드레스인에이블신호(ADEN*)에 따라 X축어드레스와 X축어드레스풀신호(XFULL)를 발생하는 X축어드레스발생수단을 구비한 것을 특징으로 하는 2차원 어드레스발생기.
제1항에 있어서, 상기 Y축클럭발생수단은 수직동기신호(VS*)와 클럭(CLK)을 입력하여 지연된 수직동기신호(DVS*)를 출력하는 제1플립플롭과, 상기 지연된 수직동기신호(DVS*)와 어드레스인에이블신호(ADEN*)와 Y어드레스풀신호(YFULL)를 입력하여 반전되고 지연된 신호를 출력하는 제2플립플롭과, 상기 제2플립플롭의 출력과 지연된 데이타유효신호(DCB*)를 논리합하여 Y축클럭(YCLK)을 출력하는 제1낸드게이트를 구비한 것을 특징으로 하는 2차원 어드레스발생기.
제1항에 있어서, 상기 X축클럭발생수단은 데이타유효신호(CB)와 클럭(CLK)을 입력하여 지연된 데이타 유효신호(DCB*)를 출력하는 제3플립플롭과, 상기 지연된 데이타 유효신호(DCB*)와 어드레스인에이블신호(ADEN*)와 X축 어드레스풀신호(XFULL)를 입력하여 반전되고 지연된 신호를 출력하는 제4플립플롭과, 상기 제4플립플롭의 출력과 클럭(CLK)을 논리합하여 X축클럭(XCLK)을 출력하는 제2낸드게이트를 구비한 것을 특징으로 하는 2차원 어드레스발생기.
제1항에 있어서, 상기 제어신호발생수단은 인에이블호(ENABLE)와 수직동기신호(VS*)를 입력하여 어드레스인에이블신호(ADEN*)를 출력하는 제5플립플롭과, 상기 모드신호(MODE)와 수직동기신호(VS*)를 입력하여 인터레이스 모드신호(IRMODE)를 출력하는 제6플립플롭을 구비한 것을 특징으로 하는 2차원 어드레스발생기.
제1항에 있어서, 상기 Y축어드레스발생수단은 게이트어레이로직(GAL)으로 구성되는 것을 특징으로 하는 2차원 어드레스발생기.
제1항에 있어서, 상기 X축어드레스발생수단은 게이트어레이로직(GAL)으로 구성되는 것을 특징으로 하는 2차원 어드레스발생기.