KR950013120A - 계산기간 통신을 위한 통신제어장치 및 그것에 사용하는 집적회로 - Google Patents
계산기간 통신을 위한 통신제어장치 및 그것에 사용하는 집적회로 Download PDFInfo
- Publication number
- KR950013120A KR950013120A KR1019940027361A KR19940027361A KR950013120A KR 950013120 A KR950013120 A KR 950013120A KR 1019940027361 A KR1019940027361 A KR 1019940027361A KR 19940027361 A KR19940027361 A KR 19940027361A KR 950013120 A KR950013120 A KR 950013120A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- communication control
- timer
- network
- buffer memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/28—Timers or timing mechanisms used in protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/563—Signalling, e.g. protocols, reference model
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
여러개의 커넥션을 거쳐서 통신상대 계산기와의 사이에서 병렬적인 데이타 통신동작을 실행하는 통신제어 장치 및 통신제어용의 집적회로로서, 여러개의 커넥션이 설정되는 환경에 있어서의 프로토콜 처리를 고속화할 수 있는 통신제어장치를 제공하기 위해, 계산기 시스템에 대한 인터페이스회로, 통신제어처리를 실행하깅 위한 마이크로 프로세서, 프로그램 및 워크 데이타를 저장하기 위한 로컬메모리, 송수신데이타를 일상적으로 저장하기 위한 버퍼메모리, 계산기 시스템내의 메모리와 버퍼메모리 사이의 데이타전송 및 버퍼메모리와 로컬메모리 사이의 프로토콜 헤더전송을 실행하기 위한 DMA 전송수단, 네트워크에 대한 데이타송수신을 제어하기 위한 네트워크 컨트롤러 및 계산기 시스템이 네트워크상에 설정하는 여러개의 커넥션의 각각에 대응해서 다음의 수신프레임의 프로토콜 헤더를 예측하여 두고 DMA전송수단에 의해 전송되는 수신프레임의 프로토콜 헤더와 대응하는 것을 검색하는 헤더검색수단을 구비한다.
이러한 계산기가 통신을 위한 통신제어장치 및 그것에 사용하는 집적회로를 이용하는 것에 의해, 마이크로 프로세서는 기동타이머수에 비례해서 증가하는 타이머관리를 위한 처리동작에서 해방되어 부하를 대폭 저감할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 통신제어장치의 구성을 도시한 블록도.
제2도는 본 발명의 적용대상으로 되는 네트워크 시스템의 구성을 도시한 도면.
제3도는 프로토콜 계층을 도시한 도면.
Claims (5)
- 계산기 시스템을 네트워크에 접속하는 통신제어장치에 있어서, 계산기 시스템에 대한 인터페이스회로, 통신제어처리를 실행하기 위한 마이크로 프로세서, 프로그램 및 워크 데이터를 저장하기 위한 로컬메모리, 송수신데이터를 일시적으로 저장하기 위한 버퍼메모리, 상기 계산기 시스템내의 메모리와 상기 버퍼메모리 사이의 데이터전송 및 상기 버퍼메모리와 상기 로컬메모리 사이의 프로토콜 헤더전송을 실행하기 위한 DMA 전송수단, 네트워크에 대한 데이터송수신을제어하기 위한 네트워크 컨트롤러 및 상기 계산기 시스템이 상기 네트워크상에 설정하는 여러개의 커넥션의 각각에 대응해서 다음의 수신프레임의 프로토콜 헤더를 예측하여 두고 상기 DMA 전송수단에 의해 전송되는 수신프레임의 프로토콜 헤더와 대응하는 것을 검색하는 헤더검색수단을 갖는 것을 특징으로 하는 통신제어장치.
- 제1항에 있어서, 상기 버퍼메모리에 대한 상기 DMA 전송수단과 상기 네트워크 컨트롤러로부터의 액세스를 조정하기 위한 버퍼 액세스 조정회로를 또한 갖는 것을 특징으로 하는 통신제어장치.
- 계산기 시스템을 네트워크에 접속하는 통신제어장치에 있어서, 계산기 시스템에 대한 인터페이스회로, 통신제어처리를 실행하기 위한 마이크로 프로세서, 프로그램 및 워크 데이터를 저장하기 위한 로컬메모리, 송수신데이터를 일시적으로 저장하기 위한 버퍼메모리, 상기 계산 시스템내의 메모리와 상기 버퍼메모리 사이의 데이터전송 및 상기 버퍼메모리와 상기 로컬메모리 사이의 프로토콜 헤더 전송을 실행하기 위한 DMA 전송수단, 네트워크와의 사이에 데이터 송수신을 제어하기 위한 네트워크 컨트롤러, 각각 타이머관리에 필요한 정보를 유지하는 여러개의 타이머 엔트리를 갖는 기억수단 및 상기 기억수단의 여러개의 타이머 엔트리에 대해서 타이머 카운트동작과 상기 프로세서의 타이머 통지동작을 실행하는 타이머수단을 갖는 것을 특징으로 하는 통신제어장치.
- 통신제어장치에 접속되는 상위계산기에 대한 인터페이스 수단, 네트워크에 대한 인터페이스 수단, 송수신데이터를 일시적으로 저장하기 위한 버퍼메모리에 대한 인터페이스 수단, 통신제어장치의 프로세서가 접속되는 로컬버스에 대한 인터페이스 수단, 상위계산기측의 메모리와 상기 버퍼메모리 사이의 데이터전송 및 상기버퍼메모리와 상기 로컬버스 인터페이스 수단 사이의 프로토콜 헤더전송을 실행하기 위한 DMA 전송수단 및 커넥션 대응에 예측한 다음의 수신프레임 프로토콜 헤더중에서 상기 DMA 전송수단이 전송하는 수신프레임의 프로토콜 헤더와 대응하는 것을 고속으로 검색하기 위한 헤더 검색수단을 동일 반도체기판상에 갖는 통신제어용 집적회로.
- 제4항에 있어서, 상기 로컬버스 인터페이스 수단과 외부메모리 사이에 접속되고, 상기 외부메모리에 준비된 여러개의 타이머 엔트리에 대해서 타이머카운트 동작을 실행함과 동시에, 상기 프로세서의 타이머 통지동작을 실행하는 타이머수단을 또 갖는 것을 특징으로 하는 통신제어용 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-270254 | 1993-10-28 | ||
JP27025493A JP3358254B2 (ja) | 1993-10-28 | 1993-10-28 | 通信制御装置および通信制御用回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950013120A true KR950013120A (ko) | 1995-05-17 |
KR970007620B1 KR970007620B1 (ko) | 1997-05-13 |
Family
ID=17483689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940027361A KR970007620B1 (ko) | 1993-10-28 | 1994-10-26 | 계산기간 통신을 위한 통신제어장치 및 그것에 사용하는 집적회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5678060A (ko) |
JP (1) | JP3358254B2 (ko) |
KR (1) | KR970007620B1 (ko) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190733A (ja) | 1996-12-25 | 1998-07-21 | Hitachi Ltd | Ipスイッチ、該ipスイッチに用いるインターフェース回路及びatmスイッチ、及びipスイッチネットワークシステム |
US5826018A (en) * | 1996-04-02 | 1998-10-20 | Hewlett-Packard Company | Method and appparatus for automatically determining the starting location and starting protocol of LAN data in a WAN link frame |
JP3560423B2 (ja) * | 1996-09-17 | 2004-09-02 | 松下電器産業株式会社 | パケット送受信装置及びパケット受信装置 |
KR100223298B1 (ko) * | 1997-02-12 | 1999-10-15 | 서평원 | 광대역 종합 정보 통신망의 터미널 정합 장치 |
US5872919A (en) * | 1997-05-07 | 1999-02-16 | Advanced Micro Devices, Inc. | Computer communication network having a packet processor with an execution unit which is variably configured from a programmable state machine and logic |
US5943481A (en) * | 1997-05-07 | 1999-08-24 | Advanced Micro Devices, Inc. | Computer communication network having a packet processor with subsystems that are variably configured for flexible protocol handling |
US7089326B2 (en) * | 1997-10-14 | 2006-08-08 | Alacritech, Inc. | Fast-path processing for receiving data on TCP connection offload devices |
US6757746B2 (en) | 1997-10-14 | 2004-06-29 | Alacritech, Inc. | Obtaining a destination address so that a network interface device can write network data without headers directly into host memory |
US7133940B2 (en) | 1997-10-14 | 2006-11-07 | Alacritech, Inc. | Network interface device employing a DMA command queue |
US7185266B2 (en) | 2003-02-12 | 2007-02-27 | Alacritech, Inc. | Network interface device for error detection using partial CRCS of variable length message portions |
US6687758B2 (en) | 2001-03-07 | 2004-02-03 | Alacritech, Inc. | Port aggregation for network connections that are offloaded to network interface devices |
US8621101B1 (en) | 2000-09-29 | 2013-12-31 | Alacritech, Inc. | Intelligent network storage interface device |
US7237036B2 (en) | 1997-10-14 | 2007-06-26 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding a TCP connection |
US6697868B2 (en) | 2000-02-28 | 2004-02-24 | Alacritech, Inc. | Protocol processing stack for use with intelligent network interface device |
US6470415B1 (en) | 1999-10-13 | 2002-10-22 | Alacritech, Inc. | Queue system involving SRAM head, SRAM tail and DRAM body |
US6658480B2 (en) | 1997-10-14 | 2003-12-02 | Alacritech, Inc. | Intelligent network interface system and method for accelerated protocol processing |
US7284070B2 (en) * | 1997-10-14 | 2007-10-16 | Alacritech, Inc. | TCP offload network interface device |
US7174393B2 (en) | 2000-12-26 | 2007-02-06 | Alacritech, Inc. | TCP/IP offload network interface device |
US6427173B1 (en) | 1997-10-14 | 2002-07-30 | Alacritech, Inc. | Intelligent network interfaced device and system for accelerated communication |
US7076568B2 (en) * | 1997-10-14 | 2006-07-11 | Alacritech, Inc. | Data communication apparatus for computer intelligent network interface card which transfers data between a network and a storage device according designated uniform datagram protocol socket |
US7167927B2 (en) | 1997-10-14 | 2007-01-23 | Alacritech, Inc. | TCP/IP offload device with fast-path TCP ACK generating and transmitting mechanism |
US7042898B2 (en) | 1997-10-14 | 2006-05-09 | Alacritech, Inc. | Reducing delays associated with inserting a checksum into a network message |
US6389479B1 (en) | 1997-10-14 | 2002-05-14 | Alacritech, Inc. | Intelligent network interface device and system for accelerated communication |
US8539112B2 (en) | 1997-10-14 | 2013-09-17 | Alacritech, Inc. | TCP/IP offload device |
US6427171B1 (en) | 1997-10-14 | 2002-07-30 | Alacritech, Inc. | Protocol processing stack for use with intelligent network interface device |
US6591302B2 (en) | 1997-10-14 | 2003-07-08 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding to a TCP connection |
US6434620B1 (en) | 1998-08-27 | 2002-08-13 | Alacritech, Inc. | TCP/IP offload network interface device |
US8782199B2 (en) | 1997-10-14 | 2014-07-15 | A-Tech Llc | Parsing a packet header |
US6226680B1 (en) * | 1997-10-14 | 2001-05-01 | Alacritech, Inc. | Intelligent network interface system method for protocol processing |
JPH11331890A (ja) * | 1998-05-08 | 1999-11-30 | Fujitsu Ltd | 情報処理システム |
US6765901B1 (en) * | 1998-06-11 | 2004-07-20 | Nvidia Corporation | TCP/IP/PPP modem |
US7664883B2 (en) | 1998-08-28 | 2010-02-16 | Alacritech, Inc. | Network interface device that fast-path processes solicited session layer read commands |
US6304553B1 (en) | 1998-09-18 | 2001-10-16 | Lsi Logic Corporation | Method and apparatus for processing data packets |
US7213061B1 (en) * | 1999-04-29 | 2007-05-01 | Amx Llc | Internet control system and method |
US6961777B1 (en) * | 1999-08-06 | 2005-11-01 | Shrikumar Hariharasubrahmanian | Systems and methods for predicting fields in a data packet |
WO2001013583A2 (en) | 1999-08-16 | 2001-02-22 | Iready Corporation | Internet jack |
KR20030007447A (ko) * | 2000-03-03 | 2003-01-23 | 테너 네트워크스, 인크. | 내부 프로세서 메모리 공간을 이용한 고속 데이터 처리 |
US7624156B1 (en) | 2000-05-23 | 2009-11-24 | Intel Corporation | Method and system for communication between memory regions |
US7089344B1 (en) * | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
US8019901B2 (en) | 2000-09-29 | 2011-09-13 | Alacritech, Inc. | Intelligent network storage interface system |
US6720074B2 (en) * | 2000-10-26 | 2004-04-13 | Inframat Corporation | Insulator coated magnetic nanoparticulate composites with reduced core loss and method of manufacture thereof |
US7039717B2 (en) | 2000-11-10 | 2006-05-02 | Nvidia Corporation | Internet modem streaming socket method |
US7379475B2 (en) | 2002-01-25 | 2008-05-27 | Nvidia Corporation | Communications processor |
JP4620880B2 (ja) * | 2001-01-26 | 2011-01-26 | 富士通セミコンダクター株式会社 | 半導体装置、及びデータ転送方法 |
DE10115799B4 (de) * | 2001-03-30 | 2005-05-04 | Technische Universität München Lehrstuhl für integrierte Schaltungen | Verfahren und Vorrichtung zum Verarbeiten von Datenblöcken |
WO2002097580A2 (en) * | 2001-05-31 | 2002-12-05 | Espeed, Inc. | Securities trading system with multiple levels-of-interest |
US20030121835A1 (en) * | 2001-12-31 | 2003-07-03 | Peter Quartararo | Apparatus for and method of sieving biocompatible adsorbent beaded polymers |
US7535913B2 (en) | 2002-03-06 | 2009-05-19 | Nvidia Corporation | Gigabit ethernet adapter supporting the iSCSI and IPSEC protocols |
US7496689B2 (en) | 2002-04-22 | 2009-02-24 | Alacritech, Inc. | TCP/IP offload device |
US7543087B2 (en) | 2002-04-22 | 2009-06-02 | Alacritech, Inc. | Freeing transmit memory on a network interface device prior to receiving an acknowledgement that transmit data has been received by a remote device |
US7089282B2 (en) * | 2002-07-31 | 2006-08-08 | International Business Machines Corporation | Distributed protocol processing in a data processing system |
US7191241B2 (en) | 2002-09-27 | 2007-03-13 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding to a TCP connection |
US7337241B2 (en) | 2002-09-27 | 2008-02-26 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding to a TCP connection |
US7602816B2 (en) * | 2003-01-13 | 2009-10-13 | Broadcom Corporation | Systems and methods for serial packet synchronization in a voice processing system |
US7346680B2 (en) * | 2003-09-22 | 2008-03-18 | Intel Corporation | Speculative prefetch of a protocol control block from an external memory unit |
US6996070B2 (en) * | 2003-12-05 | 2006-02-07 | Alacritech, Inc. | TCP/IP offload device with reduced sequential processing |
US7903555B2 (en) * | 2003-12-17 | 2011-03-08 | Intel Corporation | Packet tracing |
US8176545B1 (en) | 2003-12-19 | 2012-05-08 | Nvidia Corporation | Integrated policy checking system and method |
US7624198B1 (en) | 2003-12-19 | 2009-11-24 | Nvidia Corporation | Sequence tagging system and method for transport offload engine data lists |
US7260631B1 (en) | 2003-12-19 | 2007-08-21 | Nvidia Corporation | System and method for receiving iSCSI protocol data units |
US8549170B2 (en) | 2003-12-19 | 2013-10-01 | Nvidia Corporation | Retransmission system and method for a transport offload engine |
US8065439B1 (en) | 2003-12-19 | 2011-11-22 | Nvidia Corporation | System and method for using metadata in the context of a transport offload engine |
US7899913B2 (en) | 2003-12-19 | 2011-03-01 | Nvidia Corporation | Connection management system and method for a transport offload engine |
US7206872B2 (en) | 2004-02-20 | 2007-04-17 | Nvidia Corporation | System and method for insertion of markers into a data stream |
US7249306B2 (en) | 2004-02-20 | 2007-07-24 | Nvidia Corporation | System and method for generating 128-bit cyclic redundancy check values with 32-bit granularity |
US7698413B1 (en) | 2004-04-12 | 2010-04-13 | Nvidia Corporation | Method and apparatus for accessing and maintaining socket control information for high speed network connections |
US8248939B1 (en) | 2004-10-08 | 2012-08-21 | Alacritech, Inc. | Transferring control of TCP connections between hierarchy of processing mechanisms |
US7957379B2 (en) | 2004-10-19 | 2011-06-07 | Nvidia Corporation | System and method for processing RX packets in high speed network applications using an RX FIFO buffer |
US7436914B2 (en) * | 2005-07-11 | 2008-10-14 | Mediatek Incorporation | Methods and apparatus for providing television signals |
US7738500B1 (en) | 2005-12-14 | 2010-06-15 | Alacritech, Inc. | TCP timestamp synchronization for network connections that are offloaded to network interface devices |
JP5074872B2 (ja) | 2007-09-25 | 2012-11-14 | キヤノン株式会社 | プロトコル処理装置及び制御方法 |
US8539513B1 (en) | 2008-04-01 | 2013-09-17 | Alacritech, Inc. | Accelerating data transfer in a virtual computer system with tightly coupled TCP connections |
US8341286B1 (en) | 2008-07-31 | 2012-12-25 | Alacritech, Inc. | TCP offload send optimization |
US9306793B1 (en) | 2008-10-22 | 2016-04-05 | Alacritech, Inc. | TCP offload device that batches session layer headers to reduce interrupts as well as CPU copies |
JP5175773B2 (ja) * | 2009-02-27 | 2013-04-03 | 株式会社東芝 | 通信装置、方法及びプログラム |
JP5350927B2 (ja) * | 2009-07-29 | 2013-11-27 | アルパイン株式会社 | 通信装置および通信チップからの受信データ取得方法 |
US9065780B2 (en) * | 2012-09-18 | 2015-06-23 | Cisco Technology, Inc. | Low latency networking device using header prediction |
JP7142462B2 (ja) * | 2018-05-14 | 2022-09-27 | キヤノン株式会社 | 通信装置、通信装置の制御方法、およびプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4442502A (en) * | 1981-03-30 | 1984-04-10 | Datapoint Corporation | Digital information switching system |
US4430710A (en) * | 1981-08-24 | 1984-02-07 | Burroughs Corporation | Subsystem controller |
US4471427A (en) * | 1981-12-01 | 1984-09-11 | Burroughs Corporation | Direct memory access logic system for a data transfer network |
US4868738A (en) * | 1985-08-15 | 1989-09-19 | Lanier Business Products, Inc. | Operating system independent virtual memory computer system |
JP2986802B2 (ja) * | 1989-03-13 | 1999-12-06 | 株式会社日立製作所 | プロトコル高速処理方法 |
US5175825A (en) * | 1990-02-02 | 1992-12-29 | Auspex Systems, Inc. | High speed, flexible source/destination data burst direct memory access controller |
US5260942A (en) * | 1992-03-06 | 1993-11-09 | International Business Machines Corporation | Method and apparatus for batching the receipt of data packets |
US5452295A (en) * | 1992-03-18 | 1995-09-19 | Fujitsu Limited | Call disconnection method and exchange executing the same in ATM network |
-
1993
- 1993-10-28 JP JP27025493A patent/JP3358254B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-26 KR KR1019940027361A patent/KR970007620B1/ko not_active IP Right Cessation
- 1994-10-28 US US08/331,106 patent/US5678060A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR970007620B1 (ko) | 1997-05-13 |
JP3358254B2 (ja) | 2002-12-16 |
JPH07123128A (ja) | 1995-05-12 |
US5678060A (en) | 1997-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950013120A (ko) | 계산기간 통신을 위한 통신제어장치 및 그것에 사용하는 집적회로 | |
US4494190A (en) | FIFO buffer to cache memory | |
CN102724035B (zh) | 一种加密卡的加解密方法 | |
CN101188560B (zh) | 基于转发能力动态检测的板间流控方法和装置 | |
JPH0752418B2 (ja) | デ−タ受信方式 | |
US7466716B2 (en) | Reducing latency in a channel adapter by accelerated I/O control block processing | |
CN1666185A (zh) | 支持包处理的可配置的多端口多协议网络接口 | |
GB2377138A (en) | Ring Bus Structure For System On Chip Integrated Circuits | |
WO2022114272A1 (ko) | 적응형 트랜잭션 처리 방법 및 이를 위한 장치 | |
CN104077198B (zh) | 门铃db恢复方法及装置、具有该装置的输入/输出i/o设备 | |
JP2643931B2 (ja) | 情報処理装置 | |
Simoncic et al. | Shipnet: A real-time local area network for ships | |
JP2543887B2 (ja) | 回線制御装置 | |
CN206479978U (zh) | 一种用于处理多个总线设备数据的总线系统 | |
JP3263957B2 (ja) | 監視タイマシステム | |
US20060101180A1 (en) | Multiprocessor system comprising an observation element | |
JP2723245B2 (ja) | ファクシミリ蓄積交換装置 | |
KR100243101B1 (ko) | 멀티미디어 서버에서의 윈도우 메모리의 구조 | |
JPH09261226A (ja) | プログラマブル・コントローラ | |
JP2001236238A (ja) | 割込処理方法 | |
Rane et al. | Missile X Protective Shelter C (3) Processor Study Report | |
Ackley | The multi-sequence computer as a communications tool | |
JP2000200254A (ja) | 並列処理システム及び並列処理方法 | |
JPS62241056A (ja) | デ−タ受信制御方式 | |
KR19980017738A (ko) | 병렬처리 프로그램형 제어기용 데이터 액서스 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |