JP5350927B2 - 通信装置および通信チップからの受信データ取得方法 - Google Patents
通信装置および通信チップからの受信データ取得方法 Download PDFInfo
- Publication number
- JP5350927B2 JP5350927B2 JP2009176405A JP2009176405A JP5350927B2 JP 5350927 B2 JP5350927 B2 JP 5350927B2 JP 2009176405 A JP2009176405 A JP 2009176405A JP 2009176405 A JP2009176405 A JP 2009176405A JP 5350927 B2 JP5350927 B2 JP 5350927B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- packet
- data
- communication chip
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
Description
そして、データリンク層、または、物理層とデータリンク層とを処理する通信チップを用いる場合、トランザクション層は、データリンク層が受信したアシンクロナスパケットを通信チップより読み出し、アシンクロナスパケットで転送されたデータを受信データとして上位層に引き渡すことにより、上位層のデータ受信を実現することになる。
そこで、本発明は、パケット転送を行う通信チップからの、最終的な受け取り先の存在しない受信データの読み出しによる、不要な処理リソースの消費を低減することを課題とする。
図1に、本実施形態に係るAVシステムの構成を示す。
図示するように、AVシステムは、複数のAV装置1をIEEE1394規格に従ったバス2で接続したものである。また、AV装置1は、それぞれ、バス制御LSI10、CPU11、メモリ12、AV機器13、入力装置14等を備えている。ここで、AV機器13は、ディスプレイやオーディオ再生装置やビデオ再生装置やテレビ受信機やラジオ受信機やオーディオ出力装置などの、オーディオとビジュアルの少なくとも一方を入力/出力する機器である。
ここで、図中のソフトウエア部110内の各機能は、CPU11がメモリ12に記憶されているプログラムを実行することにより実現される機能である。
さて、図示するようにバス制御LSI10は、バスに接続する二つのポート101、ポート101を介してバスとの間の信号入出力を行う、IEEE1394規格に従った物理層102、物理層102を用いて等時性(アイソクロナス:Isochronous)転送と、非同期(アシンクロナス:Asynchronous)転送を行う、IEEE1394規格に従ったデータリンク層103を備えている。
AV/C、HAViなどの制御プロトコル層112は、制御アプリケーション111からの要求等に応じて、他のAV装置1の制御アプリケーション111に送信する制御データを生成しFCP層113に引き渡す。FCP層113は、制御データをFCPフレームに格納し、トランザクション層114に渡す。トランザクション層114は、受けとったFCPフレームを、アシンクロナスパケットに格納し、バス制御LSI10のホストインタフェース1000を介して、AT送信FIFO108に書き込む。AT送信FIFO108に書き込まれたアシンクロナスパケットは上述のように、ATパケット処理部107、データリンク層103、物理層102、ポート101を介してバス上2に送信される。
図示するように、アシンクロナスパケットは、ヘッダと、データと、データの誤り検出コードであるdata_CRCとより構成される。
そして、ヘッダにおいて、最初の「destination_ID」は、アシンクロナスパケットの受信側のノードの識別(本実施形態では個々のAV装置1がノードに相当する)を示している。そして、次の、トランザクション・ラベル「tl」は、要求側(送信側)と応答側のノードだけが自ら関係するトランザクションであることを認識できるようにするための固有値であり、次の、「rt」は、ビジー状態のときのリトライ方法に関する情報を示し、次の「tcode」は、トランザクションパケットの種別を示す。また、次の「pri」は全て0に設定される。
ここで、IEEE1394規格では、図4bに示すように、予めアドレスが固定的に定められた複数のレジスタによるレジスタ空間が、各ノードのレジスタ空間として定義されており、このアドレスが固定的に定められているレジスタにはFCP層113用のレジスタ400も含む。そして、FCP層113宛のアシンクロナスパケットは、ヘッダの「distinetion_offset」によってFCP用のレジスタ400のアドレスを示すことにより、当該アシンクロナスパケットがFCP層113宛であることを提示することとなっている。
図3aに戻り、次に、トランザクション層114は、アシンクロナスパケットがFCP層113宛であるかどうかを、読み出したアシンクロナスパケットのヘッダの「distinetion_offset」に基づいて判定し(ステップ306)、アシンクロナスパケットがFCP層113宛でなければ、ホストインタフェース1000を介して、AT受信FIFO109から、アシンクロナスパケットの残部を読み出して、先に読み出したデータの先頭の1quadletと今回読み出した残部の最後の1quadlet(data_CRC)を除く部分を連結したものを受信データとして、受信データを「distinetion_offset」によって示される宛先に転送する(ステップ310)。そして、ステップ302からの処理に戻る。
ここで、アシンクロナスパケットがFCP宛である場合には、アシンクロナスパケットのデータには、図4aに示すFCPフレームが格納される。そして、FCPフレームは、図示するように、必ず先頭に1quadletの「CTS」が設定されており、この「CTS」によって、図4cに示すように、FCPフレームの内容の宛先の制御プロトコル層112が、CTS=0000はAV/C、CTS=0011はHAViといったように示される。
そして、FCP層113からデータ受信通知を受けた制御プロトコル層112は、ホストインタフェース1000を介して、AT受信FIFO109から、アシンクロナスパケットの残部を読み出して自身宛のデータを取得し、その内容に応じた制御プロトコル層112との入出力を行う。ここで、この読み出しに伴い、アシンクロナスパケットの残部は、AT受信FIFO109から廃棄される。
すなわち、バス制御LSI10がバスからアシンクロナスパケットを受信すると(501)、バス制御LSI10は、アシンクロナスパケット受信をトランザクション層114に通知する(502)。
そして、通知を受けたトランザクション層114は、アシンクロナスパケットのヘッダと、ヘッダに後続するデータの先頭の1quadlet(4バイト)を読み出し(503)、ヘッダに基づいて、アシンクロナスパケットがFCP層113宛であるかどうか判定し、FCP層113宛であれば(504)、FCPフレーム受信通知を、先に読み出したデータの先頭の1quadletであるCTSと共にFCP層113に送信する(505)。
そして、通知を受けた制御プロトコル層112は、バス制御LSI10から、アシンクロナスパケットの残部を読み出して(508)、自身宛のデータを取得し、その内容に応じた制御プロトコル層112との間の入出力を行う。
一方、実装されていない制御プロトコル層宛のデータを収容したFCPフレームを格納したアシンクロナスパケットを受信したときの、バス制御LSI10とソフトウエア部110の動作は図5bに示すようになる。
すなわち、バス制御LSI10がバスからアシンクロナスパケットを受信すると(551)、バス制御LSI10は、アシンクロナスパケット受信をトランザクション層114に通知する(552)。
そして、通知を受けたトランザクション層114は、アシンクロナスパケットのヘッダと、ヘッダに後続するデータの先頭の1quadlet(4バイト)を読み出し(553)、ヘッダに基づいて、アシンクロナスパケットがFCP宛であるかどうか判定し、FCP宛であれば(554)、FCPフレーム受信通知を、先に読み出したデータの先頭の1quadletであるCTSと共にFCP層113に送信する(555)。
以上、本発明の実施形態について説明した。
ところで、以上の実施形態では、アシンクロナスパケットのヘッダと先頭の1quadletを読み出し、アシンクロナスパケットFCP宛である場合には、CTSが示す制御プロトコル層112が実装されているか否かに応じて、その後に、アシンクロナスパケットの未読み出し部分を読み出すか廃棄するかを切り替えるようにしたが、これは、さらに制御プロトコル層112よりもより上層の、アシンクロナスパケットで受信したデータの受け取り先が実装されている否かに応じて、アシンクロナスパケットの未読み出し部分を読み出すか廃棄するかを切り替えるように構成してもよい。
Claims (5)
- パケット転送機能を提供する通信チップと、前記通信チップのパケット転送機能を利用したデータ通信機能を提供する中間層と、前記中間層の上位に実装され、前記中間層のデータ通信機能を利用したデータ通信を行う上位層とを備えた通信装置であって、
前記中間層は、
前記通信チップがパケットを受信したときに、前記通信チップより、当該パケットの一部である、当該パケットに格納されたデータの宛先となる上位層の種類を表す識別データを読み出す識別データ読出手段と、
残部データ処理手段とを有し、
当該残部データ処理手段は、
前記識別データ読出手段が読み出した識別データが示す種類の上位層が当該中間層の上位に実装されている場合に、前記通信チップから前記パケットの未読み出し部分を読み出して、前記識別データが示す種類の上位層に転送する処理、もしくは、前記識別データが示す種類の上位層に前記通信チップから前記パケットの未読み出し部分の読み出しを行わせる処理の一方を行い、
前記識別データ読出手段が読み出した識別データが示す種類の上位層が当該中間層の上位に実装されていない場合に、前記通信チップに当該パケットの未読み出し部分を廃棄させることを特徴とする通信システム。 - IEEE1394規格に従った物理層とIEEE1394規格に従ったデータリンク層を処理する通信チップと、IEEE1394規格に従ったトランザクション層と、IEC61883-1規格に従ったFCP層と、FCP層の上位に実装された制御プロトコル層とを備えた通信装置であって、
前記トランザクション層は、前記通信チップがアシンクロナスパケットを受信したときに、前記通信チップより、当該アシンクロナスパケットのヘッダと、当該ヘッダに後続するデータの先頭の1quadlet読み出すと共に、読み出したヘッダが当該アシンクロナスパケットのデータの宛先が前記FCP層である場合に、データの受信を当該FCP層に通知し、
前記FCP層は、前記トランザクション層より、データの受信を通知された場合に、前記トランザクション層が読み出した前記ヘッダに後続するデータの先頭の1quadletであるCTSが表す種類の制御プロトコル層が、当該FCP層の上位に実装されているか否かを判定し、実装されていない場合に、前記通信チップに、前記アシンクロナスパケットの未読み出し部分を廃棄させ、実装されている場合に、前記アシンクロナスパケットの未読み出し部分を読み出して、当該実装されている制御プロトコル層に転送する処理、もしくは、当該実装されている制御プロトコル層に、前記アシンクロナスパケットの未読み出し部分の読み出しを行わせる処理の一方を行うことを特徴とする通信装置。 - 請求項2記載の通信装置であって、
前記制御プロトコル層は、1394 Trade Association策定のAV/C規格に従った制御プロトコル層と、HAVi Organization策定のHAVi規格に従った制御プロトコル層との少なくとも一方を含むことを特徴とする通信装置。 - パケット転送機能を提供する通信チップのパケット転送機能を利用したデータ通信機能を提供する中間層と、前記中間層の上位に実装され、前記中間層のデータ通信機能を利用したデータ通信を行う上位層とにおいて、前記通信チップから当該通信チップが受信した前記パケットのデータを取得する受信データ取得方法であって、
前記通信チップがパケットを受信したときに、前記通信チップより、当該パケットの一部である、当該パケットに格納されたデータの宛先となる上位層の種類を表す識別データを読み出すステップと、
前記読み出した識別データが示す種類の上位層が当該中間層の上位に実装されている場合に、前記通信チップから前記パケットの未読み出し部分を読み出して、前記識別データが示す種類の上位層に転送する処理、もしくは、前記識別データが示す種類の上位層に前記通信チップから前記パケットの未読み出し部分の読み出しを行わせる処理の一方を行うステップと、
前記読み出した識別データが示す種類の上位層が当該中間層の上位に実装されていない場合に、前記通信チップに当該パケットの未読み出し部分を廃棄させるステップとを有することを特徴とする受信データ取得方法。 - パケット転送機能を提供する通信チップを備えたコンピュータによって読み取られ実行されるコンピュータプログラムであって、
前記コンピュータを、
前記通信チップのパケット転送機能を利用したデータ通信機能を提供する中間層と、
前記中間層の上位に実装され、前記中間層のデータ通信機能を利用したデータ通信を行う上位層として機能させ、
前記中間層は、
前記通信チップがパケットを受信したときに、前記通信チップより、当該パケットの一部である、当該パケットに格納されたデータの宛先となる上位層の種類を表す識別データを読み出す識別データ読出手段と、
残部データ処理手段とを有し、
当該残部データ処理手段は、
前記識別データ読出手段が読み出した識別データが示す種類の上位層が当該中間層の上位に実装されている場合に、前記通信チップから前記パケットの未読み出し部分を読み出して、前記識別データが示す種類の上位層に転送する処理、もしくは、前記識別データが示す種類の上位層に前記通信チップから前記パケットの未読み出し部分の読み出しを行わせる処理の一方を行い、
前記識別データ読出手段が読み出した識別データが示す種類の上位層が当該中間層の上位に実装されていない場合に、前記通信チップに当該パケットの未読み出し部分を廃棄させることを特徴とするコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176405A JP5350927B2 (ja) | 2009-07-29 | 2009-07-29 | 通信装置および通信チップからの受信データ取得方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176405A JP5350927B2 (ja) | 2009-07-29 | 2009-07-29 | 通信装置および通信チップからの受信データ取得方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011030146A JP2011030146A (ja) | 2011-02-10 |
JP5350927B2 true JP5350927B2 (ja) | 2013-11-27 |
Family
ID=43638306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009176405A Expired - Fee Related JP5350927B2 (ja) | 2009-07-29 | 2009-07-29 | 通信装置および通信チップからの受信データ取得方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5350927B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3358254B2 (ja) * | 1993-10-28 | 2002-12-16 | 株式会社日立製作所 | 通信制御装置および通信制御用回路装置 |
JP3584789B2 (ja) * | 1999-07-15 | 2004-11-04 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
-
2009
- 2009-07-29 JP JP2009176405A patent/JP5350927B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011030146A (ja) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11848859B2 (en) | System and method for facilitating on-demand paging in a network interface controller (NIC) | |
JP4974078B2 (ja) | データ処理装置 | |
US20100146157A1 (en) | Multi-radio interfacing and direct memory access based data transferring methods and sink node for performing the same in wireless sensor network | |
JP3584789B2 (ja) | データ転送制御装置及び電子機器 | |
JP2002111704A (ja) | データ送受信装置及び方法 | |
JP3785747B2 (ja) | シリアルインタフェース回路およびその信号処理方法 | |
WO2009105978A1 (zh) | 一种路由器及路由器内管理控制的方法 | |
JP5350927B2 (ja) | 通信装置および通信チップからの受信データ取得方法 | |
US10609188B2 (en) | Information processing apparatus, information processing system and method of controlling information processing system | |
JP2007259374A (ja) | ネットワーク送受信装置 | |
US20230403229A1 (en) | System and method for facilitating efficient host memory access from a network interface controller (nic) | |
JPH1117710A (ja) | シリアルインタフェース回路 | |
US11765102B2 (en) | Network device and conversion apparatus | |
JP5391813B2 (ja) | アドレス変換システム、アドレス変換方法、アドレス変換プログラム | |
JP4148290B2 (ja) | 信号処理回路 | |
JPH10285223A (ja) | 信号処理回路 | |
JP3924903B2 (ja) | 信号処理回路 | |
JP5013952B2 (ja) | 監視制御方法および通信装置 | |
JP4148292B2 (ja) | 信号処理回路 | |
CN114978985A (zh) | 一种报文处理方法、装置、电子设备及存储介质 | |
JP4148291B2 (ja) | 信号処理回路 | |
JP4062829B2 (ja) | シリアルインタフェース回路 | |
JP2004054419A (ja) | ノード間トランザクション処理装置 | |
KR20090030548A (ko) | Ieee 1394 브리지 제어장치 및 방법 | |
JP2004200996A (ja) | 通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5350927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |