KR950009457B1 - 에지 채워진 비디오 신호의 스크램블링과 디스크램블링을 위한 방법 및 장치 - Google Patents

에지 채워진 비디오 신호의 스크램블링과 디스크램블링을 위한 방법 및 장치 Download PDF

Info

Publication number
KR950009457B1
KR950009457B1 KR1019920021608A KR920021608A KR950009457B1 KR 950009457 B1 KR950009457 B1 KR 950009457B1 KR 1019920021608 A KR1019920021608 A KR 1019920021608A KR 920021608 A KR920021608 A KR 920021608A KR 950009457 B1 KR950009457 B1 KR 950009457B1
Authority
KR
South Korea
Prior art keywords
signal
video
line
time
video signal
Prior art date
Application number
KR1019920021608A
Other languages
English (en)
Other versions
KR930011486A (ko
Inventor
오. 리안 존.
쿠안 로날드
알. 훌즈그라페 제임스
제이. 원포 피터
Original Assignee
매크로비젼 코퍼레이션
죠셉 에프. 스와이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매크로비젼 코퍼레이션, 죠셉 에프. 스와이트 filed Critical 매크로비젼 코퍼레이션
Publication of KR930011486A publication Critical patent/KR930011486A/ko
Application granted granted Critical
Publication of KR950009457B1 publication Critical patent/KR950009457B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/16Analogue secrecy systems; Analogue subscription systems
    • H04N7/167Systems rendering the television signal unintelligible and subsequently intelligible
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/16Analogue secrecy systems; Analogue subscription systems
    • H04N7/167Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/169Systems operating in the time domain of the television signal
    • H04N7/1696Systems operating in the time domain of the television signal by changing or reversing the order of active picture signal portions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/16Analogue secrecy systems; Analogue subscription systems
    • H04N7/167Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/169Systems operating in the time domain of the television signal
    • H04N7/1693Systems operating in the time domain of the television signal by displacing synchronisation signals relative to active picture signals or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

에지 채워진 비디오 신호의 스크램블링과 디스크램블링을 위한 방법 및 장치
제1a도 및 제1b도는 미합중국 특허번호 제5,058,157호에 기재된 스크램블되고 디스크램블된 신호를 나타낸 도.
제2a도 및 제2b도는 미합중국 특허번호 제5,058,157호에 기재된 스크램블러 유닛의 블럭도.
제3도는 본 발명에 따른 스크램블링 과정의 플로우챠트.
제4도는 본 발명에 따른 스크램블링 장치의 블럭도.
제5도는 본 발명에 따른 랜덤노이즈 오버에링 회로의 블럭도.
제6도는 제4도의 회로의 입력보드부의 블럭도.
제7a도는 제4도 회로의 제어보드부의 블럭도.
제7b도는 제7a도 회로의 광대역 오실레이터부를 나타낸 도.
제8도는 제4도 회로의 RAM 보드부의 블럭도.
제9도는 제4도 회로의 출력보드부의 블럭도.
제10a, 제10b도, 제10c도, 제10b도 및 제10e도는 제9도의 회로로 실행되는 헤테로다인 기능을 도시한 스펙트럼.
제11도는 제9도 헤테로다인 회로의 다른 변형을 블럭도 형태로 나타낸 도.
제12도는 본 발명에 따른 디스크램블링 과정의 플로우차트.
제13도는 본 발명에 따른 디스크램블러의 블럭도.
제14a도, 제14b도, 제14c도는 제13도의 디스크램블러에 관한 파형을 도시한 도.
제15a도, 제15b도, 제15c도는 제4도 스크램블러의 프리-버스트의 이용을 나타낸 도.
제16a도, 제16b도는 본 발명에 따라서 디지탈 HBI 합성 및 보간을 이용한 디스크램블러의 블럭도.
제17도는 본 발명에 따라서, 수직와블, 즉 스크렘블링 기능을 나타낸 도.
본 발명은 비디오 정보 신호 같은 시영역 전자신호의 신호처리에 관한 것이다. 특히, 본 발명은 안정성과 은닉성에서 몇가지 개선된 것을 포함하여, 인가되지 않는 이용을 방지하기 위해 이러한 신호를 스크램블링하고 디스크램블링하는데의 개선점에 관한 것이다.
존 오. 리안에게 1991. 10. 15일자 특허 부여된 미합중국 특허번호 제5,058,157호는 각 라인은 칼라비디오(텔레비젼)신호같은 타이밍 기준을 갖는 연속의 능동정보로 보통 배열된 정보신호를 암호화(스크램블링)하고 해독(디스크램블링)하는 방법과 장치를 개시한다. 각 라인의 능동비디오부는 소정의 변동하는 시변형 함수를 이용하여 고 라인의 수평동기부에 관하여 시변형된다. 시변형 정보는 각 영역의 시작에 대한 시 변경 파형의 순간 값을 그 영역의 수직 블랭크부에 엔코드하여 암호화 위치에 전송된다. 최대 시변형 범위을 제공하기 위해, 이전라인의 능동비디오의 후단부와 현라인의 능동비디오의 전단부가 버려진다. 암호화 동안, 원래 라인 타이밍과 컬러버스트 신호는 버려지고 해독전의 능동비디오부로부터 시변경된 새로운 신호가 발생된다. 이것은 모든 비디오 테이프 포맷과 전송 시스템에 알맞으며, 컬러-헤테로다인 레코딩에 이용되는 스크램블링 알고리즘과 크로미넌스 연속라인 평균화 시스템의 상호 작용으로 야기된 화상 손상이 없는 안전 비디오 형태 정보 암호화 및 해독 기술을 제공한다.
실행되는 시변경 형태는 사인파형이나 선형으로 변하는 램프 신호 같이 느리게 변하는 많은 함수중 하나를 구성한다. 신호의 변화율 즉 "와블"은 처리된 입력신호의 라인비율에 비교될때 상대적으로 느리다. 비디오형 신호에 대해서, 약 20㎐ 정도의 주파수를 갖는 사인파형이 이용된다. 실행된 시변형의 절대량은 NTSC비디오 신호 경우에, 총 4마이크로세컨드(각 방향에서 플러스 또는 마이너스 2마이스로세컨드)를 초과하지 않는 최대치로 제한하는 것이 바람직하다.
각 피일드의 첫머리에서 시변경 파형 함수의 순간 값은 전형적으로 수직블랭크 간격 동안에, 피일드 정보와 함께 운반된다. 예를들어, 사인 시간 변형 함수에 관하여, 임의의 피일드동안 파형의 초기진폭은 분리하여 제공된 인가 키가 결합될때 디스크램블링 회로가 스크램블링 파형함수를 합성하는 것을 가능하게 하는 단일 바이트의 정보로서 수직 블랭크 간격동안 전송된다. 암호화는 수평동기(그리고 컬러버스트)와 대응라 인의 능동비디오부 사이의 원래 타이밍 관계를 회복하여 실행된다. 이것은 해독전에 원래 인타이밍 기준 신호처럼 능동 비디오부에 대개 동일한 타이밍 관계를 가지는 새로운 라인 타이밍 기준신호(수평동기 및 컬러 버스트)를 발생하여 행해진다. 결과된 디스크램블된 신호는 여전히 시간베이스 에러를 포함하지만, 이들 에러는 파로우-온(follow-on) 텔레비젼 모니터/수신기의 포획 또는 보정 범위내에 있다.
제1a도 및 1b도는 상기에 인용된 미합중국 특허번호 제5,058,157호인 제3a도 및 3b도에 상응하고, 스크램블된 신혼가 수신부, 즉 디스크램블러에서 디스크램블러되는 방식을 설명한다. 제1a도를 참조하여, NTSC 비디오의 세연속 라인이 양이 늘어나 연속적으로 시변형되는 것이 나타낸다(제1a도 및 1b도의 각 라인의 능도비디오부는 부분적으로만 도시된다.) 최상부라인은 능동비디오부와 수평블랭크의 종단 사이에서 시변경되지 않은 라인 N을 나타내고, 수평 동기부의 시작과 능동부 사이의 시간은 T1으로 나타낸다. 다음 라인 N+1은 수평동기부의 시작과 능동비디오부의 시작 사이의 시간은 T1보다 큰 T3이도록 지연방향으로 시변경된다. 라인 N+2은 T2보다 큰 T3으로 나타낸 만큼 지연방향으로 더욱 시변경된다. 이들 세연속라인은 라스터상의 상측부로부터의 라인을 나타낸다. 라인 N, N+1 및 N+2 각각의 라인 타이밍 기준부는 모두 1a도에서 일시적으로 일렬되고; 각 라인의 수평동기부의 상승구간은 다른 라인의 수평동기부의 상승구간과 정확히 일렬된다. 컬러버스트부(빗금친 영역)의 위치도 동일하다. 그러나, 능동비디오부는 라인 N에 대해 라인 N1 및 N+2에서 불일렬된다.
제1b도는 디스크램블링 즉, 해독후의 세 라인에 대한 신호를 설명한다. 이 도면에서, 나타내듯이, 세 라인의 수평동기부의 상승구간은 더이상 정확히 일려되지 않지만, 다소 엇갈리게 배열된다. 그러나, 수평동기부의 상승구간과 능동비디오의 시작 사이의 거리는 모든 세 라인에 동일, 즉 T1이다. 유사하게, 세 라인의 컬러버스트부는 더이상 일시적으로 일렬되지 않지만, 수평동기부와 동일 형식으로 다소 엇갈리게 배열된다. 세 라인의 능동비디오부의 상대적 위치는 여전히 동일하다.
디스크램블된 신호는 여전히 상대적으로 불일렬되어 있지만, 임의의 라인에서의 타이밍 에러가 텔레비젼 수신기 또는 모니터 동기 회로의 포획범위를 초과하지 않으면 수평동기의 상승구간과 능동비디오의 시작 사이의 정확한 타이밍 관계 T1은 팔로우-온 텔레비젼 수신기 또는 모니터에 의해 처리되듯이 각 정보라인은 적당히 지연되는 것을 확실히 한다. 해독 동안에 원래의 신호에 인가된 시변형은 비디오 라인 비율에 비해 비교적 천천히 변동(NTSC에 대해서는 20㎐)한다.
제2a도 및 2b도는 미합중국 특허번호 제5,058,157호인 제4a도 및 4도와 동일하다. 이들 도면은 상기 기술된 스크램블링을 제공할 수 있는 스크램블러 시스템을 블럭도 형태로 나타낸다. 제2a도 및 2b도에서 나타내듯이, 스크램블된 입력 비디오는 비디오 입력 처리장치(12)의 입력단자(11)에 결합된다. 처리장치(12)는 이득에 상대적인 착신 비디오신호, DC 오프셋 그리고 밴드폭을 평균화하는 기능을 하고, 출력단자(13)에 나타나는 비디오용 안전 저임피던스 버퍼장치를 제공한다. 부가하여, 착신수직 및 수평동기부는 처리장치(2)에 의해 입력비디오로부터 분리되고 동기/타이밍발생장치 및 위상 동기루프(15)에 입럭으로 공급된다.
출력단자(13)에 나타나는 처리장치(12)로부터의 신호는 휘도성분 Y와 크로미넌스 성분 I.Q이 디지탈 영역에서 세 채널 병렬 처리로 분리되는 종래의 NTSC 디코더와 반-별명 필터(16)에 결합된다. 유닛 (6)의 Y출력은 휘도가 클럭 출력라인(19)상에 공급된 입력 샘플 클럭 신호를 이용하여 미리 선택된 클럭비율로 아날로그에서 디지탈 형태로 전환되는 아날로그-디지탈 전환기(18)에 결합된다. 전환기(18)의 입력은 이중 포트 휘도 메모리 유닛(20)의 입력부에 결합된다. 이것은 다음에 Y채널 D/A 번환기(22)에 Y채널 메모리 접속된다. 메모리 유닛(20)은 워드가 매 메모리 주기에 A/D 전환기(18)로부터 기록되는 메모리로 형태되고 워드는 매 메모리 주기당 메모리 유닛(20)에서 디지탈-아날로그 전환기 유닛(22)으로 판독된다.
판독/기록 제어신호와 멀티비트 어드레스 신호는 메모리 제어장치 유닛(24)으로부터 루미넌스 메모리 유닛(20)에 공급된다. 루미넌스 채널 메모리 유닛(20)의 출력은 디지탈-아날로그 전환기(22)의 입력에 결합 되고, 여기에서 메모리(20)로부터의 멀티-비트 디지탈 워드가 클럭 입력라인(23)상의 유닛(15)으로부터 공급된 클럭신호에 의한 클럭 비율로 아날로그로 전환된다. 전환기 유닛(22)의 출력은 루미넌스 신호가 I 및 Q크로미넌스 성분과 결합되고 밴드폭과 DC 오프셋에 대해 재정규화 되는 NTSC 디코더 및 저역통가 필터 유닛(25)의 입력에 결합된다. I, Q 크로미넌스 직각성분은 유닛 (18), (20) 및 (22)와 같이 각각 동일방식으로 기능하는 각각의 유닛(18'), (20') 및 (22') 그리고 (18"), (20") 및 (22")에서 루미넌스 성분 Y에 대해 상기 기술된 것과 본질적으로 동일한 방식으로 처리된다.
동기 타이밍 유닛(15)은 A/D전환기 유닛(18)용 샘플 클럭을 제공하도록 이용되는 입력클럭신호, 메모리 유닛(20)으로부터의 판독 및 기록클럭신호 그리고 D/A 전환기 유닛(22)용 클럭신호를 발생한다. 바람직하게, 유닛(5)은 위상 검출기, 많은 샘플링 게이트, 에러 증폭기 및 크리스탈 클럭오실레이터로 구성된다.
상기 기술된 유닛은 제어장치 유닛(34)과 복수의 제어 레지스터(36)를 경유하여, 키보드 단자 같은 사용자 인터페이스 장치(32)에 결합된다.
상기 기술된 장치와 이에 결합된 스크램블링 방법은 몇가지 단점이 있다.
먼저, 이 장치는 세 세트의 A/D전환기와, Y, I 및 Q성분 각각에 하나씩 이에 연합되 메모리장치가 있는 점에서 비교적 값비싸고 복잡하다. 그래서, 디지탈 처리용 세개의 독립 채널이 있고, 각 채널은 비교적 값비싼 성분을 필요로 하여, 스크램블링 장치의 비용과 복잡성을 증가시킨다.
두번째로, 제1a도 및 1b도에서 도시되듯이 스크램블링 방법은 비디오의 능동부를 도면에서 볼때 오른쪽으로 이동시키는 과정에서, 수평 동기신호의 상승구간과 하강구간은 또한 오른쪽으로 이동되는 전위상의 결점이 있다. 수평 블랭킹 간격내에서 보통 잘 알려진 수평동기 위치의 변위는 영리한 침입자, 즉 비인가된 사용자에 의해 검출될 수 있어, 각 라인의 와블양(시변위)을 결정한다. 침입자는 와블의 양을 결정하고 그 과정을 전환하는 신호를 최소한 이론상으로 디스크램블 할 수 있어, 디스크램블되고 가시가능한 신호를 성취한다. 그래서, 제1a도 및 1b도에 도시된 방법은 상업적인 스크램블링 시스템에 바람직한 매우 고도의 안정성이 결여되어 있다.
상기 기술된 스크램블링 시스템의 다른 결점은 안정성 제공 즉, 비인가된 사용방지를 하는 동안에, 보통의 텔레비젼 세트상에 나타날때 스크램블된 신호가 완전히 은닉되지 않는 것이다 즉, 수평으로 앞뒤 접프하는 텔레비젼 화상을 시청하려고 하는 시청자는 여전히 프로그램을 시청할 수 있고 최소한 부분적으로 무엇이 진행중인지를 이해할 수 있다. 이것은 어린이가 스크램블된 화상을 시청하는 것을 방지하는 것이 요구되어지는 성인용 자료인 경우에 대해서는 전송이 비바람직하다. 성인용 즉, 성적인 움직임 화면은 이 화상 이 스크램블되더라도 시청자에 의해 화상에 특별히 쉽게 나타나도록 실험적으로 판단되어 왔기 때문에 이것은 특히 문제가 된다. 이것은 스크램블링이 모든 프로그램에 적당한 레벨의 은닉을 제공하지 않는 것을 말하는 것이다.
상기 기술된 장치에 연합된 다른 문제는 합성 비디오가 한개의 라인 지연되는 머리빗 형태의 NTSC 디코더에 공통인 것이다. 지연적인 동일 비디오 지연된 비디오의 부가는 두 신호의 크로미넌스부가 취소되게 하여, 루미넌스 만을 남긴다. 유사하게 그리고 동시에, 지연되지 않은 신호에서 지연된 신호를(또는 반대로) 루미넌스부가 취소되게 하여, 오직 크로비넌스만을 남긴다. 이 문제는 스크램블링 장치에 특정적이지 않지만, NTSC 디코딩을 시행하는 비디오 처리장치에서 보통 직면하게 되고 수직 디테일의 감소로, 화상의 스미어된 수직 에지를 결과시킨다. 미세 그레인 화상 디테일이 합성 비디오가 디지탈로 전환되고 나서 디지탈 영역에서 루미넌스/크로미넌스 분리가 행해질때 놓쳐지는 Y, I 및 Q성분인 두라인 가산 프로세스로 인한 것이다. 이 문제는 분리전에 크로미넌스 성분을 분리하도록 대역이나 고주파 통과 필터를 이용하여, 아날로그 영역에서 착신 합성 비디오 신호를 잡은 복잡하고 값비싼 회로로 극복될 수 있다. 대역 필터된 신호는 다음에 지연되어 감산 프로세스에 들어간다. 대역 필터링은 이들이 저주파수이기 때문에 수직 루미넌스 에지를 제거한다. 그래서 크로미넌스 분리는 고주파수에서만 실행되고 이것을 행하면, 결과된 분리 크로미넌스는 루미넌스 성분을 갖지 않는다. 마침내 루미넌스 신호는 착신 합성 비디오에서 최종의 고주파수 크로미넌스 신호를 감하여 고립되어 수직디테일의 손실이 없다. 이 프로세세스는 효과적이지만, 디지탈적으로 행해질때 두개의 A/D 전환이 요구되는데; 하나는 대역된(또는 고주파 통과) 크로미넌스 그리고 하나는 광역 합성 비디오용이다. 요구되는 성분 갯수를 줄이고 신호상의 처리량을 줄이기 위해 이 프로세스를 제거하거나 단순화하는 것이 바람직하다.
그래서, 상기 인용된 특허에 기재된 방법 및 장치가 안정성, 은폐성 및 복잡성이 상당히 개선된다.
상기 인용된 특허는 보통 본 발명으로 양도되고 상기 설명은 상기 인용된 특허에 기재되고 청구된 요지가 본 설명서과 청구범위의 요지에 관하여 꼭 종전 기술인 것으로 받아들일 필요가 없음이 이해된다.
스크램블러 및 디스크램블러는 상기 인용특허에 기재된 방법 및 장치의 결점을 극복하고 또는 개선된 안정성 및 은폐성 그리고 더 큰 유연성, 즉 부가되는 응융을 제공하기 위해 본 발명에 따라서 제공된다.
본 발명에 따라서, 먼저 스크램블된 신호의 수평 블랭킹의 에지가 쉽게 검출되는 문제는 능동 비디오가 시작하거나 종결하는 위치와 제1a도의 스크램블링 프로세스로 인해 실제로 시작하고 종결하는 위치 사이의 갭을 채움으로 극복된다. 이 갭은 예상되는 능동 비디오에 비해 비검출되는 신호로 채워져, 침입자가 갭에서의 전이를 전자적으로 추적할 수 있는 장치를 만드는 것을 방지한다. 이 "에지 채움" 프로세스는 네개의 인접(연속)화소에 대해서, 루미넌스가 보통 상대적으로 정적이고 크로미넌스는 이들 네개의 화소에게 한개의 완전 사이클을 설명할 것을 인식한다. 그래서 비디오의 능동부 에지, 즉 화상의 에지에서, 네개의 인접 화소가 연속 반복되면, 이것은 연속의 크로미넌스 사인파에 이들 네개의 샘플 화소의 정확한 화상 및 진폭과 네개의 화소의 것과 흡사한 루미넌스 신호를 제공한다. 이것은 효과적으로 원하는 한 단일세트의 네개의 화소에 맞는 연속신호를 발생하고, 즉 연속의 네 화소는 갭을 채우는 것이 원해지는 한 반복된다. 넷이 아닌 많은 화소도 또한 이응가능하다.
본 발명에 따라서, 이 에지 채움이 각 호소의 위치를 한정하는 10비트중 가장 중요한 8에 대해서 어드레스 카운터의 정상의 증분을 정지시켜 디지탈 영역에 제공되고, 반면 덜 중요한 두 비트는 계속 실행, 즉 정상 증분된다. 그래서 "동결된" 가장 중요한 8비트는 네 화소 세트를 정의하고, 실행되는 덜 중요한 2비트는 이들 네개를 통해 순회한다. 그래서 능동비디오가 화상의 오른쪽 에지에서 갭을 개방시키는 스크램블링 프로세스(제1a도 참조)로 인해 왼쪽으로 이동되어지는 화상의 오른쪽 에지에서, (어드레스는 화상의 에지가 이르를 때까지 정상 증분하게 되면, 그 점에서 화소값의 가장 중요한 8비트와 덜 중요한 2비트가 실행되게 된다. 이것은 덜 중요한 두 비트의 변형의 한정된 반복되는 세트의 네 화소를 발생한다. 이 "의사-능동" 비디오는 원하는 한 확장되고, 화상의 에지, 즉 한 라인의 능동 비디오부의 종단에서 원하는 의사 능동비디오 채움을 한정하다. 유사하게, 화상의 왼쪽 에지에서, 8MSB는 능등비디오 첫벗째 네 화소의 어드레스에 설정되고, 두 LSB는 실행되게 한다. 이것은 상기 기술된 것과 동일한 방식으로 화상의 왼쪽 에지의 비디오 내용을 "가정하고"; 왼쪽 에지갭이 채워지면, 8MSB는 해체되거나 "비동결"되고 어드레스는 정상으로 증분한다.
이 에지 채움 프로세스의 리화인먼트에서, 에지 채움에서 각 화소가 동일한지를영리한 침입자가 검출하는 것을 방지하기 위해, 저레벨 및 저주파수 노이즈 신호가 부가되고, 즉 랜덤 노이즈가 오버레이 되어, 반복되는 화소 데이타인 안정상태를 약간 방해한다. 능동비디오부에서, 이러한 에지에 이르는 것의 삽입, 즉 변형은 변형이 없는 곳을 관찰함으로써 에지 채움과 능동화상을 침입자가 분가하는 것을 방지한다. 이 랜덤 노이즈는 루미넌스상에 오한 크로미넌스(Y, I 및 Q) 부상에 제공된다. 그렇지 않으면, 극도로 영리한 침입자는 모든 세 신호를 디코드하여 이들중 어떤 하나상의 안정상태를 찾는다. 이 랜덤 노이즈는 발명의 여러 실시예에서 디지탈 또는 아날로그 영역에 제공된다.
또한 본 발명에 따라서, 상기 기술되고 제2a도 및 2b도에서 나타내듯이 세 채널 NTSC 디지탈 디코더의 상대적 복잡성 문제는 루미넌스를 크로미넌스로부터 분리하는 간단화로 극복되어, 세개 대신에 두개의 채널만을 이용하여서; 대신에 Y, I 및 Q가 Y인 루미넌스만 되고 크로미넌스는 C로 나타낸다. 루미넌스는 다음에 각 라인에서 직접적으로 능동비디오의 시작 위치에서 "와블"(시변형)되고, 분리된 크로미넌스부는 동일하게 와볼되고 나서 크로미넌스를 주파수 공정하는 헤테로다인 회로에 의해 처리된다. 그래서 두 채널에서만, 즉 루미넌스와 크로미넌스에서 처리되고, 이것은 공급된 값비싼 회로소자의 양을 상당히 절약하고 컬러버스트에 관하여 크로미넌스의 추적을 개선한다. 부가하여, NTSC 신호응 인코딩 및 디코딩양의 감소는 화상의 비바람직한 가공물의 발생을 감소시킨다.
본 발명의 다른 형태에 따르면, 동기 "위글"은 주 시변경 스크램블링 시스템에 은닉 오버레이로서 제공된다. 이것은 스크램블링 전에 시청될때의 화상을 희미하게 하는 비디오 신호의 다른 변형이 있어서, 이것을 디스크램블링하지 않고 영상을 시청하려 하면 인가받지 않은 사람이 화상에 인식 가능한 것을 보지 않게 하는 것을 의미한다. 이 은닉 오버레이는 일실시예서 의사 랜덤 형식으로 각 라인의 수평 동기신호 위치를 시 변형하는 것을 포함한다. 다른 실시예에서, 동기신호 위치는 두개의 비고정, 즉 실제로 랜덤 패턴을 이용하여 더욱 복잡한 형태로 위글되어, 더욱 복잡한 형태로 동기 신호위치를 이동시킨다.
다른 형태에서, 동기위글은 또한 수직 동기위글을 포함하고 즉, 수직블랭킹 간격의 수직동기 신호위치는 수평위글에 부가하여 의사 랜덤 또는 다른 형식으로 위글되어서, 텔레비젼 스크린상에 표시될때 스크램블된 화상의 형태에 수직 회전 효과를 부가한다. 결과된 패턴은 화상을 통해 수직으로 회전하려 하여, 이차원의 화상을 희미하게 한다. 일실시예에서, 수직위글은 네 피일드 시퀀스로 실행되고, 제1피일드에서 수직동기가 진행되기 위해서 즉, 시간정방향으로 이동하기 위해 재 삽입된다. 제2피일드에서 수직동기는 제거된다. 제3피일드에서 수직동기는 뒤로 이동, 즉 가능한한 멀리 시간 오른쪽으로 이동시키기 위해 재 삽입된다. 시퀀스의 제4피일드에서 다시 수직동기는 제거된다. 이 프로세스는 이동하는 수직 동기를 추적하려 하는 라인 카운터를구비한 더 새로운 타입의 텔레비젼 셋트를 혼동시켜서, 점프 개발을 혼동시키고, 구식의 텔레 비젼 셋트를 혼동시키고 여기에서 화상을 완전 희미하게 하는 제어 불가능한 회전은 동기 펄스가 없어서 다시 야기된다.
본 발명의 다른 형태에 따르면, NTSC 디코더의 수직디테일의 부족 문제는 미리 존재하는 크로미넌스 채널로부터 부재 수직디테일을 회복하여 극복된다. 이것은 두개의 분리된 신호 크로미넌스("크로마")와 루미넌스("루마")을 상기 설명된 것과 같이 제동하여 실행된다. 크로마 신호는 또한 "부재" 루마수직디테일을 포함한다. 디지탈 영역이 크로마채널 데이타는 어떤 경우든지 아날로그 형태로 전환될 것이다. 다음에 수직 블랭킹 간격 외부 비디오 화상의 모든 부분에서 크로마 정보는 크로미넌스 자체를 제거하기 위해 저역 필터 되고, 루마 아날로그 신호가 간단히 되돌아와 부가되는 부재 수직디테일 정보를 남긴다. 이것은 여분의 값비싼 디지탈 프로세싱이나 외부의 A/D 전환 단계없이 부재 수직디테일을 회복시킨다.
본 발명의 다른 형태에 따르면, 소정의 변형 시변이 함수(와블)은 저주파수, 랜덤하게 주파수 변조된 사인파를 디지탈로 발생하여 제공된다. 이것은 랜덤하게 변형하는 클럭원으로부터 디지탈 카운터를 동작시키고, 어드레스로서 카운터의 출력을 사인파 함수를 고정시키는 프로그램 가능한 단독 전용 메모리(PROM)에 인가하여 행해진다. 그래서 각 스텝에서 PROM은 사인 커브상의 한 점을 나타내는 디지탈 문자를 출력한다. 이 데이타는 다음에 아날로그 출력신호를 제공하는 디지탈 아날로그 전환기에 인가된다. 본 발명에 따라서 상기 기술되는 사인파는 대부분의 경우에 처리 가능하지 않은 정보의 초과량을 제공한다. 그래서 대신에 사인파는 피일드 비율, 즉 60㎐에서 샘플되고 샘플만이 전송된다. 다음에 디코더는 샘플된 데이타로 부터 동일한 사인파를 재생한다.
상기 기술되듯이, 소정의 변형 시변이 함수는 60㎐ 샘플 비율의 절반이하인 약 20㎐이하에서 변하여, 잘 공지된 샘플링 이론 요구사항에 따라서 원래의 사인파의 완전한 재생을 허용한다. 그래서 PROM으로부터 디지탈 발생된 사인파는 비디오 피일드당 한번 즉 60㎐에서, 전체 비디오 피일드의 시지속기간 동안 적당한 정확도로 디지탈 문자를 고정시키는 래치로 래치된다. 다음에 각 비디오 피일드에서 일단 데이타가 래치로부터 독출되고 D/A전환기로 입력됨으로써, 샘플된 사인파의 아날로그영역 변형을 발생한다. 이 파 형태는 종래의 필터로 매끈해지고 출력 비디오 신호에서 화상 위치를 제어하는 회로에 인가된다.
동시에, 래치된 디지탈 데이타는 디코어에 전송되고 나서, 디코더는 디지탈 단어를 추출하고 이 단어를 래치하여 일비디오 피일드상에 고정하거 디지탈 아날로그 전환기에 이 데이타를 인가하는 동일 기능을 동일 순서로 실행한다. 다음에 단계 접근이 인코더의 것과 동일한 RC필터를 통해 완화되어, 인코더의 것에 알맞은 아날로그 타입 사인파를 회복시킨다. 디코더는 다음에 회복되고, 재생된 사인파에 따라서 수평동기, 수 평 블랭킹, 그리고 컬러버스트 신호를 단지 재발생하고 디스크램블링된 프로세스를 완성시키기 위해 수신된 스크램블된 비디오 파형태로 이들을 삽입하여야 한다.
본 발명의 다른 형태에 따르면, 비디오 시스템 사용상 라인의 능동비디오부의 시변이 와블링은 수평블랭킹 간격을 좁게한다. 이것은 능동비디오의 전체폭을 유지시켜서 화상 에지에서 개선된 화상을 가능하게 한다. 이러한 시스템이 예를들어 브로드 캐스트 또는 케이블 텔레비젼에 적합하지 않지만, 전송이 요구되지는 않지만 화상의 전체폭을 유지하는 것이 요구되어지는 비디오 시네마 적용 같은 시스템 사용에 적합하다. 그래서 비디오의 능동부 즉 화상이 신호의 어떤 부분도 손실해야함 없이 "와블 인투"할 공간을 제공하는 수평 블랭킹 간격의 지속기간을 감소시키는 것이 가능하다. 수평블랭킹 간격의 폭이 이렇게 감소되어도, 신호의 적당한 길이 컬러버스트부를 전송할 필요가 여전히 있다. 이것은 수평 블랭킹 간격의 전방 포치상에 컬러버스트부와 수평 블랭킹 간격의 후방 포치상에 컬러버스트의 나머지를 위치시켜 본 발명에 따라서 행해진다. 일변형으로, 컬러버스트는 전방 포치상에서 시작될 수 있으며 동기 펄스를 통해 어디서나 계속되게 할 수 있다.
또한 본 발명을 따라서 라인-바이-라인에 근거하여 화상의 특정라인이 랜덤 형식으포 전환되고, 즉 밝은 부분이 어두어지거나 어두운 부분이 밝아지는 비디오 화상 은닉 방법이 제공된다. 라인이 전환되거나 전환되지 않은 패턴은 원하는 은닉의 정도를 제공하기 위해서 소정 비율로 랜덤 형식으로 변한다. 이러한 비디오 전환은 또한 어떠한 특정라인이 전환되거나 전환되지 않는지를 실시간에 침입자가 결정하는 것이 어려워 이 은닉 기법을 파괴하는 것이 어려운 의미에서 비교적 안전하다.
또한, 본 발명에 따라서 연속 비디오 피일드에서 천천히 변하는 형식으로 수직블랭킹 간격의 위치의 시변 위 의미에서 능동비디오의 수직와블이 이전에 기술된 수평와블에 아날로그로 제공된다.
[스크램블러 기능]
다음의 기술을 통해, 특수화된 매개변수("8비트", "10비트", "0-909카운터")는 4배의 서브캐리어 샘플된 NTSC-표준 단위의 특별한 경우에 있어서 본 발명의 더 나은 실시예와 관련된다. 여기에서 기술된 원칙은 기술면에서 숙달된 기술자에게 잘 알려진 원칙에 따라 상세한 변형을 적용함으로서, 다른 표준(PAL 같은)과 다른 샘플 비율에 일반적으로 적용할 수 있다.
제3도는 스크램블링 장치에서 실행되는 바와같이 본 발명에 따른 스크램블링을 보이는 흐름도이다. 단계 42에서 시작하여, 차신 아날로그 비디오 신호는 디지트화되고 종래의 임의적인 호출 메모리만으로 쓰여진다. 평행하게, 종래의 임의-숫자 발생기는 단계 44에서 임의로 변하는 숫자를 발생시킨다. 다음으로, 임의로 발생된 숫자는 아날로그 파형으로 전환되고, 파형은 단계 46에서 비디오 암호화를 목적으로 워블링 타임 베이스를 만들기 위해 사용된다.
단계 46은 워블링 타임 베이스를 발생시키기 위해 사용된 임의 주파수 변조 사인파와 결합한 아날로그 파형을 발생시킨다. 다른 실시예에서, 워블링 타임 베이스는 디지탈 티스크램블러(제16a)에 대해 기술된 과정과 동일하게 디지탈로 발생될 수 있다. 거기서 언급된 1 : 1880카운터(588)는 바람직한 어드레스 버스를 정확히 공급한다. 단계 48에서, 메모리안으로 이전에 쓰여진 디지트화된 비디오에 대해, 루미넌스 Y는 가산과 감산 과정에 의해 크로미넌스 C로부터 분리되고 신호 Y, C 둘다. 같은 임의의 워블링 신호와 같이 메모리에서 읽혀진다. 이것은 워블하고 있는 루미넌스와 크로미넌스를 공급한다. 단계 48의 이러한 분리 과정에서 1줄의 지연이 있기 때문에. 스크램블 되어 있지 않지만, 루미넌스와 크로미넌스와 매치시킬 필요가 있는 수직 블랭킹 간격 비디오는 신호의 루미넌스와 크로미넌스 부분과 시간 정렬을 유지하기 위해 1줄만큼 지연된다.
이것은 세개의 신호를 공급한다. 루미넌스, 크로미넌스와 수직 간격 루미넌스신호는 워블하고 있고, 크로미넌스 신호도 워블하고 있고, 수직 간격 신호는 시간에 있어서 안정하다. 그다음 단계 52의 헤테로다인 과정에서 행해진 것과 같이 크로마 신호의 위상 안정성을 재축적할 필요가 있다. 그 다음으로, 복합적인 비디오 신호는 루마 뒤로 크로마를 놓고, 재블랭킹하고 동기를 발생시킴으로써, 단계 60에서 재구성된다. 그래 서, 워블하고 있는 루마와 위상 안정, 헤테로다인된 워블하고 있는 크로마는 결합되고 수직 간격에서 출력 신호는 단계 54로부터의 안정한 수직 간격 출력 신호위로 스위치된다 수평 신호에서 은닉을 위해 흔들리는 동기 펄스를 동기화할 필요가 있다. 이것은, 은닉 오버레이(overlay)를 위해 위치 변조된 수평 동기의 합성이 단계 58에서 행해진다. 그 다음으로 이 동기화된 동기는 단계 60에서 합성의 비디오 신호안에 더해진다.
또한 부호해독 장치(비도시)로 디스크램블링 하는데 필요한 정보를 전달시킬 필요가 있다. 그래서 단계 44로부터의 임의로 변하는 수는 단계 56에서 한줄의 수직 블랭51 간격안으로 래치된다. 이 자료는 저작권 침해자(인가되지 않은자)가 임의로 변하는 숫자를 추출하는 것을 막기 위해, 종래의 수단에 의해 형식적으로 암호화된다.
제4도는 제3도의 과정에 대해 스크램블러의 블럭 다이어그램을 나타낸다. 제4도의 상부 왼쪽 부분에서 시작해서, 종래의 입력 비디오 신호는 프레임 각각의 버퍼들(76, 82와 84)은 더블 버퍼링을 공급하는 이중 뱅크된 임의 호출 기억장치 즉 핑퐁램이라도 불리운다. 그래서 이 버퍼들 각각은 두개의 임의 호출 기억 뱅크를 포함하고 첫번째 것이 판독되어지는 반면 이중 하나가 기록되고 다음 비디오 라인에서 두번개 것이 기록된다. 다른 실시예에서, 어떤 적절한 "실제-시간" FIFO-형 기억장치 또는 이동 레지스터가 사용될 수 있다.
기록 어드레스 블럭(70)은 젠록회로(68)로부터 기록 클럭신호를 수신한다. 그래서 기록 어드레스 블럭은 시간에 맞게 입력 기록 클럭 신호에 록되어 있고 그럼으로써 입력 비디오 신호에 록된다. 기록 클럭 신호은 4배의 부신호파 주파수이고 안정해서, 루미넌스와 크로미넌스는 제각기 버퍼(82 와 84)에 안정한 동기식으로 기록된다.
버퍼들(82 와 84)에 기록하기 위해, 세단계가 취해진다. 첫번깨로, 기록되어질 신호 데이타를 가하는 것이 필요하다. 두번째로, 데이타가 기록될 버퍼 안에서 위치의 어드레스를 공급해야 한다. 세번째로, 기록이 행해질 버퍼에게 말하는 것이 필요하다. 그레서 기록어드레스 블럭(70)은 또한 기록 시간을 공급한다. 기록 어드레스 블럭(70)과 또한 각각의 버퍼(82 와 84)에 블럭(70)을 연결하는 클럭 라인으로부터의 10비트 와이드 입력 버퍼(66)에 입력된다. 종래의 클램핑과 AGC(자동 게인 조절)과정이 블럭 72에서 실행된다. 종래의 젠록(genlock)은 착신 컬러버스트 신호에 페이즈-롤된 4배의 서브캐리어 주파수에 크리스탈 오실레이터를 작동함으로써 블럭 68에서 입력 비디오 신호상에서 실행된다. 다음으로 젠록회로(68)의 출력은 기록 클럭 신호이다. 착신 비디오 신호는 비디오 아나로그-디지탈 전환기(74)에 적용되어 디지트화된 비디오 신호를 A/D 전환기(74)로부터 출력하게 된다.
그다음에 이 디지트화된 비디오 신호는 한 비디오 라인 지연을 공급하는 하나의 수평선 버퍼(76)를 포함하는 디지탈 계에 가해진다. 버퍼 (76)의 입벽 출력 모두 가산기블럭(78)에 공급되고 그 안에서 디지탈로 더해진다. 가산기 블럭(78)의 출력은 Y(루미넌스)신호이다. 유사하게 버퍼(76)는 입력과 출력은 감산블럭(80)에서 감산되며, 감산 블럭의 출력 C(크로미넌스)신호이다. 그래서 입력 비디오 신호는 2채널 신호 즉 크로미넌스와 루미넌스로 분리된다. 가산기(78)와 감산기(80)의 출력은 시간에 대해 아직 안정하다. 가산기(78)의 출력은 길이에 있어서 또한 하나의 비디오 라인인 버퍼(82)에 공급된다. 감산기(80)의 출력(크로미넌스 신호)은 또한 하나의 비디오 라인인 버퍼(84)에 공급된다. 어드레스 버스가 있다. 기록 어드레스계 즉 어드레스 버스와 클럭 둘다 입력 비디오 신호에 대해 안정하다. 기록 어드레스(기록 어드레스 회로(94)로부터 공급된)와 그의 일치하는 클럭 신호는 다음에 기술된 바와같이 시간에 맞게 워블하고 있다.
그래서 루미넌스 버퍼(82)와 크로미넌스 버퍼(84)의 내용이 판독 어드레스 블럭 (94)으로부터 워블링 어드레스 신호와 출력되었을 때, 결과는 워블링 비디오 신호이다. 이 점에서 제각기 버퍼 82와 84로부터의 루미넌스와 크로미넌스는 디지탈 영역에서 워블링 타임-와이즈이다. 이 두신호는 매칭클럭 신호와 어드레스 버스 데이타와 함께 루미디지탈에서 아날로그(D/A) 전환기(104)와 크로마 디지탈에서 아날로그(D/A) 변환 기(98)로 제각기 공급된다. 그래서 크로마 D/A 전환기와 루마 D/A 전환기의 출력은 아날로그 신호이다.
크로마 D/A 전환기(98)에 의한 크로마 신호 출력은 위상 안정성을 얻기 위해 헤테로다인 된다. 이 기능은 아래에 상세히 설명된 바와같이 헤테로다인 블럭(100)에서 실행된다.
이제 제4도의 중앙 좌측부를 참고하여, 임의로 변하는 숫자는, 디지탈 영역에서 주파수 변조된 사인파를 출력하는 임의 숫자 발생기(88)에 의해 발생된다. 이것은 비디오 필드당 한번 래치되고 디지탈 데이타에서 아날로그 데이타회로(D/A) 전환기에 공급되어 스텝의 대략적인 사인파를 공급하게 된다. 상기 스텝의 대략적인 사인파는 매끄러워지고 페이즈 록루프(PLL)(92)를 동작시켜, 페이즈 록 루프(92)에서 공급되는 주파수는 페이즈 록루프를 추적하여 그럼으로써 시간에 대한 워블을 포함한 판독 클럭 신호를 발생하여 즉 사인파를 추적하게 된다. 다음으로, 이 판독 클럭 신호는 판독 어드레스 블럭(94)에서 카운터에 가해진다. 이 판독 어드레스 블럭(94)은 상기 기술된 바와같이, 버퍼(82, 84)에 가해지는 러닝어트레스 버스를 출력한다. 판독 어드레스 블럭(94)은 본질적으로 카운터이다. 그래서, 블럭(94)으로부터의 판독 어드레스 신호는 시간에 안정인 블럭(70)으로부터의 기록 어드레스 신호와는 달리 시간에 대해 워블하고 있다. 기록 어드레스 블럭(70)과 판독 어드레스 블럭(94) 둘다의 출력은 10비트 와이드 버스위에 있고, 이 두 카운터(70 과 94)의 출력신호가 서서히 증가한다. 즉 카운트 업되고 있다.
그래서 데이타는 버퍼(82와 84)둘다에 동시에 기록되고 두 버퍼(82 와 84) 모두 동시에 판독된다. 기록 어드레스 블럭(70)으로부터 공급된 기록 어드레스 버스 신호는 10비트 와이드 버스위에 있고 데이타 즉 어드레스는 4Fsc 견본율을 가진 NTSC계에서, 0에서 한줄의 비디오선에 종래대로 할당된 디지탈 갈이인 909까지 카운트 업되고 있다. 유사하게, 판독 어드레스 카운터(94)로부터의 판독 어드레스는 0에서 909까지 계수하고 있지만 그의 타이밍은 전형적으로 2마이크로 세컨드로부터 -2마이크로 세컨드까지 변하는 워블의 양만큼 판독 어드레스에 대해 변한다. 이와 같은 워블을 다른 방식으로 표현하자면 기록 어드레스가 OFh를 갖는 순간에 있어서 판독 어드레스는 이와는 다른 값을 갖게되며 OFh에는 도달하지 못하게 된다. 그 차이는 2마이크로 세컨드 후 또는 아마 2마이크로 세컨드 전이된다.
그래서 블럭(98)으로부터의 크로마 아날로그 신호와 블럭(104)로부터의 루마 아날로그신호는 버퍼(84 와 82)로부터 디지탈 형식으로 제가기 판독될 때, 시간에 맞게 워블하고 있다. 상기 기술된 바와같이, 블럭(98)으로부터의 크로마 신호는 그 각각의 위상을 유지하기 위해 헤테로다인 되어야만 한다. 즉 크로마 신호의 컬러 버스트에 대해 상대적인 위상의 안정성을 유지하는 것은 바람직하지만 진폭 및 위상 변조 엔벌로프를 여전히 진동하게 하는 것이 바람직하다. 이것은 아래에 더 상세하게 기술된 바와같이 크로마 신호에서 그것과 동일한 워블을 또한 포함하는 페이즈 룩 루프(92)로부터의 판독 클럭 신호를 사용하고 판독클럭 신호를 헤테로다인 회로(100)안의 이중 평형된 변조 회로에 가함으로써 행해진다. 그 다음으로, 만약 두 신호 사이에 편차가 있다면 판독 클럭 신호위의 워블은 크로마 위의 워블에서 추출되어 결과적으로 영향받지 않은 엔벌로프 워블을 가진 위상-안정된 크로마 신호를 만들게 된다.
또한 버퍼(76)으로부터의 디지트화된 비디오 출력은 수직블랭킹 간격 D/A 전환기 (106)에 가해질때 또한 한 라인 지연된다. 수직 블랭킹 간격 데이타는 워블하지 않고 안정하다. 그래서 수직과 수평 블랭킹 간격 신호들은 수직 블랭킹 간격과 수평 블랭킹 간격 재발생기(108)에서 재발생된다.
그 다음으로, 블럭(100, 104와 108)로부터의 세 신호 모두가 적절한 시간동안, 삽입된 수직간격 데이타와 합성 비디오를 재형성하기 위해 비디오 가산기(102)에서 함께 결합된다. 또한 암호화 데이타 블럭(96)으로 부터의 인크립션 데이타가 삽입되고, 암호화 데이타 클럭은 전형적으로, 수직 블랭킹 간격의 라인 20구간에서 삽입된다. 다음떼, 비디오 가산기(102)의 출력은 나타낸 바와같이 출력 아날로그 비디오 신호를 공급하는 출력 드라인버(종래의 증폭기인)(110)에 공급된다.
스크램블링장치에 있어서, 본 발명의 더 나은 실시예에 있는 제4도에 나타난 여러 블럭들은 집적 회로와 개별 구성 요소를 포함하는 다양한 인쇄회로 보드상에 종래대로 위치한 회로에서 실시된다. 더 나은 실시예에서, 스크램블링 장치는 4개의 그러한 인쇄 회로보드를 포함하며, 첫번째는 입력버퍼 (66), 젠록회로(68), 클램핑 AGC 회로(72)와 비디오 A/D전환기(74)를 포함하는 입력 보드이다. 두번째 보드는 버퍼(76), 가산기(78), 감산기(80), 버퍼(82)와 버퍼(84)를 포함하는 RAM(임의 로출 기억장치)보드이다. 세번째 보드는 기록 어드레스 회로(70), 임의로 변하는 숫자발생기(88), 데이타 D/A(90), 페이지 록 루프(92), 판독 어드레스회로(94)를 포함하는 조절 보드이다. 네번째 보드는 크로마 D/A(98), 헤테로다인 회로(100), 비디오 가산기(102), 루마 D/A(104), VBI D/A(106), VBI/VBI 재발생기(108)와 출력 드라인버(110)를 포함하는 출력보드이다. 이러한 각각의 보드는 더 상세히 아래에서 논의된다.
제5도는 상기 기술된 바와같이, 에지 채움에 가산된 은닉을 공급하는 랜덤 노이즈 오버레이 발생 회로를 나타낸다. 채움 안전을 위해 랜덤되어져야 하는 에지 채움 구역에서 4개의 다른 매개변수가 있게 된다 ;
(1) NTSC("Y")
(2) 인-페이즈(in-phase) 크로미넌스 요소("I")
(3) 직각 루미넌스 요소("C")와
(4) 엔벌로프 또는 삽입 노이즈 앙상블의 타이밍.
어느 요소 또는 모든 요소들이 더 단순하지만 안정성이 덜한 실행을 위해 생략될 수 있음이 지적되어져야 한다. 다르게는, 전 시스템이, 상기 나타낸 바와같이 실행될 수 있지만 감소된 효율로 4개 이하의 독립 노이즈발생기를 사용하여(즉, 노이즈 소스를 공유하여) 실행될 수도 있다.
제5도에 나타낸 바와같이, 랜덤 노이즈 발생기 #1(122)와 2㎒ LPF(124)는 랜덤 루미넌스를 발생한다. 랜덤 노이즈 발생기 #2(138)와 그의 관련 평형 변조기(140)는 랜덤 "I" 크로마 요소를 발생한다; 랜덤 노이즈 발생기 #2(128), 90° 위상 이동기(136)와 관련 평형 변조기(130)는 랜덤 "Q"크로마 요소를 발생한다; 그 둘은 전체 랜덤 크로마 신호를 만들기 위해 제1가산단계(132)에서 결합되고 대역 통과픽터(134)에서 대역 통과된다. 랜덤 루마와 랜덤 크로마는 프레임의 "에지-채움"구간을 일반적으로 채우기 위해 제2가산단계(126)에서 결합되고 노이즈 게이트(118)에서 온-오프되어 게이트 된다. 프레임의 좌측과 우측 각각에서 에지-채움 노이즈로부터 기준 비디오로의 전이와 그 반대로의 전이는 검출되지 않기 위해 시간에 대해 충분히 랜덤해야 하고 진폭에 있어 완만하야 한다. 이 목적을 위해 랜덤 노이즈 발생기 #4(112)는 필터(116)에서 필터되었을 때 노이즈 게이트(118)에 가해지게 되는 발생기(114)를 사용하여 랜덤 터이밍 기능을 발생한다. 게이팅 파형의 에지는 게이팅 기능 그 자체의 검출능력을 피하기 위해 200-나노세컨드 형성 필터(116)에 의해 부드러워지고 결과적인 게이트된 합성 노이스 파형은 워블된 비디오 신호에, 적절히 낮은 레벨에서 선형적으로 노이즈 주입기 (120)에서 간단히 더해진다. 제5도 회로의 출력은 적절한 점에서, 즉 루마 블랭킹 스위치 단계(414)로 비디오 출력 보드(아래 및 제9도 참고)에 공급된다.
상기 기술된 필터 특성은 단지 지시적임을 주의해야 한다; 다른 컷 ·오프 주파수, 대역폭과 상승 시간을 적용 근거로 사용될 수 있었다.
[스크램블럭 입력 보드]
제6도는 상기 기술된 바와같이 입력버퍼(66), 젠록(68), 클램핑 AGC회로(72)와 비디오 A/D회로(74)를 포함하는 입력보드의 회로를 상세히 나타낸다. 제6도의 입력 보드 회로상에 나타낸 각각의 블럭은 종래의 것이고 비디오 분야에서 잘 알려져 있다. 클램핑과 제4도의 AGC회로(72)는 종래의 AGC회로(140), 블랙 포치 클램프(146), 증폭기(144), AGC회로(140)에 대한 제2블랙 포치 크램프(142), 동기 팁 AGC회로(148), 화이트 피크 AGC회로(150)와 5㎒ LPF(154)를 포함한 제6도에 나타난다. 진행 비디오는 아래 기술된 RAM 보드에 디지탈 비디오를 출력하는 4배의 서브캐리어 주파수 A/D전환기(74)에 공급된다. 젠 록회로(68)는 4배의 서브캐리어 주파수에 있는 전압 조절 크리스탈 오실레이터(158)을 포함한다. 그다음, 이 4배의 서브캐리어 주파수는 분할기(160)에서 넷으로 나누어지고 분할기(160)로부터의 출력 주파수를 증폭기(144)로부터의 착신 신호의 컬러버스트와 비교하는 서브캐리어 위상 검출기(152)에 공급된다. 그래서 이는 전압 조절 오실레이터(158)가 착신 컬러버스트와 정확한 동기에서 확실히 작용하게 한다. 그래서 전압 조절 오실네이터(158)의 출력은 4배의 서브캐리어 주파수인 기준 주파수이다. 또한 분할기(160)의 출력은 기준 주파수 서브캐리어 신호이다. 그리고 다양한 내부 타이밍 목적을 위한 종래의 수평 타이밍 원 쇼트(164)가 입력 보드의 일부로서 공급된다.
제6도의 하부는 다양한 내부 목적("가정보호")을 위한 수직 타이밍 뿐만 아니라 아래에 기술한 바와같이 RAM 보드에 공급된 수평 리셋 신호에 대해서도 타이밍 펄스를 발생시키기 위한 디지탈 회로를 나타낸다.
[스크램블럭 조절 보드]
제7a도는(제4도 참고) 기록 어드레스 블럭(70), 임의로 변하는 숫자 발생기(88) 데이타 D/A(90), 페이즈 록 루프(92), 기록 어드레스 블럭(94)와, 암호화 회로(96)를 포함하는 조절 보드를 나타낸다. 제7a도의 상부 좌측 부분에서 시작하여, 기준 4배의 서브캐리어 주파수와 수평 리셋 신호는 제6도의 입력보드 회로로 부터 수신된다. 다음으로 이러한 입력신호는 나타낸 바와같이 10-비트 버스상에서 안정(워블되지 않은)기록 어드레스를 발생하는 기록 카운터(200)에 공급된다. 기록 카운터의 출력은, 카운터 (200)로부터의 계수에 반응하여 비디오 라인 안의 적절한 점에서 동기 게이트, 버스트 게이트와 라인 20게이트 신호를 발생시키기 위한 신호와 카운터 자체를 리셋하는 신호를 제각기 출력하는 기록 EPROM(202)에 공급된다.
기록 EPROM(202)의 출력은 초기 동기화 목적을 위해 또한 판독 카운터(204)에 공급된다. 판독 카운터(204)는 페이즈 록 루프 게이팅 펄스를 반응한 후 발생시키는 기록 EPROM(206)에 계수를 출력한다. 230을 지나고 또한 258을 포함하는 블럭(208)은 스크램블링을 목적으로 아래에 기술된 바와같이 RAM 보드에 의해 사용되는 워블된 기록 어드레스(RADR)를 발생한다.
제7a도의 회로블럭의 하부라인은 동기 오버레이 은닉 기능 즉 고정된 가상-랜덤 패턴으로서 흔들리는 동기신호를 공급한다. 출력 CS는 합성 동기를 지시한다. 제7a도의 기저부의 좌측부에서 시작하여, 입력신호는 수직 블랭킹 간격 펄스이다. 이 신호는 라인의 기록시작 비교기(210)로부터 온 라인의 기록 시작(WBOL) 명령에 의해 실행된 라인 카운터(262)를 리셋하기 위해 사용된다.
이러한 특별한 실시예에서 동기 흔들림이 각 비디오 필드의 다양한 라인상의 고정된 가상-랜덤 패턴으로 공급되기 때문에, 카인 카운터(262)가 사용된다. 그래서 동기 패턴 EPRO(264)으로 공급된 한 라인 비율어드레스를 실행하게 되고 한줄씩 동기 패턴 MEPRO은 오프-셋 즉 각 라인에 있는 수평 동기 펄스상에 바람직한 흔들림의 양을 기술한다. EPROM(264)으로부터의 오프 셋 값은 실제의 동기 펄스를 발생시키기 위해 동기/버스트 논리와 원 쇼트(206)에 가해진다. 회로(266)는 또한 두개의 스위치에 의해 조절되는데 그중 하나는 동기 오버레이가 기능하는지 안하는지를 결정하는 동기 오버레이이고 다른 하나는 삽입된 동기 신호가 공칭 값보다 더 작은지 아닌지를 결정하는 동기 폭 스위치이다. 블럭(266)에서 원 쇼트의 출력은 기술된 바와같이 출력보드에 공급되는 CS(합성동기)신호와 컬러버스트를 언블랭크(unblank)하기 위해 블랭킹/전환 논리의 블랭킹 부분에 공급되는 버스트 게이트 신호이다. 회로(266)에 접촉된 동기 폭 스위치는 동기의 흔들림을 적응시키기 위해 수평 동기 신호 안아서 폭을 축소하게 된다. 그러므로, 이는 기준 텔레비젼 세트를 포함하여 대부분의 비디오 장치에 의해 실제로 성공적으로 사용될 수 있지만 다양한 형태의 전달 장치에 의해 업셋되거나 영향을 받을 수 있는 비네트워크 컴패터블 비디오 즉 non-NTSC 기준 비디오이다.
블랭킹과 전환 논리(270)는 부속된 전환 스위치의 조절하에서 더욱 은닉하기 위한 비디오의 반전을 실행하기 위해 동기/버스트 논리와 원쇼트(266)로부터 출력 신호를 수신한다. 그래서 블럭(270)의 한 출력인 전환 라인은 임의의 비디오 라인이 전환되었는지 아닌를 가리킨다. CB는 블랭크 할때와 안할 때를 결정하는 조절라인으로서 출력보드에 공급된 합성 블랭킹을 말하는 것이다. 블럭(270)에 나타낸 바와같이 비디오 반 전에 대한 논리는 침해자에게 비디오 반전의 존재에 대해 단서를 주지않기 위해서 반전시, 컬러버스트가 반전되지 않고 남아 있는 것이 바람직하다는 것이다. 그래서 반전된 라인은 수평 블랭킹 간격 동안 그 비반전된 위치에 있어야 한다. 또한 블럭(270)은 두 수직 블랭킹 간격과 또한 수평 블랭킹 펄스에 의해 게이트된다.
오버레이 사용에 의한 은닉에 대해, 동기/버스트 논리와 원 쇼트(266)는 나타낸 바와같이 동기 오버레이 스위치에 의해 조절된다. 이 스위치를 랜덤 숫자 발생기(제5도를 참고하여 상기 기술한 바와같이)를 동작시켜 임의 형식의 동기 은닉을 공급하는 것은 가능하다. 이러한 "동기흔들림"은 330㎐에서 잘 동작하는 것으로 알려져 왔다. 물론, 이는 어느 경우에도 각각의 블랭킹 간격에 대해 새로운 동기를 변함없이 재발생하는 디스클램버에 의해 같은 것을 제거하는데 있어서 어떤 문제를 만들지는 않는다. 또한, 본 발명에 따라, 제5도에서와 같은 다른 은닉을 공급하기 위해 두개의 다른 주파수를 사용하여 수평 동기를 "이중-흔들림" 하는 것은 다른 변형이다. 게다가 다른 은닉을 더하기 위해 수직 동기신호 즉 수직 동기 흔들림의 위치를 변화시키는 것을 동시에 또한 가능한다.
제7a도의 회로 블럭의 마지막 줄에서 두번째, 랜덤 숫자를, 사인 EPROM(244)이 수직 래치(246)에 8비트 데이타 워드를 출력하게 하는 주파수 변조된 카운터(242)에(기록 어드레스 신호에 반응하여)공급하는 랜덤 클럭 밸생기(240)로 시작된다. 사인 EPROM(244)으로부터의 8비트 데이타 워드는 또한 암호기(271)에서 암호화 되고, 일련의 전환기(272)에 평행하게 공급된다. 그래서, 사인 EPROM(244)에 의한 8-비트 워드 출력은 일련의 형태안으로 놓여지고 디스클램블링 목적을 위한 디스클램버로의 전달을 위해 각 비디오 필드의 수직 블랭킹 간격의(본 명세서에서 제안한 대로)라인 20이나 그 주변의 데이타로서 삽입된다. 그 다음으로, 디스클램버는(아래 기술된 바와같이) 8비트 데이타 워드를 제거하고 해독하고 디스클램블링을 목적으로 회로의 동일 세트로 이를 적용시킨다.
사인 EPROM(244)에 가해지는, 주파수 변조된 카운터(242)는 전형적으로 3-15㎐ 구역에서 임으로 주파수 변조된 사인파 출력을 발생한다. 다음으로, VBI의 라인 19에서 가능해질 때 수직 래치(246)의 출력은 종래의 RC 저역통과 필터(250)에 의해 10밀리세컨드 정도의 시간 상수를 가지고 매끄러워지게 되는 아날로그 신호를 출력하기 위해 디지탈에서 아날로그로의 전환기(248)에 공급되고, 비교기(252)에 공급되며 그의 두번째 출력은 4배의 수평 주파수의 비율로 램프나 톱니 파형을 기록 어드레스 라인 7에 반응하여 공급하는 램프 발생기(258)에 연결된다.
그래서 비교기(252)는 바람직하게 화상이 워블함에 따라 정확히 시간에 맞게 움직이는 한 세트의 움직이는 에지를 발생한다. 4H 위상 검파기(254)는 상기 움직이는 에지를 EPROM(206)으로부터의 페이즈 록 루프(PLL)게이트 신호와 비교하고 그러므로써 판독 클럭과 판독 어드레스를 상기 에지에 오차 증폭기(256)를 수단으로 하여 록하게 된다. 오차 증폭기의 출력은 전압 제어된 크리스탈 오실레이터(258)에 공급되는 위상 검파기(254)의 중폭된 출력이며 크리스탈 오실레이터(258)는 판독 오실레이터로 지시되고 4배 서브캐 리어 주파수(fsc)에서 작동한다. 전압오실레이터(258)의 출력은 판독 클럭이다(RDCK). 그래서 이 판독 클럭신호는 워블된다. 즉, 정확히 4배의 서브캐리어 주파수에서 작동하지만, ±2 마이크로 세컨드 만큼씩 공칭의 위치에서 이동된다.
그래서 판독 오실레이터(258)는 워블된 판독 클럭신호(RDCK)를 공급하며 이 신호는 4배의 서브캐리어 주파수 기준신호의 안정된 기준 신호를 공급하는 유사 오실레이터(158)에 대조가 된다. 하나는 안정하고 하나는 워블하고 있는 두 오실레이터(158 과 258)는 각각 제7a도의 기록 카운터(200)와 판독 카운터(204)에 가해지는 타이밍 신호를 공급한다. 두 카운터(200, 204)는 카운터(910)에 의해 나누어진다(NTSC 비디오 라인당 4배의 서브캐리어이 910 사이클이 있기 때문에) , 그래서 카운터(200 과 204)는 둘다 비디오 라인 비율에서 실행되고 있다. 이는 판독 카운터(204)가 워블하고 있다는 점을 제외하고는 종래와 같다. 카운터(200, 204)의 출력은 각각 안전한 기록 어드레스 버스 WADR과 워블된 판독 어드레스 버스 RADR에 공급 된다. 상기 버스들 각각은 나타낸 바와같이 10비트 폭 버스이다.
제7a도에 나타난 회로의 나머지 부분에 대해, 상기 기술된 바와같이, 만약 각 라인상의 비디오의 능동부가 오른쪽으로 이동된다면 채워져야 하는 좌측 에지상으로 갭이 진전된다; 그래서 각 비디오 라인의 좌측 에지에서의 시간에 있어서 두가지 흥미로운 점이 있다. 첫번째 관심은 비디오를 갖는 것이 필요할 때이고(갭의 시작점에서) 두번째 관심의 시간은 비디오가 소용이 될 때이다(갭의 끝). 두 제한된 시간 사이에 있어서, 능동 비디오와 유사한 "에지 채움"신호를 공급하는 것이 필요하다. 이러한 두 시간은 제각기 기록 사이클에 대한 능동라인의 시작과 판독 사이클에 대한 능동라인의 시작에 일치하는 것이 보여질 것이다. 화상이 좌측으로 움직여질때 동일한 상황이 화상의 우측상에서 일어나는 것이 보여질 것이다. 이러한 경우에, 관심있는 두 시간대는 (a) 판독 비디오가 소모되었을 때와 (b) 비디오가 더이상 필요하지 않을 때이다.
상기 두 시간대는 각각 판독 사이클에 대한 능동 라인의 끝과, 기록 사이클에 대한 능동 라인의 끝에 일치한다.
문제는 판독 시스템과 기록 시스템이 적절한 시간 연관에 있어서 두 시스템이 남아있을 수 없음을 의미하는 동기라는 점이다 그래서 라인의 바람직한 시작과 끝인 즉, 기록 시스템과 판독 시스템에 대한 "BOL" 과 "EOL"인 어드레스 또는 어드레스들이 한정되는 인터페이스가 공급된다. 그 다음으로 기록 라인의 끝(WREOL) 비교기(208), 판독 라인의 끝(RDEOL) 비교기(209), 기록 라인의 시작(WRBOL) 비교기(210)와 판독 라인의 시작(RDBOL) 비교기(212)는 바람직한 판독과 기록 BOL과 EOL에 일치하는 프리셋 값과 판독 카운터(204)와 기록 카운터(206)에서 발생한 실제의 어드레스들을 비교한다. 상기 어드레스가 프리셋 값과 매치할 때, 이는 각 카운버가 능동 비디오 안에 채움을 시작하는 것이 바람직한 점에 도달하거나, 이제 실제능동 비디오가 공급되어지고 있거나(좌측 에지상에) 수평 블랭킹 간격의 시작에 도달(우측 에지상에)되었기 때문에 비디오안에 채움을 계속할 필요가 더이상 없는 점에 도달함을 말한다.
블럭(218)은 "채움 라인의 끝" 원-쇼트 회로이고 아래에 블럭 (222)은 "채움 라인의 시작" 원-쇼트 회로이다. 좌측 에지에 대해, 기록 라인의 시작 비교기(210)는 채움 과정을 시작하는 것이 바람직한 능동 비디 오의 좌측 에지를 한정한다. 판독 라인의 시작 비교기(212)는 채움 즉 에지 채움 과정을 멈추는 것이 가능한 때를 결정한다. 그래서 비교기(210과 212)의 출력 둘다 채움 라인 시작 원-쇼트(222)에 공급되는 원 쇼트(222)의 출력은 라인의 좌측 에지를 채우는 것이 필요한 때만 높은 그러한 펄스이다. 그래서 상기 펄스의 끝은 워블을 가지고 움직이고 있다. 평균적으로 화상이 우측 대신 좌측으로 움직여졌기 때문에 라인의 좌측 에지 안에서 채움이 필요없으므로 상기 펄스시간의 반이 공급되지 않는다.
화상의 우측 에지에 대해, 채움 라인의 끝 원 쇼트(218)는 기록 라인의 끝 비교기(208)와 판독 라인의 끝 비교기(209)에 의해 조절되고 각각의 비디오의 끝 또는 능동부를 찾고 있는 유사한 출력 신호를 공급한다. 그래서 채움 라인의 끝 원 쇼트(218)는 라인의 끝을 채우는 것이 바람직할때 높은 하나의 펄스를 발생한다. 원 쇼트 회로(218과 222)의 출력은 수평 블랭킹의 폭만픔 서로에게서 이동된다; 내부 에지는 형식적 블랭킹의 에지에 대응하고 외부 에지는 비디오의 움직이는 능동부의 에지에 대응한다.
두 펄스 사이에 있는 부분은 안정된 컬러버스트가 발생되어져야 하고 본질적으로 워블링 판독 사이클에서 기인한 움직이는 컬러버스트를 고도와 위상에서 매치하는 구간이다. "채움 버스트" 플립플롭은 EOL 펄스의 하강 에지에 의해 세트되고 BOL 펄스의 상승 에지에 의해 리셋된다. 라인의 끝 트리-스테이트(228)는 판독 라인의 끝(즉, 우측 갭 기간을 채우는데 사용될)으로 한정된 어드레스를 보고 유사하게 "라인의 시작" 트리-스테이트(224) 좌측 갭에 대해 유사한 신호를 공급한다. 채움 버스트 구간에 대해, 사용된 어드레스는 컬러버스트의 중앙의 어드레스이다. 그래서 원 쇼트(218과 222)로부터의 명령 신호의 조절하에서, 어드레스는 8개의 최대 의미의 비트 판독 어드레스 선택회로(230)에 연결된 버스상에 공급되어질때, 라인의 끝에 또는 컬러버스트의 가운데의 어드레스 또는 라인의 시작 어드레스에 공급된다.
제7a도의 중앙부에 있는 모든 버스들은 상기 기술된 바와 같이 동작되도록 허용된 10비트 어드레스 시스템의 두 최소 의미 비트이므로 단지 8비트 폭임을 주의한다. 그래서 선택회로(230)는 라인의 끝, 컬러버스트와 라인의 시작에 대응하여, 3개의 고정된 어드레스 사이에서 선택한다. 도시된 버스트(컬러버스트) 트리스테이트(226)는 채움 버스트가 플립플롭의 출력에 의해 그리고 버스트 어드레스에 의해 조절된다. 컬러버스트의 중앙에 대응한 어드레스에 대해 8 최대 의미 비트(MSB)의 어드레스 버스를 세트하는 효과는 워블 상태와 무관하게, 정확히 입력 컬러버스트를 매치하는 연속 사인파로 전체의 판독-사이클 HBI를 채우는 것이다. 다음으로 바람직한 출력 컬러버스트는 단순히 게이트 아웃될 수 있다. 그래서 판독 어드레스 버스(RADR)에 공급된 선택 어드레스는 판독 카운터(204)로부터의 실제 동작하는 어드레스 계수와 선택회로(230)의 출력인 정적인 상태를 스위치하며, 실제 비디오 동안은 형식적으로 동작하지만, 라인의 끝 또는 라 인의 시작과 버스트의 가운데에서는 굳어 있다. 그래서 10비트 판독 어드레스는 워블되고 바람직한 간격에서 채움 과정을 실행하기 위해 멈춘다.
제7a도의 4배의 서브캐리어 주파수 전압제어 크리스탈 오실레이터(258)는, 참고로 여기에 포함된, "Wide Frequency Deviation Voltage Controlled Crystal Oscillator"라는 제목의, 함께 계류중이고 공동 소유인 미국 특허 출원 일련번호 07/860,643에 있는 다른 실시예와 함께 기술된다. 본 명세서의 제7b도는 광역 주파수 편차 전압제어 크리스탈 오실레이터의 한 실시예이다. 제7b도에서 출력신호("OUT")는 제7a도의 워블된 판독 클럭(RDCK)에 대응되고 전압제어입력(V제어)은 제7a도의 오차 증폭기(256)의 출력에 대응된다. 제7b도를 참고하여, 제1크리스탈(313)은 저항(312)과 직렬로 연결된다. 저항(312)과 크리스탈(313)의 직렬 조합은 제1드라이빙 트랜지스터(325)에 의해 동작된다. 전류원(327과 328)은 트랜지스터(325 와 326)의 에미터를 음의 공급 전압 VEE에 연결하고 트랜지스터(325)의 콜렉터를 양의 공급전압 VCC에 연결한다. 위상 제어 회로는 커패시터 (321, 322와 323)와 인덕터(324)와 함께 바렉터(전압제어 가변 커패시터) 다이오드(320)를 포함한다. 위상 조절 회로에 의해 부과된 위상은 바렉터 다이오드(320)의 커패시터를 변하게 하는 V제어를 조정함으로써 변한다. 다이오드(329, 329')는 회로안에서 오실레이터의 진폭을 제한한다.
제2트랜지스터(325'), 제2크리스탈(313')과 저항(312')은 공통 베이스 증폭기 트랜지스터(326), 에미터에 연결된다. 제1트랜지스터(325), 제1크리스탈(313)과 제1저항(312)은 또한 트랜지스터(326) 에미터에 연결된다. 트랜지스터(325')의 에미터는 음의 공급전압 VEE에 대한 전류원(327)에 연결되고 트랜지스터(325')의 콜렉터는 양의 공급전압 VCC에 연결된다. 크리스탈(313과 313')은 서로 인(in)-페이즈로 동작된다. 바렉터 다이오드(320)는 상대적으로 낮은 최대 최소 용량비(즉 2 : 1)를 갖는다. 크리스탈(313과 313')의 공명 진동수는 선결된 간격(즉 3㎑)에 놓여지도록 제각기 선택된다. 저항(312와 312')의 값은 통상적으로 약 150에서 300오옴이다. 단위-게인 버퍼(330)은 출력신호를 공급한다.
[스크램블러 램 보드]
제8도는 버퍼(76), 가산기(78), 감산기(80), Y버퍼(82)와 C버퍼(84)를 포함한 제4도의 특별 블럭을 포함하는 램 보드를 자세히 나타낸다.
제8도에 나타낸 바와 같이 입력 보드로부터 비디오를 수신하여 핑퐁 램 버터(342, 344)에 공급하는 입력 래치(340)(제4도에는 도시하지 않음)가 있다. 제8도에 도시된 가산기(78)와 감산기(80)는 제4도에서와 동일하다. 제8도에서 제4도의 Y 휘도 채널용 버퍼(82)가 한개의 수평라인(1H) 길이 각각에 이중 램 뱅크(350과 352)를 포함하는 핑퐁 램으로 보여진다. 유사하게, 제4도의 크로미넌스 채널용 버퍼(85)가 핑퐁 램(360, 362)으로 제8도에 보여진다.
판독 어드레스 RADR과 판독 클럭 RDCK가 둘다 안정한 반면 기록 어드레스와 기록 클럭 즉 WADR과 WRCK는 입력됨에 따라 불안정하기 때문에, 와블됨이 바람직한루마와 크로마 채널 둘다 기록 어드레스 시스템에서 판독 어드레스 시스템으로 스위치되어야 한다. 선택기 회로(354와 364)는 어떤 임의의 비디오 라인에서도 각 쌍의 버퍼(350, 352)와 (360, 362)에 있어서 한쌍은 기록하고 다른 한쌍을 판독하도록 루마 채널과 크로마 채널에 대하 각각 클럭과 어드레스 버스를 조종한다. 수평 블랭킹 간격 리셋 신호는 버퍼쌍들이 적절히 판독과 기록을 교대하도록 선택회로(354)를 조절하는 1H 플립플롭(356)에 공급된다.
[스크램블러 출력 보드]
제4도의 블럭도의 출력보드부는 크로마 D/A 전환기(98), 루마 D/A 전환기(104), 수직 블랭킹 간격 D/A 전환기(106), 헤테로다인 회로(100), 비디오 가산기(102), 출력 드라이버(110), VBI/HBI 재발생(108)을 포함한다.
출력보드를 나타내는 제9도에서 보여질 수 있듯이, 루마 DAC(디지탈-아날로그 전환기)(104), VBI DAC(106), 크로마 DAC(98)와 출력 드라이버(110)가 제4도와 동일한 블럭이다. 게다가. 제9도는 상기에서 논의된 것처럼, 제7a도의 조절 보드로부터, 루마 블랭킹 스위치(414)에 공급되는 라인 20주입회로(400)에 가도록 공급되는 라인 20데이타를 도면의 좌측 상부에서 나타낸다. 게다가, 제7a도의 우측부 하단에서 나타낸 바와 같이 또한 공급되는 비디오 반전신호는 제9도의 좌측 상부에서 나타낸 바와 같이 램보드를 출력버스로부터 루마 디지탈 신호를 또한 수신하는 루마 DAC(104)에 공급된다. 게다가, (시간 안정된) RAM 보드로부터의 디지트화된 수직 블랭킹 간격 신호는 VBI DAC에 공급되고 (와블된) RAM으로부터의 크로마 디지트화된 신호는 램 보드로부터 크로마 DAC(98)에 까지도 공급된다. 크로마 DAC는 루마 DAC 와 같이 소스 비디오 전환 신호로부터 조절된다.
VBI 신호에 의해 조절된, VBI 스위치(406)는 적절한 신호부에서 요구되듯이 수직 블랭킹 간격에서 스위치한다. 그 다음으로, VBI 스위치(406)의 출력은 샘플링으로 야기된 고주파 롤 오프를 보상하기 위해 종래의 역사인 X/X형 필터에 의해 필터된다. 필터(410)의 출력은 그 다음으로 가산 카운터(412)에 공급된다. 가산 카운터(412)의 출력은 루마 블랭킹 스위치(414)에 공급된다. "채움 버스트" 동작은 램 보드의 출력에서 전 HBI 신호를 연속적인 버스트로 대치한다. 루마 블랭킹 스위치의 동작은 H 블랭킹과 H 동기를 재삽입하는 것이고, 연속적인 버스트를 얻어서, 이로써 기대되는 컬더버스트를 형성하기 위한 바람직한 HBI 포맷을 재발생시키는 것이다. 다음으로, 루마 블랭킹 스위치(414)의 출력은 약 5㎒ 이상의 부착 샘플링 측파대 주파수를 제거하기 위해 저역 통과 필터(416)에 의해 필터된다. 그리고 나서 저역 통과 필터(416)의 출력은 출력 여진기 증폭기(110)에 공급된다.
유사하게, 크로마 DAC(98)의 출력은, 수직 블랭킹 동안 크로마 신호를 차단시키기 위해 수직 블랭킹 간 각 스위치(420)에 연결된다. 그리고 나서 수직 블랭킹 스위치(420)의 출력은 약 2㎒ 이상의 크로마 주파수를 제거하기 위해 저역 통과 필터(422)에 들어가게 되고 또한 블랙 클리퍼(412)에도 가게되고 그럼으로써 상기 기술된 바와 같이 루마 DAC와 같은 경로를 따른다.
크로마 채널 출력에서 수직 디테일의 회복에 대해서, 제9도의 출력보드 회로에 의해 이것이 실행된다. 나타낸 바와 같이, 이것은 수직 블랭킹 동안 크로마를 차단하는 수직 블랭킹 스위치(420)의 조절하에서 수직 블랭킹 동안을 제외하고 발생한다. 라인의 능동비디오부 동안의 이 크로마 신호는 저역 통과 필터(422)에 의해 필터되고 가산 카운터(412)에서 블랙 클립되고 루마와 재결합되고 이로써 놓친 수직 디테일을 회복하게 된다. 이것은 놓친 수직 디테일이 크로마 채널에 나타나서, 저역 통과 필터링이 단지 수직 디테일만 남기면서 크로마 내용을 제거하고, 그것을 다시 루마 채널에 부가하는 것은 놓친 수직 디테일을 회복한다. 동기 세이퍼(shaper)(426)와 블랭킹 세이퍼(428)는 논리 레벨 CS(합성 동기)와 CB(합성 블랭킹) 신호를, 필요한 레벨과 표준 상승과 하락 시간을 가지는 즉 NTSC에 대해 140 크로마 세컨드를 가지는 아날로그 신호로 변환한다.
제9도의 하반부는 제4도의 헤테로다인 회로(100)이다. 도시된 바와 같이, 크로마 DAC(98)로부터의 아날로그 크로마 데이타는 A/D에서의 샘플과 고정 때문에 고주파에서의 손실을 회복하기 위해 역사인 X/X 필터(424)에 공급된다. 그렇지만 이 필터된 크로마 신호(시간에 맞게 워블되고 있는)는 공칭 3.58㎒ 부 반송파 주파수에 있지 않다. 그래서 이 신호는 더 진행하기 위해 평형 변조기(438)에 공급된다.
크리스탈 오실레이터(450)를 조절하는 서브캐리어 주파수 전압은 서브캐리어 주파수 전압제어 오실레이터(450)을 차례로 동작시키는 오차 증폭기(448), (448)을 동작시키는 서브캐리어 주파수 위상 검파기(446)를 포함하는 폐로의 일부분이다. 주파수 조절 오실레이터(450)의 출력은 서브캐리어 주파수의 1/2을 공급하기 위해 분할기(452)에 의해 나누어진다. 분할기(452)의 출력은 2개의 대역 통과 필터(436, 454)에 공급된다. 첫번째 필터(436)는 서브캐리어 주파수 절반의 5번째 조파 즉 5/2Fsc를 통과한다. 두번째 대역 통과 필터(454)는 단지 3번째 조파, 즉 3/2Fsc만 지니고 있다. 그 다음에, 대역 통과 필터(454)는 평형 변조기(456)에 인가되는 안정 캐리어 3/2Fsc 신호를 출력한다. 이때 평형 변조기(456)는 이 신호를 워블되고, 서브캐리어 주파수 4배의 1/4과 같으며, 4등분된 판독 클럭 신호(RDCK)와 혼합한다. 이 RDCK 신호는 워블된 서브캐리어 주파수를 출력하는 분할기(458)에서 4등분되며 평형 변조기(456)에서 서브캐리어 주파수의 3/2와 변조된다. 다음으로 평형 변조기(456)의 출력은, 워블된 서브캐리어 주파수를 포함하는 서브캐리어 주파수의 5/2(상반부 측대역)를 선택하기 위해 대역 통과 필터(460)에서 필터된다. 도면에서 이것은 "wobbled carrier"로 표시되어 있고, 그 다음에는 평형 변조기(442)에 적용된다.
도시된 바와 같이, 헤테로다인 회로의 윗 방향은 대역-통과 필터(436)로부터 반으로 나누어진 안정 서브 캐리어 주파수의 5배 조파를 받아들이고, 그 조파를 평형 변조기(438)에서 필터(424)에서 온 워블된 크로마와 함께 변조한다. 평형 변조기(438)의 출력은 서브캐리어 주파수의 7/2를 선택하기 위해 대역 통과 필터(약 3㎒ 폭의 통과 대역을 가지는)(440)에 의해 필터된다. 그 다음으로, 대역 통과 필터(440)의 출력은 워블된 크로마를 포함하고 있는 서브캐리어 주파수의 7/2(상부 측대역)이고 이는 평형 변조기(442)에서 워블된 신호파와 혼합되었을때, 크로마 블랭킹 스위치(430)에 평형 변조기(442)의 하부 측대역 출력을 거쳐 3.58㎒에서 안정 크로마 신호를 공급한다.
이 헤테로다인 회로의 목적은, 비디오선의 워블링(지터링)의 양이 주 클럭을 경유하여 즉, 판독 클럭(ROCK) 타이밍 신호를 경유하여 잘 알려지도록 하기 위함이다. 즉, 이 마스타 클럭의 신호는 스크램블된 크로마 주파수의 변화 즉 워블링에 비례하여 실제로 주파수의 변화에 구속되어 있다. 그래서, 이 판독 클럭 신호는 주파수의 관점에서 크로마 신호로부터 워블링을 제거하기 위한 취소 형식으로서 사용될 수 있다. 도시된 바와 같이, 조절 서브캐리어 주파수 위상 검파기(446)를 돕는 버스트 신호는 출력 비디오로부터의 컬러버스트 신호이다. 그래서 비디오 출력 컬러버스트는 입력 비디오 소스 컬러버스트와 매치한다.
이 헤테로다인 회로의 동작은 제10a도의 10E의 주파수 스펙트럼들을 더 참조하여 보여진다. 제10a도로 시작해서, 입력 프로그램 크로마 신호(스크램블링 전)가 3.58㎒ 즉 서브캐리어 주파수에 중심을 둔 스펙트럼에 분산되어 나타내어진다. 제10b도에서 스크램블하여, 크로마 DAC(98)로부터 공급된 워블하는 크로마는F만큼 "지터링"(워블됨)되어 나타내어지고 3.58㎒ ±F의 중심 주파수를 가지는 것으로 나타나 있다. 동시에 마스타 클럭은 제10도에서 나타낸 바와 같이,F의 4배의 지터를 가지고 14.32㎒에 중심을 둔 서브캐리어 주파수의 4배에서 정확히 같은 양만큼 "지터링"(워블링)한다. 이것은 크로마에서의 워블이 정확히 마스타 클럭이 1/4이기 때문이다.
제10d도에 나타낸 바와 같이, 대역 통과 필터링에 의해, 헤테로다인 회로는 둘다 같은 양의 워블 즉F를 포함하는, 워블링 크로마에 일치하는 서브캐리어 주파수 7/2과 서브캐리어 주파수 5/2를 선택한다.
그래서 7/2 부신호파 주파수로부터 서브캐리어 주파수 5/2 크로마(둘다F 워블링을 포함함)를 감하는 것(하부 측대역을 변조 및 선택)에 의해, 안정한 3.58㎒이며 바람직한 안정 크로마 신호인 저역 통과 필터의 출력에 도달한다.
제11도는 상기 기술된 스크램블링 시스템에 적용되는 것과 같이 본 발명에 따라서 헤테로다인 회로의 다른 설명을 보인다. 도시된 바와 같이, 마스타 클럭은, 비디오를 스크램블 함으로써 비디오에서 바람직한 워블링을 일으키기 위해, 스크램블링 과정으로 인해서 주파수가 ±4배F만큼 변한다. '프로그램 인(in)' 비디오는 A/D 전환기에 의해 블럭 470에서 디지트화 되고, Y(루미넌스)와 C(크로미넌스) 채널로 분리되고 그 각각은 마스타 클럭에 의해 ±4F로 워블 진행된다. 마스타 클럭이 Y와 C성분을 둘다 변화시킨 후, 즉 둘을 시간에 따라 변하는 방식으로 워블시킨 후에, C 크로미넌스 성분은 바람직하지 않게 안정되지 않은(지터된) 컬러 주파수를 가진다. 그래서 헤테로다인 회로의 목적은 텔레비젼 수신자가 단순하고 저렴한 디스크램블링 장치를 사용하여 컬러를 볼 수 있도록 스크램블된 크로미넌스 성분 주파수를 안정시킴에 있다. 마스타 클럭이 서브캐리어 주파수의 4배 ±4F에 있다는 것은 알려져 있다. 도시된 바와 같이, 디지탈 과정후에 Y와 C 신호 둘다 D/A 전환기에 의해 블럭 470에서 다시 아날로그로 전환된다. 그래서 바람직하지 않게 불안정한 신호파 주파수인 이른바 "Y" 지터된(워블된) 신호와 "C" 지터된(워블된) 신호를 출력한다. 도면의 하부 좌측부에서 헤테로다인 회로는 분할기(474)에서 넷으로 나누어지고 다음에 평형 변조기(476)에 의해 서브캐리어 주파수의 안정한 3/2배 만큼 곱해지는 마스타 클럭 신호(RDCK 신호로 또한 표시)를 가한다. 기술된 바와 같이, 서브캐리어 주파수는 3.58㎒이다. 평형 변조기 (476)의 출력의 상부 측대역은 서브캐리어 주파수 3/2에 ±F 가산을 얻어 대역-통과 필터(478)에 의해 선택된다. 동시에, 서브캐리어 주파수 ±F인 C'(워블된 크로마) 성분은 제9도의 역사인 X/X 필터(424)에 의해 대역 통과 필터(428)에서 첫번째로 필터된다. 그 다음에 대역 통과 필터(482)의 출력은 변조기(484)에서 안정한 5/2 서브캐리어 주파수 신호에 의해 곱해지고 변조기(484)의 출력은 서브캐리어 주파수 ±F의 7/2배를 공급하기 위해 상부 측대역을 통과시키는 대역 통과 필터(486)에서 필터된다.
상기 기술된 바(제9도 참조), 안정 3/2 서브캐리어 주파수와 5/2 서브캐리어 주파수는 착신 안정 비디오 컬러 주파수, 즉 기준 서브캐리어 주파수에 록(lock)되어 있는 위상-록 전압제어 오실레이터로부터 공급된다. 대역-통과 필터(478과 486)의 출력은 평형 변조기(480)에 의해 곱해지고 하부 측대역 출력이 ±F 워블이 없는 주파수 서브캐리어에서의 크로마 신호가 되도록 하기 위해 다음 단계로 대역-통과 필터(488)에서 필터된다. 제9도에 나타낸 바와 같이(제11도에는 비도시), 출력 저역 통과 필터(432)로부터의 버스트는 착신 비디오 컬러 주파수에 대해 서브캐리어 주파수 전압제어 오실레이터(450)를 위상 록하기 위해 위상 검파기(446)로 다시 보내진다. 제11도에 나타낸 바와 같이, 대역 통과 필터(488)로부터의 출력 크로마 신호가 그 다음으로 비디오 가산기에 의해 워블된 루미넌스 신호 Y'에 더해지고 그 출력은 안정된 서브캐리어 주파수를 가지는 워블된 루미넌스 신호와 워블된 크로마 신호를 포함하는 출력 비디오를 공급하기 위해 490에서 저역-통과 필터된다.
종래의 헤테로다인 컬러 안정기에서는 마스터 클럭 /4는 사실상 입력 비디오로부터의 컬러버스트이다. 이것은, 역사인 X/X 필터(424)로부터 워블된 컬러버스트를 받음으로써 같은 방법으로 여기에서도 행해질 수 있었다. 그러나 컬러 크로마 안정화는 효율적이지 않을 것이고 그래서 크로마는 더 불안정할 것이다. 가장 좋은 크로마 안정성을 위해 RDCK(이 시스템에 유일한)가 상기 기술된 바와 같이 사용된다.
상기 기술된 헤테로다인 회로에 대해, 그의 적용성은 스크램블링에도 사용하는 것이다.
예를 들어, 타임 베이스 오류를 포함하는 어떤 종류의 비디오 진행에서 사용해도 적절하다.
[디스크램블러]
종래에는 제4도의 인코더 또는 스크램블러 회로에서의 워블된 비디오 출력 신호는 종래예는 동축 유선, 위성, 방송 텔레비젼, 유선 텔레비젼에 의해 전송되거나 또는 디스크램블러(디코더)에 전송되고, 그 장치들은 통상적으로 가정에 있고 그의 디스크램블된 출력은 종래의 가정 텔레비젼 세트 또는 모니터에 연결되어 있다.
본 발명의 목적 중 하나는 매우 안전하고 충분한 은닉을 제공하고 그리고도 저렴하고 믿을 만한 디코더에 적합한 시스템을 공급하는 것이다. 이점이, 수천 또는 수만의 디코더가 만들어지고 사용되는 까닭이고 그러므로, 이들은 본질적으로 비교적 저렴하고 가정에 있기 때문에 서비스를 덜 필요로 한다. 통상적으로 헤드-종단에 위치하고 어떤 한개의 TV 시스템에서도 비교적 적게 있는(TV 채널당 한개) 스크램블러에 대한 경우는 아님을 주의해야 한다.
제12도는 디스크램블러 신호 진행의 흐름도이다. 500단계에서, 스크램블된 비디오가 수신되고 암호화된 랜덤 숫자(디코딩 시드인)가 추출된다. 이 추출된 숫자로부터, 단계 502에서 랜덤 숫자는 해독되고 아날로그 파형으로 전환된다. 그리고나서, 단계 504에서 이 아날로그 파형은 입력 비디오를 추적하는 즉 비디오가 어떻게 워블하고 있는지를 정확히 나타내기 위해 필요한 정보를 포함하는 위블링 타임 베이스를 발생한다. 그 자료로부터, 요구된 워블이 수평동기와 블랭킹과 컬러버스트를 단계 506에서 합성하는 것이 가능하다. 단계 508에서는 입력 신호의 완전한 수평 블랭킹 간격은 비디오를 추적하며, 합성된 동기, 블랭킹과 컬러버스트로부터 만들어진, 완전한 합성된 워블링 수평 블랭킹 간격으로 대체되어, 이 신호가 종래의 텔레비젼 수상기에서 시청될 수 있게 한다.
제13도는 제12도의 과정을 수행하기 위해 디코더의 한 실시예를 블럭 다이어그램 형식에서 나타낸다. 상부 좌측에서 스크램블된 비디오 입력 신호는 입력버퍼(520)에 공급된다. 디스크램슬링 데이타 경로에서, 데이타는 데이타 추출기(522)에 의해 추출되고 다음으로 해독기(524)에 의해 종래대로 부호 해독된다. 데이타는 블럭 526에서 디지탈로부터 아날로그형으로 전환되어지고, 저역 통과 필터(528)에 의해 평활해져 비교기 어레이(530)에 공급된다.
한편, 페이즈 록 루프(534)는 아날로그 램프 발생기(536)를 동작시키기 위해, 착신 수평동기의 수평라인 배열에 록되어 있다. 그 다음으로 비교기 비율(530)은 저역 통과 필터(528)에서 나온, 변하는 DC 신호와 수평 램프를 비교하여, 교차점 즉 비교되는 점에서 움직이는 에지를 공급하고, 그 에지로부터 수평 블랭킹 간격의 모든 요소를 시간 측정하는 것이 가능하다.
그리고 비디오 스위치(548)로 적용되는 컬러버스트 재발생기(542)와 수평 블랭킹 간격 재발생기(544)를 사용하여 버스트, 수평동기와 블랭킹 펄스를 발생시키기 위해 이 비교기 데이타가 사응된다 비디오 스위치(548)는 (한 예외를 가지고) 디스크램블러에 의해 진행되지 않는 능동비디오와 제13도 회로의 하부에 의해 진행되는 수평 블랭킹 간격 사이를 스위치한다. 비디오 스위치(548)는 재발생된 수평 블랭킹에 의해 작동된다.
버퍼(520)로부터의 입력 비디오는 원 비디오를 재저장하기 위해 이전에 스크램블러에 의해 전환되었을지라도 비디오가 재전환되는 정도까지만 디스크램블러에 의해 진행된다. 이 현재 전적으로 비전환된 비디오는 TV 수신기 또는 모니터로의 비디오 출력을 위한 출력 여진기(550)에 공급된다.
아날로그 램프 발생기(536)는 제14a도에 나타낸 바와 같이 PLL(534)로부터 수평동기와 클럭된 일련의 파형 램프를 발생시킨다. 제14a도에 나타낸 바와 같이, 각 램프는 워블을 포함한 전체 재발생된 HBI를 즉 20마이크로세컨트 정도를 덮기에 충분한 지속기간을 가진다. 그래서 비교기는 제14a도에서 수평선으로 나타난 기준 전압과 램프를 비교한다. 비교기는 제14b도에서 각 수평 펄스의 상승구간에서 수평 화살표에 의해 나타낸 바와 같이 각각이 입력비디오에 현존하는 워블과 동기하여 워블하고 있는, 제14b도에 나타낸 구형펄스를 출력으로 공급한다.
제14b도에서 나타낸 바와 같이 각 비디오 라인에 대해 그런 구형펄스 출력 하나가 있다. 그래서 이 에지는 워블과 동기하여 시간에 맞게 움직인다. 그 다음으로, 제14b도에 나타난 바와 같이 각 라인에 대해 한개의 워블링 에지를 사용하여,
(1) 수평 블랭킹의 상승구간,
(2) 수평동기 펄스의 상승구간,
(3) 수평동기 펄스의 하강구간,
(4) 컬러버스트의 상승구간,
(5) 컬러버스트의 하강구간,
(6) 수평 블랭킹 간격의 끝단.
위 6개의 에지를 지시하는 수직 화살표에 의해 제14c도에 나타낸 바와 같이 수평 블랭킹 간격을 재구성하는 것은 완전히 가능하다. 이것은 진행하는 하나에 오프셋을 가지고 6개의 다른 비교기의 어레이를 공급함으로써 행해진다. 교대로, 한개의 비교기는 첫번째 에지를 발생시킬 것이고 그리고 나서 연속의 시기에 알맞은 원-쇼트(one-shot)는 수평 블랭킹 간격의 다른 5개의 에지를 공급하게 될 것이다.
비디오의 능동부의 반전을 제거함과 더불어 디스크램블러의 주된 일은 시간 유도된 워블과 정확히 동기하여 움직이는 수평동기화 펄스와, 시간 유도된 워블과 정확한 동기로 움직이는 컬러버스트를 발생시키는 것이다. 동기 펄스의 재축적은 비교적 간단하지만, 제1b도를 참고하여 나타낸 바와 같이 컬러버스트의 재축적은 더 어렵다. N라인에서 컬러버스트는 N+1 라인에서의 컬러버스트의 위치에 대해 시간에 맞게 앞서 일어나고 N+2 라인에서 컬러버스트는 N+1 라인에서의 컬러버스트의 위치에 대해 지연된다. 그래서 디스 램블러는 어느 특정 라인에 대해 아직 일어나지 않은 컬러버스트를 진폭과 위상에서 매치하는 사인파를 공급해야 한다.
그래서 회로는 특정 선에 대해 컬러버스트의 위치를 예측해야 한다. 이것은 제13도의 버스트 재발생기(542)에서 크리스탈 필터를 올리기 위해 컬러버스트를 사용함으로써 한 실시예에서 디스크램블러에서 행해져서, 필터는 전 라인에 대해 같은 진폭가 위상에서 올리게 되고 그래서 컬러버스트와 같은 진폭과 위상을 가지는 연속파를 발생시키게 된다. 이것은 통상적으로, 출력이 비디오 라인의 끝 전에서 제로로 떨어지지 않을 정도로 잘 울리는(충분히 높은 Q를 가지는) 필터를 공급하기 위해 2개의 종속되어 진동하는 크리스탈를 필요로 한다.
이 두개의 종속된 크리스탈의 사용에 대해 본 발명에 따른 한가지 개선점은, 스크램블러에서 컬러버스트를 두 부분으로(또는 그 이상) 나눔으로써 컬러버스트의 비표준형을 공급하는 것이다. 제15a도는 후방 포치상에서 컬러버스트("버스트")가 있는 종래의 수평 블랭킹 간격을 나타낸다. 제15b도는 본 발명에 따라 대신에 버스트의 첫번째 부분은 각 비디오 라인의 수평 블랭킹 간격의 전방 포치에 공급되는 프리-버스트 부이고 컬러버스트의 나머지는 종래대로 HBI의 후방 포치상에 위치되는 것을 나타낸다. 그래서 약 5마이크로 세컨드이상 동안 즉 수평 블랭킹의 전 구간에서도 크리스탈 필터를 울리게 만들 필요가 없을 것이다. 이것은 더 단순하고 덜 비싼 디스크램블러를 사용할 수 있는 이점을 가지지만, 프리-버스트를 공급해야 하는 필요때문에 비-표준 포맷이다. 그러므로, 이것은 투명한 비-네트워크 즉 예로 비디오 영화 적용에 사용하는데 적절한 비-NTSC 양립 가능 시스템이다. (제15c도에 나타난)다른 접근은 연속 컬러버스트를 전 HBI에 중첩하는 것이다. 즉, 블랭킹의 시작에서 버스트를 시작시키고 선형으로 동기 펄스를 더해서 모든 범위를 통해 작동시키는 것이다.
[HBI의 디지탈 합성을 가지는 디스크램블러]
상기 기술된 디스크램블링 과정은 비디오 워블을 추적하는 수평동기, 블랭킹과 컬러버스트를 합성(재발생)하는 것과, 연합된 타임-베이스 변화(워블)을 가지고 있는 비디오 신호를 형성하기 위해 착신 표준 동기, 블랭킹과 버스트를 그것들과 재치하는 것을 포함하며, 안정 디스크램블된 화상을 내기 위해서 상기 비디오 신호를 TV 수신기가 추적할 수 있는 신호이다.
또 다른 실시예에서 상기 동기, 블랭킹과 버스트 신호들은 디스크램블러에서 디지탈로 발생된다. 아날로그 신호에의 뒤이은 삽입과 모든 비디오 신호 과정(클램핑, AGC, 반전 등)은 상기 기술된 제13도의 아날로그 실시예와 같이 아날로그 영역에 남아있다.
다음 회로는 NTSC에 대한 것이다; 그 기술에 숙련된 사람에게 명백하게 되듯이 PAL은 동일하게 그러나 다른 수치로 작동한다. 각 라인의 수평 블랭킹 간격(HBL)에 요해지는 수평 오프셋은 수직 간격에서 보내진 피일드-비율 데이타 바이트로부터 적절한 보간 알고리듬에 기초하여 연산된다. 그 오프셋은 8배의 서브캐리어 주파수에서 작동하는 "디바이드-바이-1820" 카운터에 프리셋 또는 프리로드로서 적용되고 표면적으로 카운터가 전체 라인을 계수하도록 구성된다. 즉 1820의 계수는 63.555 마이크로 세컨드가 걸린다. 만약 카운터가 "10"이라는 값으로 미리 고정되어 있다면 카운터는 그렇게 미리 고정되어 있지 않을 때보다 349나노세컨드 더 빨리 1820까지 그 계수가 끝날 것이 보여질 것이다. 실제로 카운터가 1880까지 계수하도록 설계되어 있고 범위가 0부터 120까지인 프리로드가 준비된다면, 순 효과는 카운터에 의해 조절되어진 라인-시간이 35나노세컨드 증분으로 ±2 마이크로 세컨트 만큼 변할수 있다는 것이다.
실제상 본 스크램블딩 과정에서 라인 길이의 라인-투(to)-라인 변화는 단지 10나노세컨드이다; 그래서 카운터는 단지 범위가 0에서 2까지로 프리셋되어 1820+1- 또는 1821의 계수를 얻는 것만을 필요로 한다(10나노세컨드/라인에서 단일 프레임의 240라인에 대한 시간 오프셋 축적은 2.4 마이크로 세컨드임이 보여 질 것이다).
그 다음으로, 16a도의 블럭 다이어그램을 참고하여 블럭의 첫번째 줄은 유사하게 번호 매겨진 제13도의 요소들과 대응하는 아날로그 비디오 진행이다. 두번째 줄에서, 8Fsc에서 동작하는 오실레이터(578)는 서브캐리어 PLL 576에 의해 착신 컬러버스트에 위상-록 되어 있다. 그의 출력은 1 : 1880 카운터(588)에 대한 클럭을 공급할 뿐만 아니라 새로운 컬러버스트를 만드는 버스트 게이팅(582)에 의해 게이트되는 3.58 ㎒ 신호를 만들기 위해 분할기(580)에서 8로 나누어진다.
세번째 줄에서 수직 간격에 있는 데이타 바이트는 착신 비디오로부터 분리되고 블럭 584에서 해독되며 라인-오프셋 연산기(586)(마이크로 프로세서)에 공급된다. 연산기(586)는 수직-비율 데이타 바이트를 맞추는데 필요한 라인-바이-라인 오프셋을 실제시간에서 연산하고 그 숫자(여전히 실시간에서)를 디바이드-바이-1880 카운터(588)에 공급한다. 연산기(586)는 매 63.555마이크로 세컨드당 8-비트 정확도로 많아야 1숫자를 연산해아만 하기 때문에 단순할 수 있다. 게다가, 일반적으로 작동할 최소 4개의 라인(또는 245 마이크로 세컨드)을 가질 것이다. 제16b도의 다른 실시예에서(제16a도의 실시예와 유사하지 않다면), 시간 배상도의 선명도를 저하시키지 않고 필요한 클럭 속도를 줄이기 위해 그 시스템은 8Fsc 대신 4Fsc에서 작동하고, 카운터는 오프셋 단어중 7개의 가장 의미있는 비트만으로 프리로드 되어 있다. 이것은 최소 증분 70나노세컨드로 이동을 제한한다. 35나노세컨드 이동을 제한하는 마지막 비트(LSB)가 XOR 게이트(587)에서 클럭을 전환하기 위해 사용된다. 반전은 래치(589)로 상승구간 대신에 하강구간을 능동구간이 되게하고 그리고 그럼으로써 래치 출력을 바람직한 35나노세컨드 만큼 이동시킨다.
제16a도와 제16b도를 참고하여, 연산기(588)의 11-비트 출력은 바람직한 동기, 블랭킹, 버스트 게이트 펄스의 상승과 하강구간에 따라 6개의 타이밍 에지를 공급하기 위해 에지 디코더(590)에서 종래대로 부호 해독된다. 이 에지들이 카운터에 프리셋되어 변하는 라인 비율로 인해, 전체로써 나타난 워블로 움직이고 있는 것이 보여질 것이다. 타이밍 에지는 실제펄스를 발생시키기 위해 3개의 R-5 플립플롭(592)에 종래대로 적용된다. 실제로, 부가적인 "하우스-보존" 펄스는 필요한 대로 유사하게 부호 해독되고 형성된다. 4번째 줄에서, 동기신호는 분리 블럭(596)에서 동기 스트리퍼(594)에서 비디오로부터 분리되고 수평과 수직 동기 펄스로 더욱 분리된다. 수평동기는 1880카운터(588)를 리셋하기 위해 사용되어 진다; 수직은 디바이드-바이-525카운터(598)를 리셋하기 위해 사용되고, 그 카운터는 수평동기에 의해 클럭되고, 다양한 하우스-보존 목적을 위해, 특히, 수직 간격인 22라인동안 블럭 544에서 HBI 재발생 과정을 저지하기 위해 라인 숫자 디코딩 블럭(600)의 프레임에서 라인을 계수하는데 사용된다.
[수직동기 시간이동 스크램블링]
이 실시예의 목적은 수평뿐 아니라 수직에서도 워블 화상을 일으키는 것이다. RAM 보드상에서, 가산기(78)와 감산기(80)를 동작시키는 현존의 1-라인 메모리(RAM)가 어떤 21라인중 어느것의 출력을 임의대로 선택할 준비가 되어, 거의 21라인까지 확장되는 것이 이 장치는 요구된다. 그 다음에, 실제로 21메모리 단계의 11번째로부터 나온 비디오와 비교할때, 첫번째 비디오는 10라인 만큼 진행되고, 마지막 비디오는 10라인 만큼 지연된다; 피일드당 240능동선에서 나온 20라인 피크-투-피크는 52마이크로 세컨트 능동 화상폭에서 나온 4마이크로 세컨드 수평 운동과 직접 비교한다. 두번째의 임의의 주파수 변조된 디지탈 사인형 신호(수평 워블에 대해 판독 어드레스를 변화시키는 것과 유사한)는 Y/C 분리를 의해 가산기와 감산기에 적용되도록 지연하는, 다른 쌍의 1H 버퍼의 출력을 선택하는 데에 사용된다. 1H 메모리 버퍼의 수는 다른 적용을 위해 변해질 수 있고 변화의 어떤 적절한 비율이 사용될 수 있다; 특히 변화의 비율은 제4도 시스템의 수평 스크램블링과 같이 임의로 조절될 수 있고, 그 경우에 데이타의 두번째 바이트는 수평 변화를 표현하기 위해 사용된 첫번째 바이트와 유사하게 직각 변화를 표현하기 위해 직각 간격에 더해질 것이다. 두번째 바이트는 물론 첫번째 바이트처럼 암호화될 것이다.
제17도는 5-라인 변화를 가진 시스템을 나타내고 제4도의 "1H 버퍼"로 구분된 블럭 76을 대치한다. 제17도는 비디오 A/D(74), 가산기(78)와 감산기(80)를 포함하는 제4도의 회로에 일치하는 부분들을 나타낸다. 5개의 1H 버퍼들(602, 604, 606, 608, 610)은 제4도의 한개의 1H 버퍼(76)를 대치한다. 버퍼들(602∼610)은 랜덤 숫자 발생기(612)에 의해 발생된 임의로 변하는 숫자에 따라 선택되고 상기 발생기는 상기 기술된 바와 같은 각 비디오 필드에 대해 버퍼(602, …, 610)중의 하나를 선택하기 위해 주파수 변조된 디지탈 사인파 같은 신호를 발생시켜 수직의 시간 이동량을 임의로 변화시키게 된다. 어느 경우에도, 선택된 버퍼에 대해, 가산기(75)와 감산기(80)는 제4도의 회로와 유사하게 선택된 버퍼의 입력과 출력으로 동작한다. 그래서 항상 가산기(78)와 감산기(80)는 정확히 한 라인(1H)만큼 다른 두 비디오 신호를 받고 그래서 Y-C 분리는 저지받지 않고 진행한다.
디스크램블링되는 상기 기술된 수평 워블과 유사하게 수직동기 신호가 화상을 매치하게 되기 위하여 단순히, 워블되는 것을 필요로 한다. 더 오래된 멀티바이브레이터-베이스된 TV 단위는 수정을 요하지 않는 반면 라인-계수 수직 편향계를 사용하는 TV 세트, 모니터 또는 포로젝터는 시간에 따라 변하는 라인 계수를 받아들이기 위해 수정될 것이다. 상기 기술된 것과 유사하게 에지-채움 장치는 화상이 아래로 이동되었을때 프레임의 꼭대기를 채우고 화상이 위로 이동되었을때 프레임의 바닥을 채우기 위해 사용된다.
본 발명의 상기 기술은 도면으로 나타내어 있고 제한되어 있지 않다; 다른 변형은 이 명세서와 첨부된 청구범위에 비추어서 보통의 기술을 지닌 기술자에게 명백할 것이다.

Claims (36)

  1. 비디오 신호가 루마신호와 크로마 신호로 분리되는 NTSC 텔레비젼 디코더에 수직 디테일을 회복하는 방법에 있어서, 상기 분리된 크로마 신호중 능동비디오부를 선택하고; 고주파수 부분을 필터링하여 상기 선택된 능동비디오부의 크로마부를 필터링하고; 상기 수직 디테일로 구성된 크로마 신호의 나머지부를 상기 루마신호와 결합하는 단계로 이루어진 상기 방법.
  2. 제1항에 있어서, 상기 결합된 신호에 다시 상기 크로마 신호를 첨가하여 출력신호를 제공하는 것이 부가하여 이루어진 상기 방법.
  3. 제1항에 있어서, 필터링 단계가 약 2㎒를 초과하는 신호의 부분을 제거하는 것을 특징으로 하는 상기 방법.
  4. 디스크램블러에 의한 수신을 위해 단축된 수평 블랭킹 간격을 이용하여 상기 디스크램블러가 신호중 컬러버스트부를 재발생하는 곳에서 스크램블된 표준 텔레비젼 신호를 변형하는 방법에 있어서, 상기 텔레비젼 신호중 최소한 일 비디오 라인의 능동비디오부를 상기 표준 텔레비젼 신호의 수평 블랭킹 간격으로 연장하고; 상기 수평 블랭킹 간격의 전방 포치상의 라인에서 상기 컬러버스트의 제1부분을 공급하고; 상기 수평 블랭킹 간격의 후방 포치상의 라인에 상기 컬러버스트의 제2부분을 공급하는 단계로 이루어진 상기 방법.
  5. 제4항에 있어서, 상기 컬러버스트는 상기 전방 포치에서 시작하며 상기 수평 블랭킹 간격의 수평동기 펄스를 통해 연장하여, 전 수평 블랭킹 간격을 컬러버스트로 채우는 것을 특징으로 하는 상기 방법.
  6. 제4항에 있어서, 상기 수평 블랭킹 간격의 전체폭을 연장하는 컬러버스트 신호를 발생하고 , 상기 전방 포치의 일부와 상기 후방 포치의 일부에서만 상기 컬러버스트를 상기 비디오 신호로 스위치하는 것을 특징으로 하는 상기 방법.
  7. 표준화된 신호를 텔레비젼 시스템의 사용상 스크램블된 비포준 비디오 신호에 단축된 수평 블랭킹 간격을 공급하는 방법에 있어서, 라인의 수평동기 신호에 상대적으로 각 비디오 라인의 능동부를 시간 변경하고; 상기 시간 변경량의 표시를 상기 비디오 라인에 삽입하는 단계로 구성되고, 상기 비디오 신호중 최소한 한개의 라인에서의 시간 변경량은 상기 능동비디오부가 상기 수평 블랭킹 간격으로 연장되게 하여, 상기 수평 블랭킹 간격을 좁히는 것을 특징으로 하는 상기 방법.
  8. 단축된 수평 블랭킹 간격을 갖는 이전에 스크램블된 비표준 비디오 신호를 그 이용을 가능하게 하도록 해독하는 시스템에 있어서, 암호화된 비디오 신호는 결합된 라인의 수평동기 신호에 대해 라인중 최소한의 것의 능동비디오부를 시간 변경하여 만들어지고, 상기 시스템은 임의의 라인상에서 실행되는 시간 변경량의 표시를 제공하는 디스크램블러를 구성하고, 라인중 최소한의 것의 시간 변경량은 상기 능동비디오부를 상기 수평 블랭킹 간격으로 변경하는데 충분하여 상기 수평 블랭킹 간격을 비표준으로 좁히는 것을 특징으 로 하는 상기 시스템.
  9. 텔레비젼상으로 시청될때 동기위글 은닉을 비디오 신호에 제공하는 방법에 있어서, 상기 비디오 신호의 복수의 라인 각각에서, 수평 블랭킹 간격의 시작에 대해 수평동기 신호의 위치를 시간 변경하는 단계로 이루어지고, 각 연속라인에서의 시간 변경량을 소정의 주파수에서 변화하는 것을 특징으로 하는 상기 방법.
  10. 제9항에 있어서, 각 연속라인에서 제2의 소정의 주파수에 의해 시간 변경량을 또한 변화시키는 단계가 부가하여 이루어진 상기 방법.
  11. 제9항에 있어서, 최소한 약간의 비디오 피일드의 수직동기 신호의 위치를 그 피일드의 상기 수직 블랭킹 간격의 시작에 비해 시간 변경하는 단계가 부가하여 이루어지고, 각 연속피일드의 시간 변경량은 소정의 패턴으로 변형하는 것을 특징으로 하는 방법.
  12. 제9항에 있어서, 상기 패턴은 네개의 연속 비디오 피일드로 되어 있고, 제1피일드에서 상기 수직동기는 전진방향으로 시간 변경되고, 제2피일드에서, 상기 수직동기는 제거되고. 제3피일드에서 상기 수직 동기는 후진방향 시간 변경되며, 제4피일드에서 상기 수식동기는 제거되는 것을 특징으로 하는 상기 방법.
  13. 텔레비젼상으로 시청될때 동기위글 비디오 신호를 은닉하는 장치에 있어서, 비디오 신호의 피일드의 비디오 라인을 계수하며, 상기 피일드의 수직 블랭킹 간격으로부터 계수하는 라인 카운터; 상기 피일드의 각 라인에서 수평동기 신호가 그 라인의 수평 블랭킹 간격의 시작에 비해 시간 변경되어지는 한 셋트의 소정의 양을 고정하며, 상기 라인 카운터에 의해 계수된 각 라인에 응답하여 상기 셋트의 양중 하나를 독출하는 메모리; 각 비디오 라인으로의 삽입을 위해 각 독출된 양에 응답하여 그 라인에 원래 현존하는 수평동기 신호를 대신하여 새로운 수평동기 펄스를 발생카는 논리회로로 구성된 상기 장치.
  14. 제13항에 있어서, 상기 새로운 수평동기 펄스의 지속기간을 공칭 값이 아닌 것으로 설정하는 동기 폭 제어장치가 부가하여 이루어진 상기 장치.
  15. 비디오 신호를 디지탈로 진행하는 두 채널에 대한 컬러 비디오 신호 인코더에 있어서, 비디오 신호를 디지탈 신호로 전환하는 입력 아날로그 디지탈 전환기; 일 수평라인의 주기에 대해 상기 디지탈 데이타의 최소한 일 비디오 라인을 고정하여 상기 일 비디오 라인을 출력하는 버퍼; 상기 버퍼의 입력 및 출력을 합산하여, 루미넌스 신호에 도달하는 가산기; 상기 버퍼의 상기 출력에서 상기 입력을 감하여, 크로미넌스 신호에 도달하는 감산기; 상기 루미넌스 신호중 일 라인을 고정하여, 그 일부는 시간 변경되어 상기 일 라인을 출력하는 루미넌스 버퍼; 상기 크로미넌스 신호중 일 라인을 고정하여, 그 일부는 시간 변경되어 상기 일 라인을 출력하는 크로미넌스 버퍼; 상기 크로미넌스 신호중 일 라인을 크로미넌스 아날로그 신호로 전환하는 제1디지탈-아날로그 전환기; ; 상기 루미넌스 신호중 일 라인을 루미넌스 아날로그 신호로 전환 하는 제2디지탈-아날로그 전환기; 상기 아날로그 신호의 주파수를 고정하는 헤테로다인 고정기; 상기 고정된 크로미넌스 신호를 상기 아날로그 루미넌스 신호와 결합하여 합성 비디오 신호를 제공하는 가산기로 구성된 칼라 비디오 신호 인코더.
  16. 제15항에 있어서, 놓친 수직 디테일의 회복을 위해 상기 제2디지탈-아날로그 전환기의 출력을 수신하고 각 라인의 능동비디오부만을 통과하는 스위치; 상기 통과된 능동비디오부중 선택된 고주파수부를 제거하는 필터; 그리고 남은 저주파수부를 수용하여 상기 남은 저주파수부를 제1디지탈-아날로그 전환기의 출력과 결합하여, 놓친 수직 디테일을 상기 비디오 신호에 회복시키는 가산기가 부가하여 구성된 상기 장치.
  17. 제15항에 있어서, 상긴 헤테로다인 고정기는 기준 주파수를 상기 비디오 신호의 표준 서브캐리어 주파수에 동일하게 공급하는 오실레이터; 주파수를 상기 오실레이터 기준 주파수의 절반에 동일하게 공급하는 분할기; 상기 분할기로부터의 상기 기준주파수의 5/2를 공급하는 제1필터; 상기 분할기로부터의 상기 기준주파수의 3/2를 공급하는 제2필터; 상기 기준주파수 3/2를 시간 변경된 기준신호와 결합하는 제1곱셈기; 상기 제1곱셈기의 상측 측대역 출력을 통과하는 필터; 상기 기준주파수 5/2를 제3디지탈-아날로 그 전환기의 출력과 결합하는 제2곱셈기; 상기 제2곱셈기에서 상측 측대역 출력을 통과하는 필터; 상기 제2곱셈기의 상측 측대역 출력을 상기 제1곱셈기에서의 상측 측대역 출력을 곱하는 제3곱셈기; 제3곱셈기의 출력의 선택된 하측 측대역 주파수부만을 통과하여, 상기 서브캐리어 주파수에 관하여 주파수 안정된 크로미넌스 신호를 공급하는 필터로 구성된 상기 장치.
  18. 제15항에 있어서, 상기 헤테로다인 고정기는 상기 비디오 신호의 표준 능동비디오 주파수에 동일한 기준주파수의 5/2와 3/2 소오스 , 상기 기준주파수의 3/2를 시간 변경된 기준신호와 곱하는 제1곱셈기 상기 제1곱셈기의 출력중 선택된 부분을 통과하는 제1필터; 상기 제2디지탈 아날로그 변환기의 출력중 선택된 부분을 통과하는 제2필터; 상기 제2필터의 출력을 상기 기준주파수의 5/2와 곱하는 제2곱셈기; 상기 제2곱셈기의 출력중 선택된 부분을 통과하는 제3필터 상기 제1디지탈 아날로그 전환기의 출력을 제3필터의 출력과 결합시켜, 서브캐리어 주파수 안정된 크로미넌스 성분을 갖는 비디오 신호를 제공하는 가산기로 구성되는 것을 특징으로 하는 상기 장치.
  19. 시간 변경량을 나타내는 신호에 현존하는 데이타를 갖는 시간 변경된 비디오 신호를 디스크램블링 하기 위한 디스크램블러에 있어서, 상기 비디오 신호의 각 라인에 대해 수평 블랭킹 간격 신호를 발생하는 수단 시간 변경량을 나타내는 데이타를 상기 비디오 신호로부터 추출하는 추출기; 상기 추출된 데이타에 의해 결정되어진 상기 비디오 신호의 각 라인의 위치에서 상기 발생된 신호를 삽입하는 수단으로 구성되어 디스크램블된 비디오 신호를 제공하는 상기 디스크램블러.
  20. 컬러 비디오 신호를 디지탈로 두 채널인코딩하는 방법에 있어서, 단일 아날로그-디지탈 전환기에서 상기 컬러 비디오 신호를 디지탈 데이타로 전환하고, 상기 디지탈 데이타를 루미넌스와 크로미넌스 두 성분 만으로 분리하고; 각 비디오 라인의 상기 크로미넌스와 루미넌스 성분의 일부를 상기 비디오 라인의 다른 부에 관하여 시간 변경하고; 오직 두개의 디지탈-아날로그 변환기를 이용하여 상기 크로미넌스와 루미넌스 시간 변경된 성분을 다시 아날로그 신호로 전환하고, 일 전환기는 각 성분과 결합되어 있고; 서브캐리어 주파수에 관하여 상기 아날로그 크로미넌스 신호를 헤테로다인으로 안정시키고; 상기 루미넌스 신호를 상기한 정화된 아날로그 크로미넌스 신호와 결합하는 단계로 이루어져, 스크램블된 신호를 제공하는 상기 방법.
  21. 제20항에 있어서, 헤테로다인 안정화 단계는, 상기 서브캐리어 주파수의 3/2를 시간 변경된 기준주파수와 곱하고; 상기 아날로그 크로미넌스 신호중 선택된 부분을 상기 서브캐리어 주파수의 5/2와 곱하고, 상기 곱하는 두 단계의 출력중 상측 측대역을 곱하고 곱하는 상기 제3단계의 출력중 일부를 상기 아날로그 크로미넌스 신호로서 선택되는 단계로 이루어져, 상기 서브캐리어 주파수에 관하여 상기 아날로그 크로미넌스 신호를 안정화하는 것을 특징으로 하는 상기 방법.
  22. 시간 변경된 비디오 신호를 디스크램블하고 비디오 신호의 각 라인의 시간 기준부를 디지탈로 합성하는 디스크램블러에 있어서, 상기 비디오 신호의 해독된 데이타로부터 각 수평 비디오 라인에 대한 오프셋 값을 연산하는 연산기 상기 오프셋 값에 응답하여 각 비디오 라인의 상기 수평 블랭킹 간격의 일부를 한정하는 복수의 타이밍 에지를 제공하는 카운터; 상기 타이밍 에지로부터 유도된 복수의 펄스를 발생하는 논리회로; 상기 비디오 신호에 발생된 펄스를 원 수평 블랭킹 간격을 대신해 첨가하는 스위치로 구성된 디스크램블러.
  23. 각 비디오 수평라인의 시간기준부를 합성하는 시간 변경된 비디오 신호를 디스크램블링 하는 방법에 있어서, 각 수평 비디오 라인에 대한 오프셋 값을 상기 비디오 라인의 해독 데이타로부터 연산하고; 각 비디오 라인의 수평 블랭킹 간격의 일부를 각각 한정하는 복수의 타이밍 에지를 상기 오프셋 값으로부터 디지탈로 계수하고; 상기 계수된 타이밍 에지로부터 유도된 복수의 펄스를 발생하고; 상기 비디오 신호에 발생된 펄스를 원수평 블랭킹 간격을 대신해 첨가하는 단계로 이루어진 상기 방법.
  24. 제23항에 있어서, 단축된 클럭속도를 이웅하여 디지탈로 계수하는 단계를 위해 요구되는 클럭속도로 단축하여 배타 논리합 게이트를 인에이블하는 단계로 부가하여 이루어지고, 이것의 제2입력은 상기 덜 중요한 비트의 연산된 오프셋 값이고, 상기 인에이블 클럭을 데이타 래치에 공급하여, 상기 단축된 클럭속도 주기의 절반 만큼 상기 래치된 데이타를 시간 변경하는 것을 특징으로 하는 상기 방법.
  25. 비디오 신호를 수직으로 스크램블하는 시스템에 있어서, 피일드의 수직동기 신호에 상대적으로 상기 비디오 신호의 수평라인을 시간 변경하는 수단; 시간 변경량의 해독된 표시를 상기 비디오 신호에 삽입하는 해독기로 구성되고, 각 피일드의 수평라인은 이전의 비디오 피일드에서수평라인의 시간 변경량과는 다른 양으로 시간 변경되는 것을 특징으로 하는 상기 시스템.
  26. 제25항에 있어서, 상기 시간 변경수단은 각각 한개의 수평 비디오 라인을 저장하는 복수의 일련 접속된 딜레이; 복수의 딜레이중 특정 비디오 피일드에서의 상기 수평라인의 통과되는 것을 결정하는 랜덤 숫자 발생기로 이루어져서, 각 연속 피일드에서 시간 변경량을 변화시키는 것을 특징으로 하는 상기 시스템.
  27. 비디오 신호를 수직으로 스크램블하는 방법에 있어서, 각 비디오 피일드에서의 수직동기 신호에 상대적으로 상기 비디오 신호외 수평라인을 시간 변경하고; 시간 변경량의 표시를 해독하고 상기 표시를 상기 비디오 신호에 삽입하는 단계로 이루어지고, 자연속 피일드의 수평라인은 다른 양만큼 시간 변경되는 것을 특징으로 하는 상기 방법.
  28. 에지를 채움으로서 각 비디오 라인에서의 수평 블랭킹 간격에 상대적으로 시간 변경된 능동비디오의 에지 위치의 스크램블된 비디오 신호의 출현을 은닉하는 방법에 있어서, 상기 능동비디오의 에지에서 상기 능동비디오 신호에 매칭하는 신호를 발생하고; 상기 능동비디오의 에지에 발생된 신호를 삽입하는 단계로 이루어진 상기 방법.
  29. 제28항에 있어서, 상기 발생단계는 능동비디오의 시간 변경된 에지와 그 공칭 위치 사이의 시간 갭의 종단점을 결정하고; 상기 시간 갭의 지속기간 동안, 능동비디오의 에지로부터 선택된 셋트의 소정 갯수 화소를 반복하고; 상기 시간 갭 지속기간 동안에 상기 비디오 신호에 상기 반복된 셋트의 화소를 삽입하는 단계로 이루어지는 것을 특징으로 하는 상기 방법.
  30. 제29항에 있어서, 상기 소정 갯수의 화소가 네개인 것을 특징으로 하는 상기 방법.
  31. 제29항에 있어서, 상기 스크램블된 비디오 신호의 컬러버스트에 진폭 및 위상이 매칭하는 안정 컬러버스트 신호를 발생하고; 상기 발생된 안정 컬러버스트 신호를 상기 스크램블된 비디오 신호에 삽입하는 단계로 이루어진 상기 방법.
  32. 제29항에 있어서, 상기 비디오 신호의 일 성분과 결합된 특정 주파수에서 랜덤 노이즈를 발생하고; 상기 시간 갭 지속기간 동안 상기 랜덤 노이즈를 상기 비디오 신호에 첨가하는 단계로 이루어진 갭을 은닉하는 랜덤 노이즈 방법이 부가하여 이루어진 상기 방법.
  33. 제32항에 있어서, 상기 비디오 신호의 제2성분과 결합된 특정 주파수에서 부가 랜덤 노이즈를 발생하고; 상기 시간 갭 지속기간 동안에 상기 부가 랜덤 노이즈를 상기 비디오 신호에 첨가하는 단계로 부가하여 이루어진 상기 방법.
  34. 에이를 채움으로써 각 라인에서의 수평 블랭킹 간격에 상대적으로 시간 변경된 능동비디오의 에지 위치의 스크램블된 비디오 신호의 출현을 은닉하는 시스템에 있어서, 상기 능동비디오의 시간 변경된 에지와 그 공칭의 시간 변경되지 않은 위치 사이에서 시간 갭의 시작과 종말을 각각 정의하는 최소한 두개의 비교기; 정의된 상기 시간 갭의 시작과 종말에서 신호를 발생하는 논리회로; 상기 시간 갭에서 일련의 화소를 선택하는 선택회로; 상기 시간 갭 지속기간 동안 상기 일련의 화소를 반복하는 수단; 상기 시간 갭 지속 기간 동안 상기 반복된 일련의 화소를 상기 비디오 신호에 삽입하는 수단으로 이루어진 상기 시스템.
  35. 제34항에 있어서, 상기 비디오 신호의 성분중 하나와 결합된 주파수에서 노이즈를 발생하는 최소한 하나의 노이즈 발생기; 상기 시간 갭 지속 기간동안 상기 비디오 신호에 노이즈를 삽입하는 수단으로 구성된 상기 시간 갭을 은닉하는 랜덤 노이즈 시스템이 부가하여 구성된 상기 시스템.
  36. 샘플링을 이용하여 비디오 신호를 스크램블하는 방법에 있어서, 소정의 패턴을 발생하고 , 상기 비디오 신호의 피일드당 한번 상기 소정의 패턴 값을 고정하고; 상기 비디오 신호의 각 수평라인의 상기 능동 비디오부를 그 라인의 수평 블랭킹 간격에 상대적으로 시간 변경하는 단계로 이루어지고, 각 라인의 시간 변경량은 소정패턴의 고정값 만큼 이전 라인의 것과 다르고, 연속 라인의 시간 변경량은 상기 비디오 피일드 비율의 절반 이하인 주파수에서 변롸하는 것을 특징으로 하는 상기 방법.
KR1019920021608A 1991-11-19 1992-11-18 에지 채워진 비디오 신호의 스크램블링과 디스크램블링을 위한 방법 및 장치 KR950009457B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79589091A 1991-11-19 1991-11-19
US07/795,890 1991-11-19

Publications (2)

Publication Number Publication Date
KR930011486A KR930011486A (ko) 1993-06-24
KR950009457B1 true KR950009457B1 (ko) 1995-08-22

Family

ID=25166710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021608A KR950009457B1 (ko) 1991-11-19 1992-11-18 에지 채워진 비디오 신호의 스크램블링과 디스크램블링을 위한 방법 및 장치

Country Status (15)

Country Link
US (7) US5438620A (ko)
EP (3) EP1233621B1 (ko)
JP (4) JP2823756B2 (ko)
KR (1) KR950009457B1 (ko)
CN (7) CN1035652C (ko)
AT (3) ATE291814T1 (ko)
AU (9) AU658014B2 (ko)
BR (1) BR9204414A (ko)
CA (1) CA2082675C (ko)
DE (3) DE69233174T2 (ko)
ES (1) ES2206442T3 (ko)
HK (3) HK1047841A1 (ko)
MX (1) MX9206694A (ko)
SG (1) SG48440A1 (ko)
TW (1) TW206299B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220103165A1 (en) * 2018-12-27 2022-03-31 Ams International Ag Filters for removing disturbances from signals

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870964B1 (en) * 1989-05-22 2005-03-22 Pixel Instruments Corporation Spatial scan replication circuit
US7382929B2 (en) * 1989-05-22 2008-06-03 Pixel Instruments Corporation Spatial scan replication circuit
JP2959413B2 (ja) * 1994-09-29 1999-10-06 日本ビクター株式会社 ダビング装置
KR0179515B1 (ko) * 1995-10-25 1999-05-01 이형도 영상신호 암호화 장치
JP3694981B2 (ja) * 1996-04-18 2005-09-14 ソニー株式会社 ビデオ信号処理装置およびビデオ信号処理方法
NZ332288A (en) * 1996-05-29 2000-05-26 Macrovision Corp Method and apparatus for compression compatible video scrambling
ES2191844T3 (es) * 1996-05-29 2003-09-16 Macrovision Corp Metodo y aparato de marcaje de video compatible con la compresion.
JP3378914B2 (ja) * 1996-06-17 2003-02-17 マクロヴィジョン コーポレイション ビデオラインスクランブル処理システムにより誘起される色副搬送波不安定性を最小限に抑える方法及び装置
US5926624A (en) * 1996-09-12 1999-07-20 Audible, Inc. Digital information library and delivery system with logic for generating files targeted to the playback device
US7917643B2 (en) * 1996-09-12 2011-03-29 Audible, Inc. Digital information library and delivery system
GB2319683A (en) * 1996-11-19 1998-05-27 Digi Media Vision Ltd Apparatus to decode an input video signal
JP3500026B2 (ja) * 1997-01-27 2004-02-23 矢崎総業株式会社 データ変調装置、及びデータ変調方法
US6556311B1 (en) * 1997-05-28 2003-04-29 Hewlett-Packard Development Co., L.P. Luminance-based color resolution enhancement
US6590979B1 (en) 1997-05-29 2003-07-08 Macrovision Corporation Method and apparatus for compression compatible video scrambling
US6349139B1 (en) * 1997-06-17 2002-02-19 Macrovision Corporation Method and apparatus for minimizing chroma subcarrier instability caused by a video line scrambling system
US6404889B1 (en) * 1997-06-30 2002-06-11 Macrovision Corporation Protection of a component video signal
US6295360B1 (en) 1997-06-30 2001-09-25 Macrovision Corporation Method and apparatus to defeat composite video signal protection
US6459795B1 (en) * 1998-02-26 2002-10-01 Macrovision Corporation Method and apparatus for enhancing the scrambling of a TV signal via erroneous clamp signals
US6253237B1 (en) * 1998-05-20 2001-06-26 Audible, Inc. Personalized time-shifted programming
US6345099B1 (en) * 1998-05-22 2002-02-05 S3 Incorporated System and method for copy protecting computer graphics
US6285774B1 (en) 1998-06-08 2001-09-04 Digital Video Express, L.P. System and methodology for tracing to a source of unauthorized copying of prerecorded proprietary material, such as movies
US6208737B1 (en) * 1998-07-07 2001-03-27 General Instruments Corporation Method and apparatus for television signal scrambling using the replacement of synchronizing and color subcarrier signals with an alternative time base inherent in a QPSK audio subcarrier
US6839433B1 (en) 1998-07-22 2005-01-04 Macrovision Corporation Method and apparatus for generating a signal that defeats illegal cable decoders
WO2000005894A1 (en) * 1998-07-22 2000-02-03 Macrovision Corporation Method and apparatus for generating a signal that defeats illegal cable decoders
BR9912194A (pt) * 1998-07-22 2001-04-10 Macrovision Corp Aprimoramento da ocultação na presença de desvio de sintonia fina para várias técnicas de mistura
US6711261B1 (en) * 1998-07-22 2004-03-23 Macrovision Corp Enhancing concealment in the presence of fine mistuning for various TV scrambling techniques
US6424716B1 (en) * 1998-12-15 2002-07-23 Macrovision Corp. Method and apparatus for improved horizontal and vertical overlay signals for greater concealment in modern TV sets
US8175977B2 (en) 1998-12-28 2012-05-08 Audible License management for digital content
WO2000042763A2 (en) 1999-01-15 2000-07-20 Macrovision Corporation Method and apparatus for scrambling a high definition television signal
US6950520B1 (en) 1999-01-26 2005-09-27 Macrovision Corporation Method and apparatus for carrying data in a video signal so that the data is not recorded
JP4395920B2 (ja) * 1999-05-14 2010-01-13 ソニー株式会社 映像信号出力装置、及び映像信号入力装置
US6983050B1 (en) 1999-10-20 2006-01-03 Microsoft Corporation Methods and apparatus for protecting information content
US6996236B1 (en) * 1999-10-20 2006-02-07 Microsoft Corporation Methods and apparatus for protecting signals transmitted between a source and destination device over multiple signal lines
US20020114465A1 (en) * 2000-01-05 2002-08-22 Shen-Orr D. Chaim Digital content delivery system and method
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
US7050698B1 (en) * 2000-08-15 2006-05-23 Macrovision Corporation Method and apparatus for synthesizing or modifying a copy protection signal using a lowered signal level portion
US8285991B2 (en) * 2000-10-25 2012-10-09 Tecsec Inc. Electronically signing a document
US7178030B2 (en) * 2000-10-25 2007-02-13 Tecsec, Inc. Electronically signing a document
US7356051B2 (en) * 2001-01-24 2008-04-08 Broadcom Corporation Digital visual interface with audio and auxiliary data cross reference to related applications
US20030009730A1 (en) * 2001-06-16 2003-01-09 Chen Michael Y. Enhanced platform based SOC design including exended peripheral selection and automated IP customization facilitation
US7979914B2 (en) * 2001-06-25 2011-07-12 Audible, Inc. Time-based digital content authorization
US7209557B2 (en) * 2001-10-18 2007-04-24 Lenovo Singapore Pte, Ltd Apparatus and method for computer screen security
US7236683B2 (en) * 2001-11-15 2007-06-26 Macrovision Corporation Method and apparatus for providing or enhancing copy protection by adding selected negative-going and positive-going pulses in a video signal HBI
US20050111661A1 (en) * 2002-02-01 2005-05-26 Arie Wijnen Anti-copy protection for a video signal
GB2390247B (en) 2002-06-28 2006-04-12 Dwight Cavendish Systems Ltd An improved method and apparatus for providing an anti-copy video signal
JP4214454B2 (ja) * 2002-12-13 2009-01-28 ソニー株式会社 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム
GB0312985D0 (en) 2003-06-05 2003-07-09 Dwight Cavendish Systems Ltd Digital processing disruption systems
US20040258241A1 (en) * 2003-06-23 2004-12-23 Chien-Liang Chang Processing method and device for image encryption and decryption
US8191160B2 (en) * 2003-10-16 2012-05-29 Rene Juneau Method and system for auditing and correcting authorization inconsistencies for reception equipment in a content delivery network
US7958524B2 (en) * 2003-10-16 2011-06-07 Maxxian Technology Inc. Method and system for detecting and preventing unauthorized signal usage in a content delivery network
GB2419220B (en) 2004-10-13 2009-06-03 Dwight Cavendish Systems Ltd Audio copy protection system
US8671457B2 (en) * 2004-10-15 2014-03-11 Maxxian Technology Inc. Method and system for identifying and correcting location discrepancies for reception equipment in a content delivery network
US20060140277A1 (en) * 2004-12-28 2006-06-29 Ju Chi-Cheng Method of decoding digital video and digital video decoder system thereof
US8601590B2 (en) * 2006-04-27 2013-12-03 Panasonic Corporation Content distribution system
US8842352B2 (en) * 2006-08-17 2014-09-23 Texas Instruments Incorporated Method to improve scan-line alignment by adjusting the pixel rate
JP2010193119A (ja) * 2009-02-18 2010-09-02 Oki Electric Ind Co Ltd 画像情報盗取の防止方法、及び、当該防止方法を実現するためのグラフィックコントローラ
US7952508B2 (en) * 2009-09-02 2011-05-31 Conexant Systems, Inc. Noise-shaped scrambler for reduced out-of-band common-mode interference
US8395428B2 (en) * 2010-09-30 2013-03-12 St-Ericsson Sa Reference clock sampling digital PLL
EP2797334A1 (en) 2013-04-26 2014-10-29 Nagravision S.A. Method and device to embed watermark in uncompressed video data
EP2797335A1 (en) 2013-04-26 2014-10-29 Nagravision S.A. Method to watermark a compressed content encrypted by at least one content key
CN104853212B (zh) * 2015-05-05 2018-02-16 福州瑞芯微电子股份有限公司 一种视频解码器缓存高效率处理的装置及其方法
KR102170912B1 (ko) * 2019-05-15 2020-10-28 한국과학기술원 얼굴 피부 컬러 판정을 위한 인물 영상 촬영 용 컬러 팔레트 및 그를 이용한 방법 및 장치
TWI758675B (zh) * 2019-12-31 2022-03-21 新唐科技股份有限公司 微控制電路及印刷電路板
IT202000004231A1 (it) 2020-02-28 2021-08-28 St Microelectronics Srl Generatore di forme d'onda

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2755333A (en) * 1950-03-28 1956-07-17 Zenith Radio Corp Subscription television system
US2961481A (en) * 1954-12-30 1960-11-22 Hammond Secrecy television
US2892882A (en) * 1955-02-21 1959-06-30 Paramount Pictures Corp Television secrecy system with width modulated synchronizing pulses
US3717206A (en) * 1970-11-02 1973-02-20 Skiatron Elect & Tele Scrambled television
US4325079A (en) * 1980-06-09 1982-04-13 Little William D Secure video transmission system
JPS5768981A (en) * 1980-10-16 1982-04-27 Marantz Japan Inc Scramble system for television signal
JPS58119287A (ja) * 1982-01-07 1983-07-15 Pioneer Video Corp パイロツトバ−スト除去指令信号発生回路
FR2524240A1 (fr) * 1982-03-24 1983-09-30 Radiotechnique Circuit analogique de decryptage pour systeme de transmission d'emissions cryptees de television et systeme de transmission d'emissions cryptees comprenant un tel circuit
US4523228A (en) * 1983-02-15 1985-06-11 Scientific Atlanta Inc. Sync suppression scrambling of television signals for subscription TV
US4594609A (en) * 1983-06-30 1986-06-10 Viewstar Inc. Scrambling system for television video signal
CH662229A5 (de) * 1983-10-11 1987-09-15 Rediffusion Ag Verfahren zum uebermitteln von nur von einem beschraenkten benutzerkreis benutzbaren fernsehsignalen.
BE903993A (fr) * 1985-01-09 1986-05-02 Technical Developments And Inv Procedes et dispositifs d'analyse et de reconnaissance du code de cryptage d'emissions de television.
US4689660A (en) * 1985-03-30 1987-08-25 Nec Corporation Video signal storage apparatus for NTSC system
JPH07123304B2 (ja) * 1986-09-11 1995-12-25 株式会社東芝 デジタルテレビジヨン受像機の色信号復調回路
JPS6369394A (ja) * 1986-09-11 1988-03-29 Toshiba Corp デジタルテレビジヨン受像機の色信号復調回路
US4736420A (en) * 1986-09-19 1988-04-05 M/A-Com Government Systems, Inc. Video scrambling by segmenting video information lines
DE3715080A1 (de) * 1987-05-06 1988-11-17 Siemens Ag Verfahren zur erhoehung der verschluesselungssicherheit von digitalen bildsignalen
JPS6486783A (en) * 1987-09-29 1989-03-31 Toshiba Corp Transmission system for television signal
US4901349A (en) * 1987-12-31 1990-02-13 Communications Satellite Corporation Time dispersal encryption of TV signals
JPH01229584A (ja) * 1988-03-10 1989-09-13 Toshiba Corp 多重化信号受信装置
US4916736A (en) * 1988-06-07 1990-04-10 Macrovision Corporation Method and apparatus for encrypting and decrypting time domain signals
CA1322241C (en) * 1988-07-22 1993-09-14 Hisafumi Motoe Moving detection circuit
US5058157A (en) * 1989-09-06 1991-10-15 Macrovision Corporation Method and apparatus for encrypting and decrypting time domain signals
US5003592A (en) * 1990-04-05 1991-03-26 Pires H George Scrambling video by time shifting
US5103296A (en) * 1990-04-30 1992-04-07 U.S. Philips Corporation Color television system having adaptive filters in the transmitter encoder and in the receiver decoder
JPH0416084A (ja) * 1990-05-10 1992-01-21 Pioneer Electron Corp テレビジョン信号のスクランブル方法及び装置
US5146496A (en) * 1991-06-13 1992-09-08 General Instrument Corporation Method and apparatus for enhancing the security of a scrambled television signal
US5161188A (en) * 1991-07-19 1992-11-03 Pires H George Scrambling video by horizontal and vertical time shifting
US5212723A (en) * 1991-08-08 1993-05-18 Macrovision Corp. Burst phase correction system for video descrambling
US5374964A (en) * 1993-08-04 1994-12-20 Matsushita Electric Corporation Of America Circuit and method for controlling abnormally slow transitions in color television signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220103165A1 (en) * 2018-12-27 2022-03-31 Ams International Ag Filters for removing disturbances from signals

Also Published As

Publication number Publication date
ES2206442T3 (es) 2004-05-16
JP3410397B2 (ja) 2003-05-26
CN1035652C (zh) 1997-08-13
CA2082675A1 (en) 1993-05-20
KR930011486A (ko) 1993-06-24
CN1159709A (zh) 1997-09-17
US5581307A (en) 1996-12-03
ATE354256T1 (de) 2007-03-15
AU1027395A (en) 1995-03-23
EP1233621A3 (en) 2003-01-02
BR9204414A (pt) 1993-05-25
DE69233495T2 (de) 2005-07-28
AU1027695A (en) 1995-03-23
CN1130912C (zh) 2003-12-10
SG48440A1 (en) 1998-04-17
TW206299B (ko) 1993-05-21
EP1233621B1 (en) 2005-03-23
CN1159711A (zh) 1997-09-17
CN1159706A (zh) 1997-09-17
HK1013384A1 (en) 1999-08-20
US5504815A (en) 1996-04-02
CN1110201C (zh) 2003-05-28
JPH09149401A (ja) 1997-06-06
CN1159708A (zh) 1997-09-17
DE69233174T2 (de) 2004-05-27
JP3413026B2 (ja) 2003-06-03
AU1027195A (en) 1995-03-23
JP2000083235A (ja) 2000-03-21
CN1098595C (zh) 2003-01-08
AU1027495A (en) 1995-03-23
US5579390A (en) 1996-11-26
AU685543B2 (en) 1998-01-22
AU685545B2 (en) 1998-01-22
AU1027795A (en) 1995-03-23
CN1119899C (zh) 2003-08-27
AU685542B2 (en) 1998-01-22
CA2082675C (en) 1999-04-06
JP2000083234A (ja) 2000-03-21
US5438620A (en) 1995-08-01
EP1233620A1 (en) 2002-08-21
AU1027095A (en) 1995-03-23
MX9206694A (es) 1993-11-01
EP0543294A1 (en) 1993-05-26
DE69233682T2 (de) 2007-06-14
EP1233620B1 (en) 2007-02-14
JP2823756B2 (ja) 1998-11-11
DE69233174D1 (de) 2003-10-02
DE69233682D1 (de) 2007-03-29
CN1072810A (zh) 1993-06-02
ATE291814T1 (de) 2005-04-15
AU1027295A (en) 1995-03-23
AU658014B2 (en) 1995-03-30
AU685198B2 (en) 1998-01-15
US5608799A (en) 1997-03-04
CN1102323C (zh) 2003-02-26
HK1047841A1 (zh) 2003-03-07
AU685197B2 (en) 1998-01-15
CN1159710A (zh) 1997-09-17
JP3135895B2 (ja) 2001-02-19
US5841863A (en) 1998-11-24
CN1148065C (zh) 2004-04-28
EP0543294B1 (en) 2003-08-27
EP0543294B9 (en) 2004-03-17
HK1047840A1 (zh) 2003-03-07
EP1233621A2 (en) 2002-08-21
AU2721992A (en) 1993-05-20
US5844988A (en) 1998-12-01
DE69233495D1 (de) 2005-04-28
CN1159707A (zh) 1997-09-17
JPH06105308A (ja) 1994-04-15
ATE248482T1 (de) 2003-09-15
AU685199B2 (en) 1998-01-15
AU685544B2 (en) 1998-01-22
AU1027595A (en) 1995-03-23
AU685546B2 (en) 1998-01-22

Similar Documents

Publication Publication Date Title
KR950009457B1 (ko) 에지 채워진 비디오 신호의 스크램블링과 디스크램블링을 위한 방법 및 장치
EP0606328B1 (en) Method and apparatus for secure transmission of video signals
JP3065642B2 (ja) 時間ドメイン信号を暗号化しおよび解読するための方法およびシステム
CA2235099C (en) Method and apparatus for scrambling and descrambling of video signals with edge fill

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 18

EXPY Expiration of term