ES2206442T3 - Metodo y aparato para codificar y decodificar de forma entremezclada señales de video con llenado de bordes. - Google Patents
Metodo y aparato para codificar y decodificar de forma entremezclada señales de video con llenado de bordes.Info
- Publication number
- ES2206442T3 ES2206442T3 ES92119481T ES92119481T ES2206442T3 ES 2206442 T3 ES2206442 T3 ES 2206442T3 ES 92119481 T ES92119481 T ES 92119481T ES 92119481 T ES92119481 T ES 92119481T ES 2206442 T3 ES2206442 T3 ES 2206442T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- video
- time
- line
- chrominance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
- H04N7/169—Systems operating in the time domain of the television signal
- H04N7/1696—Systems operating in the time domain of the television signal by changing or reversing the order of active picture signal portions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
- H04N7/169—Systems operating in the time domain of the television signal
- H04N7/1693—Systems operating in the time domain of the television signal by displacing synchronisation signals relative to active picture signals or vice versa
Abstract
SE PRESENTA UN SISTEMA CODIFICADOR DE VIDEO QUE INDUCE UNA FLUCTUACION ALEATORIA POR EJEMPLO, UN DESPLAZAMIENTO DE TIEMPO, EN LA SITUACION DE UNA PARTE ACTIVA DE LA TOMA DE VIDEO, SIN AFECTAR LA SEÑAL DE SINCRONIZACION HORIZONTAL Y EL BARRIDO DE COLOR EN CADA LINEA DE VIDEO, SUMINISTRANDO DE ESTA FORMA TANTO SEGURIDAD COMO SECRETO. LA SEGURIDAD SE MEJORA LLENANDO EL HUECO ENTRE EL PRINCIPIO NOMINAL DEL VIDEO ACTIVO Y EL PRINCIPIO ACTUAL DEL VIDEO ACTIVO CON UNA SEÑAL DE VIDEO SINTETIZADA QUE DUPLICA EL VIDEO ACTIVO ADYACENTE USANDO UN DISEÑO DE RELLENO GENERADO DIGITALMENTE. TAMBIEN, LA SUPERPOSICION DE UN RUIDO ALEATORIO OCULTA LA SITUACION DEL HUECO. SE REALIZA UN OCULTAMIENTO ADICIONAL MEDIANTE LA ONDULACION EN EL TIEMPO DE LA UBICACION DE LA SEÑAL DE SINCRONIZACION HORIZONTAL USANDO UNA O DOS FRECUENCIAS Y TAMBIEN ALTERANDO AL AZAR LA SITUACION DE LA SEÑAL DE SINCRONIZACION VERTICAL. LA CODIFICACION DIGITAL NTSC DE ACUERDO CON LA INVENCION SE SIMPLIFICA USANDO SOLAMENTE DOS CANALES, CROMINANCIA Y LUMINANCIA, Y MEDIANTE UN CIRCUITO HETERODINO PARA LA ESTABILIDAD DE LA CROMINANCIA. LA CODIFICACION NTSC SE MEJORA SUMINISTRANDO DETALLES NORMALMENTE PERDIDOS, MEDIANTE EL USO DEL CANAL DE CROMINANCIA. ADICIONALMENTE, PUEDE SUMINISTRARSE UNA SEÑAL DE VIDEO NO ESTANDAR PUEDE ESTAR PROVISTO DE UNA PARTE DEL BARRIDO DE COLOR SOBRE LA MESETA FRONTAL DEL BORRADO HORIZONTAL, PERMITIENDO DE ESTA FORMA EL USO DE UN DECODIFICADOR RELATIVAMENTE SIMPLE.
Description
Método y aparato para codificar y decodificar de
forma entremezclada señales de vídeo con llenado de bordes.
La presente invención se refiere a un proceso de
señales de señales electrónicas de dominios de tiempo, tales como
señales de información de vídeo. En particular, la invención se
refiere a mejoras en la codificación y descodificación
entremezcladas ("scrambling" y
"de-scrambling") de dichas señales para impedir
la utilización no autorizada de las mismas, incluyendo mejoras en
la seguridad y en la ocultación.
Se conoce por la patente
EP-A-0 345 952 un método para
proporcionar una señal de vídeo no estándar codificada con
entremezclado ("scramble") con un intervalo horizontal de
extinción acortado para su utilización en un sistema de televisión
que no requiere señal estandarizada, comprendiendo las etapas de
desplazamiento de tiempo de la parte activa de cada línea
horizontal de vídeo con respecto a la señal de sincronización
horizontal ("sync") de dicha línea, e insertando en la línea de
vídeo una indicación de la magnitud de desplazamiento de tiempo, de
manera que la magnitud de desplazamiento de tiempo, como mínimo, en
una línea de señal de vídeo provoca que la parte de vídeo activa se
extienda al intervalo de extinción horizontal, estrechando de esta
manera el intervalo de extinción horizontal antes de emitir o
grabar sobre cinta o disco y transmisión al usuario. Las señales
son entremezcladas al desplazar la parte activa de la señal de
vídeo en desplazamientos de tiempo en incrementos de ciclos
subportadores y en dirección de avance y/o retardada, y eliminando
el entremezclado por desplazamiento del vídeo activo en dirección
complementaria. Al limitar la magnitud de desplazamiento de
tiempo entre líneas, se hace mínima la degradación potencial de la
señal para señales de vídeo en color, y el proceso de compensación
de caída ("drop-out") queda afectado de manera
mínima, de manera que la resolución de color y calidad de la imagen
no quedan sustancialmente afectadas.
La Patente USA nº 5.058.157 (que se incorpora a
la presente descripción como referencia) da a conocer un método y
aparato para la codificación con entremezclado ("scrambling")
y descodificación con entremezclado ("descrambling") de señales
de información dispuestas normalmente como sucesión de líneas de
información activa, teniendo cada línea una referencia de
temporización de líneas, tal como señales de vídeo en color
(televisión). La parte de vídeo activo de cada línea es desplazada
en tiempo con respecto a la parte de sincronización horizontal de
dicha línea utilizando una función de desplazamiento de tiempo con
variación lenta predeterminada. La información de desplazamiento de
tiempo es conducida al lugar de descodificación o desencriptado al
codificar el valor instantáneo de la forma de onda de desplazamiento
en tiempo para el inicio de cada campo en la parte de extinción
vertical de dicho campo. Para proporcionar una gama razonable de
desplazamiento en tiempo máxima, se descartan partes del borde
posterior del vídeo activo en la línea precedente y parte del borde
delantero del vídeo activo en la línea corriente. Durante el
desencriptado, la temporización original de línea y las señales de
impulso cromático son descartadas y se generan nuevas señales que
son desplazadas en tiempo con respecto a la parte de vídeo activa
por la magnitud original antes del encriptado. Esto proporciona una
técnica segura de encriptado y desencriptado de la información de
tipo vídeo, compatible con todos los formatos de cinta de vídeo y
sistemas de transmisión, y que se encuentra libre de operaciones de
imagen provocadas por la interacción del algoritmo de codificación
de entremezclado y los sistemas de promedio de líneas consecutivas
de crominancia utilizados en la grabación de color heterodino.
El tipo de desplazamiento de tiempo llevado a
cabo puede comprender cualquiera de una serie de funciones de
variación lenta, tales como forma de ondas senoidal o una señal con
pendiente de cambio lineal. La velocidad de cambio en la señal, es
decir, la oscilación o "wobble" es relativamente lenta en
comparación con la velocidad de línea de las señales de entrada a
procesar. Para señales de tipo vídeo, se utiliza una forma de onda
senoidal que tiene una frecuencia no superior a unos 20 Hz. La
cantidad absoluta de desplazamiento de tiempo llevado a cabo queda
limitada preferentemente a un valor máximo que, en el caso de
señales de vídeo NTSC, no supera un total de 4 microsegundos (más o
menos 2 microsegundos en cada dirección).
El valor instantáneo de la función de forma de
onda de desplazamiento de tiempo al inicio de cada campo es
transportado con la información de campo, de manera típica durante
el intervalo vertical de extinción. Por ejemplo, con respecto a una
función de desplazamiento de tiempo senoidal, la amplitud inicial de
la forma de onda durante un campo determinado se transmite durante
el intervalo de extinción vertical como bit único de información
que, una vez combinado con una clave de autorización proporcionada
separadamente, posibilita un circuito de desmezclado para sintetizar
la función de forma de onda de mezclado. El desencriptado es
llevado a cabo al restablecer la relación de temporización original
entre la señal de sincronización ("sync") horizontal (e
impulso de sincronización) y la parte activa de vídeo de la línea
correspondiente. Esto se realiza por generación de nuevas señales
de referencia de temporización de la línea (sincronización
horizontal e impulso de sincronización ("colorburst")) que
llevan la misma relación de temporización a la parte de vídeo
activa que las señales de referencia de temporización de línea
original antes del encriptado. Las señales desmezcladas
("descrambled") resultantes contienen todavía los errores de
base, pero estos errores se encuentran dentro de la gama de
captación o corrección del monitor/receptor de seguimiento de
televisión.
Las figuras 1A y 1B corresponden a las figuras 3A
y 3B de la patente antes citada U.S.A. Nº 5.058.157, y muestran la
forma en la que las señales entremezcladas son desmezcladas en el
lugar de recepción, es decir, en el aparato de descodificación y
desmezclado ("descrambler"). Con referencia a la figura 1A, se
han mostrado tres líneas sucesivas de vídeo NTSC que han sido
desplazadas sucesivamente en tiempo en cantidades crecientes. (Las
partes de vídeo activas de cada una de las líneas de las figuras 1A
y 1B se han mostrado solamente de manera parcial.) La línea superior
representa una línea (N) que no tiene desplazamiento de tiempo
entre la parte activa de vídeo y el final de la zona horizontal de
extinción, y el tiempo entre el inicio de la parte horizontal de
sincronización y en la parte activa se designa (t_{1}). La línea
siguiente (N+1) ha sufrido desplazamiento en tiempo en la dirección
de retardo, de manera que el tiempo entre el inicio de la parte de
sincronización horizontal y el inicio de la parte de vídeo activa
(t_{2}), mayor a (t_{1}). La línea (N+2) ha sufrido incluso más
desplazamiento de tiempo en la dirección de retardo en una magnitud
indicada (t_{3}) que es superior a (t_{2}). Estas tres líneas
sucesivas representan líneas desde la parte superior de una imagen
de retícula. La parte de referencia de temporización de línea de
cada una de las líneas (N), (N+1) y (N+2) están todas ellas
temporalmente alineadas en la figura 1A; el borde delantero de la
parte de sincronización horizontal de cada línea está exactamente
alineado con el borde delantero de la parte de sincronización
horizontal de las otras líneas. Lo mismo es cierto en cuanto a la
localización de las partes de impulso de sincronización
("colorburst") (zonas sombreadas). Las partes activas de
vídeo, no obstante, se han desalineado deliberadamente en las líneas
(N+1) y (N+2) con respecto a la línea (N).
La figura 1B muestra las señales para las mismas
tres líneas después de desmezclado, es decir, desencriptado. Tal
como se puede apreciar en esta figura, los bordes delanteros de las
partes de sincronización horizontal de las tres líneas ya no están
bien alineadas sino desplazadas; no obstante, la distancia entre el
borde delantero de la parte de sincronización horizontal y el
inicio del vídeo activo es la misma para las tres líneas, es decir,
el valor (t_{1}). De manera similar, las partes de impulso de
sincronización (zonas sombreadas) de las tres líneas ya no están
temporalmente alineadas, sino desplazadas de la misma forma que las
partes de sincronización horizontal. El posicionado relativo de la
parte de vídeo activa de las tres líneas sigue siendo el mismo.
Si bien las señales desmezcladas se encuentran
todavía relativamente desalineadas, la relación precisa de tiempo
(t_{1}) entre el borde delantero de la sincronización horizontal
y el inicio del vídeo activo asegura que cada línea de información,
procesada por un receptor o monitor de televisión de seguimiento,
se puede visualizar apropiadamente, a condición de que el error de
temporización en una línea determinada no supere la gama de
captación del receptor de televisión o circuitos de sincronización
del monitor. El desplazamiento de tiempo aplicado a las señales
originales durante el encriptado varía de manera relativamente
lenta (20 Hz para TV NTSC) en comparación con la velocidad de línea
de vídeo.
Las figuras 2A y 2B son iguales a las figuras 4A
y 4B de la patente USA Nº 5.058.157. Estas figuras muestran en
diagramas de bloques un sistema de codificación y mezcla
("scrambler") capaz de conseguir el mezclado antes mencionado.
Tal como se aprecia en las figuras 2A y 2B, la entrada de vídeo a
desmezclar es acoplada a un terminal de entrada (11) de una unidad
de proceso de entrada de vídeo (12). El procesador (12) funciona
normalizando la señal de vídeo entrante con respecto a la ganancia,
desplazamiento DC y anchura de banda, y proporciona una unidad
tampón de impedancia baja estable para el vídeo que aparece en el
terminal de salida (13). Además, las partes de sincronización
entrantes vertical y horizontal son separadas del vídeo de entrada
por la unidad de proceso (12) y facilitadas como entrada a un
generador de sincronización/temporización y bucle con bloqueo de
fase ("phase locked loop") (15).
Las señales de la unidad de proceso (12) que
aparecen en el terminal de salida (13) son acopladas a un
decodificador convencional NTSC y filtro
"anti-alias" (16) en el que la componente (Y)
de luminancia y las componentes de cuadratura de crominancia (I, Q)
son separadas para proceso paralelo de tres canales en dominio
digital. La salida (Y) de la unidad (16) está acoplada a un
convertidor analógico/digital (18) en el que la luminancia es
convertida de analógica a digital con una velocidad de reloj
preseleccionada por medio de una señal de reloj de muestra
introducida suministrada en la línea de entrada de reloj (19). La
entrada del convertidor (18) es acoplada a una parte de entrada de
una unidad de memoria (20) de luminancia de puerta doble. Éste es
entonces la memoria de canal (Y) conectada al convertidor (22) D/A
del canal (Y). La unidad de memoria (20) está configurada como
memoria en la que una palabra es escrita desde un convertidor A/D
(18) en cada ciclo de memoria y una palabra es leída desde la unidad
de memoria (20) a la unidad convertidora digital a analógica (22)
para cada ciclo de memoria.
Las señales de control lectura/escritura y las
señales de dirección multi bit son suministradas a la unidad (20)
de la memoria de luminancia desde la unidad de control de memoria
(24). La salida de la unidad (20) de memoria del canal de luminancia
está acoplada a la entrada de un convertidor digital/analógico
(22), en la que las palabras digitales multi bit que salen hacia la
memoria (20) son convertidas en muestras analógicas a la velocidad
del reloj por medio de señales de reloj suministradas desde la
unidad (15) en la línea de entrada de reloj (23). La salida de la
unidad convertidora (22) está acoplada a la entrada de un
codificador NTSC y unidad (25) de filtro de paso bajo en la que la
señal de luminancia se combina con las componentes de crominancia
(I, Q) y se renormaliza con respecto a anchura de banda y
desplazamiento CC. Las componentes de cuadratura de crominancia (I,
Q) son procesadas de manera esencialmente idéntica a la descrita
anteriormente para la componente de luminancia (Y), respectivamente
en las unidades (18', 20' y 22') y (18'', 20'' y 22''), que
funcionan de igual manera respectivamente que las unidades (18, 20 y
22).
La unidad de temporización de sincronización (15)
genera las señales de reloj de entrada utilizadas para proporcionar
la señal de muestra de reloj para la unidad convertidora A/D (18),
las señales de lectura y escritura de reloj de la unidad de memoria
(20) y las señales de reloj para la unidad convertidora D/A (22).
Preferentemente, la unidad (15) está formada por un detector de
fase separado, una serie de puertas de muestreo, y amplificador de
error y un oscilador de reloj de cristal.
Las unidades anteriormente descritas están
acopladas a un dispositivo (32) de interfaz de usuario, tal como un
terminal de teclado, a través de la unidad de controlador (34) y
una serie de registros de control (36).
El dispositivo anteriormente descrito y el método
de mezclado asociado tienen varias desventajas.
En primer lugar, el dispositivo es relativamente
caro y complicado por el hecho de que hay tres juegos de
convertidores A/D y sus memorias asociadas, una para cada uno de
las componentes (Y, I y Q). De este modo, hay tres canales
independientes para el proceso digital requiriendo cada canal
componentes relativamente extensos, incrementando de esta manera el
coste y complejidad del dispositivo de codificación mezclada.
En segundo lugar, el método de codificación con
mezcla ("scrambling"), tal como se ha mostrado en la figura 1A
y 1B, si bien es razonablemente seguro, tiene el defecto potencial
de que, en el proceso de desplazamiento de la parte activa del vídeo
hacia la derecha, tal como se ha mostrado en los dibujos, los
bordes delantero y posterior de la señal de sincronismo horizontal
se han desplazado ambos también a la derecha. Este desplazamiento de
la posición normalmente bien conocida de la sincronización
horizontal dentro del intervalo horizontal de extinción se puede
detectar por un pirata inteligente, es decir, un usuario no
autorizado, para determinar la magnitud de oscilación
(desplazamiento de tiempo) en cada línea. El pirata sería capaz,
como mínimo en teoría, de desmezclar la señal para determinar la
magnitud de la oscilación e invertir así el proceso, teniendo de
esta manera una señal desmezclada visionable. De este modo, el
método representado en las figuras 1A y 1B carece del grado de
seguridad muy elevado que es deseable para un sistema de
codificación y mezcla comercial.
Otro inconveniente del sistema de mezclado antes
descrito es que, si bien proporciona seguridad, es decir, impide en
general la utilización no autorizada, la señal mezclada cuando es
visionada en un equipo de televisión normal no queda completamente
oculta. Es decir, un observador determinado que desee ver la imagen
de televisión, que efectivamente se encuentra en desplazamiento
hacia atrás y hacia delante horizontalmente, puede visionar el
programa y comprender como mínimo parcialmente su desarrollo. Esto
es poco deseable para transmisión, por ejemplo, de material de tipo
adulto en el que se desea impedir que los niños puedan ver incluso
la imagen mezclada. Esto es especialmente problemático porque se ha
determinado por experimentación que dicho material de tipo adulto,
es decir, representaciones de actividad sexual, es particularmente
fácil de seguir en la imagen por un observador aunque la imagen
esté mezclada. Ésta es otra forma de decir que el mezclado con
relativa seguridad no proporciona un nivel adecuado de ocultación
de todo tipo de material del programa.
Otro problema asociado con el dispositivo antes
descrito es un problema común a decodificadores NTSC de tipo peine,
en los que el vídeo compuesto es sometido a un retardo de una
línea. La simple adición del vídeo retardado al mismo vídeo antes
del retraso provoca la parte de crominancia de las dos señales, que
se cancela dejando solamente luminancia. De manera similar y
simultáneamente, la sustracción de la señal retardada de la señal
no retardada (o viceversa) provoca que la parte de luminancia se
cancele, dejando solamente la crominancia. Este problema no es
específico de un dispositivo de mezclado sino que se encuentra de
manera típica en procesadores de vídeo que llevan a cabo
decodificación NTSC y es la reducción del detalle vertical,
resultando en bordes verticales confusos ("smeared") en la
imagen. Esto es debido al proceso de suma de dos líneas de los
componentes (Y, I y Q) en las que el detalle de la imagen de grano
fino tiende a perderse cuando el vídeo compuesto es convertido en
digital, y a continuación, en el dominio digital, se lleva a cabo
una separación de luminancia/crominancia. Es sabido que este
problema puede se superado por circuitos complicados y caros que
toman la señal de vídeo compuesta entrante en el dominio analógico,
utilizando un filtro de paso alto o de paso banda para aislar el
componente de crominancia antes de la separación. La señal filtrada
de paso banda es retrasada a continuación y sometida al proceso de
sustracción. El filtrado de paso banda elimina los bordes de
luminancia vertical porque son por naturaleza de baja frecuencia.
De este modo, la separación de crominancia se lleva a cabo solamente
en las frecuencias altas y una vez llevado a cabo, la crominancia
separada resultante no tiene componente de luminancia. Finalmente,
la señal de luminancia es aislada por sustracción de la señal de
crominancia de alta frecuencia, terminada con respecto al vídeo
compuesto entrante, de manera que no hay pérdida de detalle
vertical. Este procedimiento es eficaz pero cuando se lleva a cabo
digitalmente requiere dos conversiones A/D: una para la crominancia
de banda pasada (o de paso alto) y una para el vídeo compuesto de
banda ancha. Sería deseable eliminar o simplificar este proceso a
efectos de reducir el número de componentes necesarios y reducir la
cantidad de proceso de la señal.
Debido a la utilización de componentes analógicos
(por ejemplo, voltaje de referencia y rampa de voltaje), las
variaciones que tienen lugar regularmente conducen a
desplazamientos de tiempo erróneos y errores correspondientes en la
forma de onda resultante.
De este modo, el método y aparato que se dan a
conocer en la patente antes citada, si bien son adecuados, se
encuentran todavía sujetos a mejoras significativas tanto en lo que
respecta a seguridad como a ocultación y complejidad.
Se debe comprender que la patente antes citada es
de la misma titularidad que la presente invención y que la
descripción anterior no es un reconocimiento de que la materia que
se da a conocer y que se reivindica en la patente citada constituye
necesariamente técnica anterior con respecto a la materia que es
objeto de las presentes descripción y reivindicaciones.
Es objeto de la invención superar los
inconvenientes antes descritos del método y aparato que se dan a
conocer en la patente antes citada, y también proporcionar una
seguridad y ocultación mejoradas, y mayor flexibilidad, es decir,
aplicaciones adicionales.
Esto se consigue por la materia de las
reivindicaciones de aparato 1 y 5, reivindicaciones de método 7, 9 y
13 y reivindicación de sistema 11. Las realizaciones preferentes de
la invención se describen como materia de las reivindicaciones
dependientes.
De acuerdo con la invención, el problema de la
complejidad relativa del decodificador digital NTSC de tres canales,
tal como se ha descrito anteriormente y se ha mostrado en las
figuras 2A y 2B, se supera mediante una simplificación que separa
solamente la luminancia de la crominancia, utilizando de esta manera
solamente dos canales en vez de tres; es decir, (Y, I y Q) pasan a
ser alternativamente solamente luminancia (Y) y crominancia
designada (C). La luminancia es obligada a continuación
"oscilar" (desplazamiento de tiempo) en términos de la
situación del inicio del vídeo activo en cada línea directamente,
con la parte de crominancia separada oscilando idénticamente y
siendo luego procesada por un circuito heterodino cuya frecuencia
estabiliza la crominancia. Así pues, el proceso es realizado
solamente en dos canales, luminancia y crominancia, lo cual ahorra
sustancialmente una parte de la cantidad de elementos de circuito
de precio elevado utilizados y mejora el seguimiento de la
crominancia con respecto al impulso de sincronización. Además, de
manera ventajosa, la reducción de la cantidad de codificación y
decodificación para señales NTSC reduce la generación de elementos
indeseables en la imagen.
De acuerdo con otro aspecto de la invención, el
problema antes descrito de pérdida de detalle vertical en
decodificadores NTSC es superado por recuperación del detalle
vertical faltante del canal de crominancia preexistente. Esto se
realiza disponiendo, tal como se ha descrito anteriormente, las dos
señales separadas de crominancia ("croma") y luminancia
("luma"). La señal de croma contiene también el detalle
vertical luma "faltante". Los datos del canal de croma en el
dominio digital serán convertidos en cualquier caso en forma
analógica. Entonces, en todas las partes de la imagen de vídeo por
fuera del intervalo de extinción vertical, la información de croma
es sometida a filtro de paso bajo para eliminar la propia
crominancia, dejando la información de detalle vertical faltante,
que simplemente se añade nuevamente a la señal analógica luma. Esto
reestablece el detalle vertical faltante sin adición alguna ni
proceso digital oneroso o etapas extrañas de conversión A/D.
De acuerdo con otro aspecto de la invención, la
función de desplazamiento de tiempo variable lentamente
predeterminada (oscilación ("wobble")) queda realizada por
generación digital de una onda senoidal modulada en frecuencia al
azar, de frecuencia baja. Esto se lleva a cabo haciendo funcionar
un contador digital desde una fuente de reloj variable al azar, y
aplicando la salida del contador como dirección a una memoria de
lectura solamente programable (PROM) que mantiene la función de onda
senoidal. De este modo, en cada etapa, el PROM emite una palabra
digital que representa un punto de la curva senoidal. Este dato es
aplicado a continuación a un convertidor digital/analógico que
proporciona una señal de salida analógica. De acuerdo con la
invención, la onda senoidal antes descrita proporcionaría en la
mayor parte de casos cantidades excesivas de información que no
sería posible procesar. Por lo tanto, de acuerdo con la invención,
en vez de ello, la onda senoidal es muestreada a la velocidad de
aplicación real, es decir, 60 Hz, y solamente se transmiten las
muestras. A continuación, el decodificador puede reconstruir la
misma onda senoidal a partir de los datos muestreados.
La función predeterminada de desplazamiento de
tiempo que varía lentamente, tal como se ha descrito anteriormente,
varía aproximadamente en 20 Hz o menos, lo cual es menos de la
mitad de la velocidad de muestreo de 60 Hz, permitiendo de esta
manera una reconstrucción perfecta de la onda senoidal original de
acuerdo con las exigencias bien conocidas en la teoría de muestreo.
Por lo tanto, de acuerdo con la invención, la onda senoidal
generada digitalmente de la PROM es retenida una vez para cada campo
de vídeo, es decir, a 60Hz, en un elemento de retención que
mantiene la palabra digital con precisión adecuada durante un
tiempo determinado del campo de vídeo completo. Entonces, una vez
que se encuentra en cada campo de vídeo, los datos son leídos desde
el elemento de retención y aplicados a un convertidor D/A,
generando de esta manera una versión de dominio analógico de la
onda senoidal muestreada. Esta forma de onda es suavizada por un
filtro convencional y aplicada a circuitos que controlan la posición
de la imagen en la señal de vídeo de salida.
Simultáneamente, los datos digitales retenidos
son transmitidos al decodificador, que entonces lleva a cabo con el
mismo orden la función similar extrayendo la palabra digital,
reteniendo esta palabra y conservándola en un campo de vídeo y
aplicando los datos a un convertidor digital a analógico,
proporcionando de esta manera la función de salida que permite el
desmezclado de la señal. La aproximación es suavizada entonces
mediante un filtro RC idéntico al del codificador, restableciendo de
esta manera una onda senoidal de tipo analógico que se corresponde
con la del codificador. El decodificador tiene que proceder
entonces solamente a regenerar las señales de sincronización
horizontal, de extinción horizontal y de impulso de sincronización
de acuerdo con la onda senoidal recuperada/reconstruida e
insertarlas en la onda de vídeo mezclada que se ha recibido para
completar el proceso de desmezclado.
También se prevé, de acuerdo con la invención,
una oscilación vertical en el vídeo activo en el sentido de
desplazamiento de tiempo de la localización del intervalo de
extinción vertical en una forma lentamente variable en campos de
vídeo sucesivos de manera análoga a la oscilación horizontal
anteriormente descrita.
Las figuras 1A y 1B muestran señales codificadas
mezclada y desmezclada tal como se da a conocer en la patente U.S.A.
5.058.157.
Las figuras 2A y 2B muestran un diagrama de
bloques de una unidad de codificación con mezcla tal como se da a
conocer en la patente U.S.A. 5.058.157.
La figura 3 muestra un diagrama de flujo del
proceso de mezclado de acuerdo con la presente invención.
La figura 4 muestra un diagrama de bloques de un
dispositivo de mezclado de acuerdo con la presente invención.
La figura 5 muestra un diagrama de bloques de un
circuito de superposición de ruido al azar de acuerdo con la
presente invención.
La figura 6 muestra un diagrama de bloques de la
parte del panel de entrada de los circuitos de la figura 4.
La figura 7A muestra un diagrama de bloques de la
parte del panel de control de los circuitos de la figura 4.
La figura 7B muestra la parte del oscilador de
banda ancha de los circuitos de la figura 7A.
La figura 8 muestra un diagrama de bloques de la
parte de panel RAM de los circuitos de la figura 4.
La figura 9 muestra un diagrama de bloques del
panel de salida de los circuitos de la figura 4.
Las figura 10A, 10B, 10C, 10D y 10E muestran
espectros de una función heterodino llevada a cabo por los circuitos
de la figura 9.
La figura 11 muestra, según un diagrama de
bloques, otra versión del circuito heterodino de la figura 9.
La figura 12 muestra un diagrama de flujo del
proceso de desmezclado de acuerdo con la presente invención.
La figura 13 muestra un diagrama de bloques de un
dispositivo desmezclador de acuerdo con la presente invención.
Las figuras 14A, 14B, 14C muestran formas de onda
correspondientes al desmezclador de la figura 13.
Las figuras 15A, 15B, 15C muestran la utilización
de un haz previo ("pre-burst") en el mezclador
de la figura 4.
Las figuras 16A, 16B muestran diagramas de
bloques de desmezcladores que utilizan síntesis HBI digital e
interpolación de acuerdo con la invención.
La figura 17 muestra una oscilación vertical, es
decir, una función de mezclado de acuerdo con la invención.
En la totalidad de la descripción siguiente, los
parámetros específicos ("ocho bits", "diez bits",
"contadores 0-909", etc.) se refieren a una
realización preferente de la invención en el caso particular de una
unidad según norma NTSC muestreada en frecuencia, subportadora con
multiplicidad 4. Los principios que se describen son aplicables en
general a otras normal (tal como PAL), y otras velocidades de
muestreo aplicando modificaciones de detalle de acuerdo con los
principios bien conocidos por los técnicos en la materia.
La figura 3 es un diagrama de flujo que muestra
el mezclado de acuerdo con la invención, llevado a cabo en un
dispositivo mezclador. Empezando en la etapa (42), la señal de
vídeo analógica entrante es digitalizada y escrita en una memoria
convencional de acceso al azar. En paralelo, el generador
convencional de números al azar genera un número variable al azar
en la etapa (44). Entonces el número generado al azar es convertido
en forma de onda analógica y la forma de onda es utilizada para
constituir el tiempo base de oscilación para los objetivos de
encriptado de vídeo en la etapa (46).
La etapa (46) genera una forma de onda analógica
conjuntamente con la onda senoidal modulada en frecuencia al azar
que es utilizada para generar un tiempo base de oscilación. En una
realización alternativa, el tiempo base de oscilación se puede
generar digitalmente, de manera idéntica al proceso descrito para el
desmezclador digital (figura 16A). El contador 1:1880 indicado con
el numeral (588) proporciona precisamente el bus de dirección
deseado. En la etapa (48), para el vídeo digitalizado previamente
inscrito en la memoria, la luminancia (Y) es separada de la
crominancia (C) por un proceso de adición y sustracción y ambas
señales (Y, C) son leídas de la memoria con la misma temporización
de oscilación al azar. Esto proporciona luminancia y crominancia en
régimen oscilante. Dado que existe intrínsecamente un retraso de
una línea en este proceso de separación de la etapa (48), el vídeo
del intervalo de extinción vertical, que no está mezclado pero que
necesita adaptarse en cuanto a tiempo con luminancia y crominancia,
se retrasa en una línea en la etapa (50) a efectos de mantener su
alineación de tiempo con la parte de luminancia y de crominancia de
las señales.
Esto proporciona tres señales: luminancia,
crominancia e intervalo vertical. La señal de luminancia es
oscilante, la señal de crominancia es oscilante y la señal de
intervalo vertical es estable en términos de tiempo. Existe la
necesidad entonces de reestablecer la estabilidad de fase de la
señal de croma, tal como se realiza en el proceso heterodino de la
etapa (52). Entonces, la señal de vídeo compuesta es reconstruida en
la etapa (60) poniendo nuevamente el croma en el luma, reasignando
blancos ("reblanking"), y a continuación, generando
sincronismo. De esta manera, el luma oscilante y la fase estable, el
croma oscilante heterodino se combinan y en el intervalo vertical
la señal de salida es conmutada a la señal de salida de intervalo
vertical estable de la etapa (54). En el intervalo horizontal,
existe necesidad de sintetizar un impulso de sincronización que
oscila a efectos de ocultación. Ello se realiza en la etapa (58) en
la que existe síntesis de una señal de sincronización horizontal
modulada en posición para superposición de ocultación. Esta señal
de sincronización sintetizada es añadida a continuación a la señal
de vídeo compuesta en la etapa (60).
También existe necesidad de transmitir la
inclinación requerida para desmezclado al dispositivo decodificador
(no mostrado). De este modo, el número variable al azar de la etapa
(44) es retenido en una línea del intervalo vertical de extinción en
la etapa (56). Este dato es encriptado formalmente por medios
convencionales a efectos de impedir que un pirata (persona no
autorizada) pueda extraer el número variable al azar.
La figura 4 muestra un diagrama de bloques de un
dispositivo mezclador para el proceso de la figura 3. Empezando en
la parte superior izquierda de la figura 4, la señal de vídeo
introducida convencional es introducida en el tampón (66) de entrada
de imagen. Los procesos de fijación convencional y AGC (control de
ganancia automática) son llevados a cabo en el bloque (72). Se
lleva a cabo una intersincronización ("genlock") en la señal
de vídeo de entrada en el bloque (68) por funcionamiento de un
oscilador de cristal a 4 veces la frecuencia subportadora que está
sometida a bloqueo de fase con respecto a la señal entrante de
sincronización cromática ("colorburst"). La salida de los
circuitos de bloqueo (68) es entonces la señal de reloj de
escritura. La señal de vídeo entrante es aplicada a un convertidor
de vídeo analógico a digital (74), que da salida desde el
convertidor (74) A/D a una señal de vídeo digitalizada.
Esta señal de vídeo digitalizada es aplicada a
continuación al sistema digital que comprende un tampón de una
línea horizontal (76) que proporciona un retraso de una línea de
vídeo. Tanto la entrada como la salida del tampón (76) son
facilitadas al bloque sumatorio (78) y se suman en éste de forma
digital. La salida del bloque sumatorio (78) es la señal (Y)
(luminancia). De manera similar, la entrada y salida del tampón
(76) son sustraídas en el bloque de sustracción (80), cuya salida es
la señal (C) (crominancia). De este modo, la señal de vídeo de
entrada es separada en dos señales de canal, es decir, crominancia
y luminancia. Las salidas del dispositivo de adición (78) y del
dispositivo de sustracción (80) son todavía estables en términos de
tiempo. La salida del dispositivo de adición (78) es facilitada al
tampón (82) que tiene también una longitud de una línea de vídeo.
La salida del elemento de sustracción (80) (que es la señal de
crominancia) es facilitada al tampón (84) que tiene también una
longitud de una línea de vídeo.
Cada uno de los tampones (76, 82 y 84) son
llamados "RAM tipo ping-pong", es decir,
memorias de acceso al azar de tipo doble que proporcionan un efecto
tampón doble. De este modo, cada uno de estos tampones incluye dos
bancos de memoria de acceso al azar, uno de los cuales es escrito,
y en la línea de vídeo siguiente, la segunda es escrita mientras la
primera está siendo todavía leída. En realizaciones alternativas,
cualquier memoria tipo FIFO en "tiempo real" o registro de
desplazamiento puede ser utilizado.
El bloque (70) de escritura de dirección recibe
la señal de escritura de reloj del intersincronizador
("genlock") (68). De este modo, el bloque de escritura de
dirección es bloqueado en tiempo a la señal de reloj de escritura de
entrada, y de este modo a la señal de vídeo de entrada. Esta señal
de escritura de reloj es 4 veces la frecuencia subportadora y es
estable, de manera que la luminancia y la crominancia son escritas
de forma sincronizada y estable en los tampones (82) y (84),
respectivamente.
A efectos de escribir en los tampones (82) y
(84), se toman tres medidas. En primer lugar, es necesario aplicar
los datos de señal que se desea escribir. En segundo lugar, se
deben facilitar direcciones de la localización en los tampones en
los que se tienen que escribir los datos. En tercer lugar, es
necesario indicar a los tampones cuándo tiene que tener lugar la
escritura. Así pues, el bloque de dirección de escritura (70)
proporciona también la temporización de escritura. Existe un bus de
direcciones con una anchura de 10 bits desde el bloque (70) de
escritura de dirección y también una línea de reloj que conecta el
bloque (70) a cada uno de los tampones (82) y (84). El sistema de
escritura de dirección, es decir, tanto el bus de dirección como el
reloj, son estables con respecto a la señal de vídeo de entrada. La
dirección de lectura (que es proporcionada por los circuitos de
lectura de dirección (94)) y su correspondiente señal de reloj
oscilan en el tiempo tal como se describe más adelante.
Así pues, cuando el contenido del tampón de
luminancia (82) y el tampón de crominancia (84) son emitidos con la
señal de dirección oscilante del bloque de dirección leída (70), la
resultante es una señal de vídeo oscilante. En este punto, la
luminancia y crominancia de los respectivos tampones (82) y (84)
oscilan con respecto al tiempo en el dominio digital. Estas dos
señales son alimentadas respectivamente al convertidor (104) luma
digital a analógico (D/A) y al convertidor (98) croma digital a
analógico (D/A) junto con las señales de reloj acopladas y los
datos del bus de direcciones. De esta manera, la salida del
convertidor croma D/A (98) y el convertidor luma D/A (104) son
señales analógicas.
La salida de la señal croma por el convertidor
croma D/A (98) es sometida a mezcla de frecuencias (función
heterodino) para conseguir estabilidad de fase; esta función se
lleva a cabo en el bloque heterodino (100) tal como se explica de
manera detallada más adelante.
Haciendo referencia a continuación a la parte
central izquierda de la figura 4, se genera un número variable al
azar mediante un generador de números al azar (88) que emite una
onda senoidal modulada en frecuencia en el dominio digital. Ésta es
retenida una vez por campo de vídeo y facilitada al convertidor de
datos digital a analógico (D/A) (90), proporcionando de esta manera
una aproximación escalonada de la onda senoidal. Esta aproximación
escalonada de la onda senoidal es suavizada y activa un bucle de
bloqueo de fase (PLL) (92) de manera que la frecuencia facilitada
del bucle (92) del bloqueo de fase sigue la onda senoidal, es
decir, siguiendo la fase del bucle de bloqueo de fase, generando
por lo tanto una señal de reloj de lectura que incluye la oscilación
en términos de tiempo. Esta señal de reloj de lectura es aplicada a
continuación a un contador del bloque (94) de lectura de dirección.
Este bloque (94) de lectura de dirección da salida a un bus de
dirección corriente que es aplicado a los tampones (82) y (84) tal
como se ha descrito anteriormente. El bloque de lectura de
direcciones (94) es esencialmente un contador. De este modo, la
señal de lectura de dirección del bloque (94) oscila en el tiempo, a
diferencia de la señal de dirección de escritura desde el bloque
(70) que es estable en el tiempo. La salida de los bloques de
escritura de dirección (70) y lectura de dirección (94) se
encuentran en los buses de 10 bits de anchura, y las señales de
salida de estos dos contadores (70) y (94) forman pendiente, es
decir, contaje ascendente.
De este modo, los datos son escritos
simultáneamente en el tampón (82) y en el tampón (84), y tanto dicho
tampón (82) como el tampón (84) son leídos simultáneamente. Las
señales de bus de escritura de direcciones facilitadas desde el
bloque de escritura de direcciones (70) se encuentran en un bus de
10 bits de anchura y los datos, es decir, las direcciones, se
cuentan desde 0 a 909 que es la longitud digital convencionalmente
asignada a una línea de vídeo, en un sistema NTSC con una velocidad
de muestreo 4F_{SC}. De manera similar, la dirección de lectura
del contador (94) de dirección de lectura cuenta de 0 a 909, pero
la temporización de la misma varía con respecto a la dirección de
escritura por la magnitud de la oscilación que típicamente varía de
+2 a -2 microsegundos. Por lo tanto, otra forma de describir la
oscilación es que, si se toma en consideración el instante en el
que la dirección de escritura tiene un valor o F_{H}, la lectura
de dirección en aquel momento tendría un valor distinto y podría no
alcanzar OF_{h} hasta 2 microsegundos más tarde o quizás 2
microsegundos antes.
Por lo tanto, la señal croma analógica del bloque
(98) y la señal analógica luma del bloque (104) oscilan en tiempo
cuando se leen respectivamente en forma digital de los tampones
(84) y (82). Tal como se ha descrito anteriormente, la señal croma
del bloque (98) debe ser mezclada de frecuencias para mantener su
fase relativa. Es decir, se desea mantener la estabilidad de la
fase relativa con respecto al impulso de sincronización cromática
de la señal croma, pero que permita la oscilación de las envolventes
de modulación de amplitud y fase. Esto se lleva a cabo tal como se
ha descrito en mayor detalle más adelante, utilizando la señal de
lectura de reloj del bucle (92) de bloqueo de fase que incluye
también una oscilación idéntica a la de la señal croma, y aplicando
la señal de lectura del reloj a un circuito modulador equilibrado
doble en el circuito heterodino (100). A continuación, si se toma
la diferencia entre las dos señales, la oscilación en la señales de
lectura de reloj es restada de la oscilación de la señal croma,
teniendo como resultado una señal croma estable en fase con su
oscilación de envolvente no afectada.
Asimismo, la salida de vídeo digitalizada del
tampón (76) es también retrasada en una línea aplicándose al
convertidor (106) D/A con intervalo de extinción vertical. Los
datos del intervalo de extinción vertical no son oscilantes sino
estables. Por lo tanto, las señales de intervalo de blanco
horizontal y vertical son regeneradas en el regenerador (108) de
intervalos de extinción horizontales y verticales.
A continuación, las tres señales de los bloques
(100, 104 y 108) se combinan entre sí en un dispositivo de adición
de vídeo (102) para reformar el vídeo combinado con los datos de
intervalo vertical insertados en el momento apropiado. También se
insertan los datos de encriptado del bloque de encriptado de datos
(96), que típicamente es insertado en la zona de la línea (20) del
intervalo de extinción vertical. Entonces, la salida del
dispositivo de adición de vídeo (102) es aplicada al controlador de
salida (110) (que es un amplificador convencional), proporcionando
la señal de vídeo analógica de salida que se ha mostrado.
Los diferentes bloques mostrados en la figura 4
en la realización preferente de la invención en el dispositivo de
mezclado se incorporan en circuitos situados convencionalmente en
varios paneles de circuito impreso que incluyen circuitos
integrados y componentes separados. En la realización preferente, el
dispositivo de mezclado incluye cuatro de dichos paneles de
circuito impreso, el primero de los cuales es el circuito impreso
de entrada que incluye el tampón de entrada (66), los
intersincronizadores ("genlock") (68), los circuitos de
fijación AGC (72) y el convertidor de vídeo A/D (74). El segundo
panel es un panel de circuito RAM (memoria de acceso al azar) que
incluye el tampón (76), dispositivo de adición (78), dispositivo de
sustracción (80), tampón (82) y tampón (84). El tercer panel de
circuito es un panel de control que comprende circuitos de
dirección de escritura (70), un generador de números variables al
azar (88), datos D/A (90), bucle de bloqueo de fase (92), circuitos
de dirección de lectura (94) y circuitos de encriptado (96). El
cuarto panel es el panel de circuito de salida que comprende croma
D/A (98), circuitos heterodinos (100), dispositivo de adición de
vídeo (102), luma D/A (104), VBI D/A (100), regeneración VBI/HBI
(108) y el controlador de salida (110). Cada uno de estos paneles
se explica más delante de forma detallada.
La figura 5 muestra el circuito de generación de
superposición de ruido al azar, tal como se han explicado
anteriormente, que proporciona la ocultación añadida al llenado de
bordes. Existen cuatro parámetros distintos en la zona de llenado de
bordes que se deben escoger al azar para conseguir una seguridad
completa: (1) la luminancia ("Y"), (2) la componente de
crominancia en fase ("I"), (3) la componente de crominancia de
cuadratura ("Q"), y (4) la envolvente o temporización del
conjunto de ruido insertado. Se debe indicar que cualquiera o la
totalidad de éstos se puede omitir para conseguir una
implementación más simple pero menos segura. De manera alternativa,
el sistema en su conjunto puede ser implementado tal como se ha
mostrado pero utilizando menos de cuatro generadores de ruido
independientes (es decir, compartiendo fuentes de ruido), también en
este caso con una efectividad reducida.
Tal como se muestra en la figura 5, el generador
de ruido al azar #1 (122) y el LPF 2MHz (124) generan luminancia al
azar. El generador de ruido al azar #2 (138) y su modulador
equilibrado asociado (140) generan componentes croma al azar
"I"; el generador de ruido al azar #3 (128), el desplazador de
fase de 90º (136) y el modulador equilibrado correspondiente (130)
generan una componente croma "Q" (136); los dos se combinan en
la primera etapa de suma (132) y se someten a paso banda (134) para
formar una señal croma totalmente al azar. La señal luma al azar y
la señal croma al azar se combinan en la segunda etapa de suma
(126) y en la puerta (118) se activan y desactivan ("on and
off") a efectos de llenar de manera general la zona de "llenado
de bordes" de la imagen. La transición del ruido de llenado de
bordes a la señal de vídeo estándar y nuevamente en regreso, a la
izquierda y derecha de la imagen, respectivamente, debe ser
suficientemente al azar en el tiempo y suave en amplitud a efectos
de no permitir la detección; a estos efectos, el generador de
ruidos al azar #4 (112) genera una función de temporización al azar
que utiliza el generador (114) que una vez filtrado en (116) es
aplicado a la puerta de ruido (118). Los bordes de la forma de onda
de puerta se suavizan por medio del filtro de conformación (116) de
200 nanosegundos para evitar la detectabilidad de la propia función
de puerta, y la forma de onda de ruido combinada resultante es
simplemente añadida linealmente en (120) a un nivel adecuadamente
bajo a la señal de vídeo oscilante. La salida del circuito de la
figura 5 es aplicada en el panel de salida de vídeo (ver figura 9)
en algún punto adecuado, por ejemplo, en la etapa de conmutación de
blancos luma (414).
Se debe observar que las características de
filtro descritas anteriormente son solamente indicativas; otras
frecuencias de corte, anchuras de banda y tiempos de subida podrían
ser utilizados si lo requiere la aplicación.
La figura 6 muestra en detalle los circuitos del
panel de entrada que se ha explicado anteriormente, que comprende
(con referencia a la figura 4) un tampón de entrada (66), un
intersincronizador ("genlock") (68), circuitos de fijación AGC
(72) y circuitos de vídeo A/D (74). Cada uno de los bloques que se
ha mostrado en los circuitos del panel de entrada de la figura 6 es
convencional y bien conocido en el sector de vídeo. Los circuitos
de fijación AGC (72) de la figura 4 se han mostrado en la figura 6
incluyendo circuitos convencionales AGC (140), amplificador (144),
dispositivo de fijación de umbral posterior ("back porch
clamp") (146), amplificador (144), segundo dispositivo de
fijación de umbral posterior (142) para los circuitos AGC (140),
circuitos de sincronización AGC de punta (148), circuitos de pico
blanco
("white peak") AGC (150) y LPF (154) de 5MHz. La señal de vídeo procesada es facilitada al subportador con multiplicidad de 4 al convertidor (74) de frecuencia A/D subportadora que emite vídeo digital al panel de circuito RAM explicado más adelante. Los intersincronizadores ("genlock") comprenden el oscilador (158) de cristal de control de voltaje que se encuentra a 4 veces la frecuencia subportadora. Esta frecuencia subportadora con multiplicidad de 4 es dividida a continuación por 4 en el divisor (160) y facilitada al detector de fase subportadora (152) que compara la frecuencia de salida del divisor (160) al impulso de sincronización cromática de la señal entrante del amplificador (144). De este modo, ello asegura que el oscilador (158) de control de voltaje funciona en sincronismo exacto con el impulso de sincronización cromática entrante.
("white peak") AGC (150) y LPF (154) de 5MHz. La señal de vídeo procesada es facilitada al subportador con multiplicidad de 4 al convertidor (74) de frecuencia A/D subportadora que emite vídeo digital al panel de circuito RAM explicado más adelante. Los intersincronizadores ("genlock") comprenden el oscilador (158) de cristal de control de voltaje que se encuentra a 4 veces la frecuencia subportadora. Esta frecuencia subportadora con multiplicidad de 4 es dividida a continuación por 4 en el divisor (160) y facilitada al detector de fase subportadora (152) que compara la frecuencia de salida del divisor (160) al impulso de sincronización cromática de la señal entrante del amplificador (144). De este modo, ello asegura que el oscilador (158) de control de voltaje funciona en sincronismo exacto con el impulso de sincronización cromática entrante.
De este modo, la salida del oscilador de control
de voltaje (158) es la frecuencia de referencia que es 4 veces la
frecuencia subportadora. Asimismo, la salida del divisor (160) es
la señal subportadora de frecuencia de referencia. También se
disponen como parte del panel de entrada elementos monoestables
(164) de temporización horizontal convencional para diferentes
objetivos de temporización interna.
La parte baja de la figura 6 muestra los
circuitos digitales para generación de los impulsos de
temporización para la señal de reposición horizontal que es
facilitada al panel RAM tal como se describe a continuación, y
también como temporización vertical para diferentes objetivos
internos ("house keeping").
La figura 7A muestra el panel de control que
comprende (con referencia a la figura 4) el bloque de escritura de
dirección (70), el generador de números variables al azar (88), D/A
de datos (90), bucle de bloqueo de fase (92), bloque de dirección de
lectura (94) y circuitos de encriptado (96). Empezando en la parte
superior izquierda de la figura 7A, se reciben las señales de
frecuencia subportadora con multiplicidad de 4 de referencia y
señales de reposición horizontal de los circuitos de panel de
entrada de la figura 6. Estas señales de entrada son facilitadas a
continuación al contador de escritura (200) que genera la dirección
de escritura estable (no oscilante) en un bus de 10 bits tal como
se muestra. La salida del contador de escritura se facilita también
a la EPROM (202) de escritura, que en el momento adecuado de la
línea de vídeo como respuesta al contaje del contador (200) emite,
respectivamente, señales para generar la puerta de sincronización,
puerta del impulso de sincronización cromática y las señales de
puerta en la línea (20), y para reposición del propio contador.
La salida de la EPROM de escritura (202) también
se facilita al contador de lectura (204) para objetivos de
sincronización inicial. El contador de lectura (204) emite un
contaje al PROM de lectura (206) que, como respuesta, genera
entonces el impulso de puerta para el bucle de bloqueo de fase. Los
bloques (208-230) e incluyendo también (258)
generan la dirección de lectura oscilante (RADR) que se utiliza por
el panel RAM tal como se ha descrito más adelante a efectos de
mezclado.
La línea inferior de los bloques de circuito de
la figura 7A proporcionan la función de ocultación de superposición
de sincronización, es decir, la señal de sincronización oscilante
como modelo seudo azar fijo. La salida (CS) indica sincronización
combinada o compuesta. Empezando en la parte izquierda de la zona
inferior de la figura 7A, la señal de entrada es el impulso de
intervalo de extinción vertical. Esta señal es utilizada para la
reposición de un contador de líneas (262) que se incrementa por el
inicio de escritura de línea (WBOL) según instrucción que procede
del comparador WBOL (210).
El contador de líneas (262) es utilizado porque,
en esta realización específica, la oscilación de sincronización
("sync wiggle") es facilitada en un modelo
seudo-azar fijo en varias líneas de cada sector de
vídeo. De este modo, se facilita un contaje de velocidad de
dirección de línea que es facilitado a la EPROM (264) de modelo de
sincronización y línea a línea el EPROM de modelo de sincronización
describe el desplazamiento, es decir, la magnitud de oscilación que
se desea en el impulso de sincronización horizontal en cada línea.
Este valor de desplazamiento procedente de la EPROM (264) es
aplicado al programa sincronización/impulso de sincronización y al
elemento monoestable (266) para generar los verdaderos impulsos de
sincronización. El circuito (266) es controlado también por dos
conmutadores, uno de los cuales es el conmutador de superposición de
sincronización que determina si la superposición de sincronización
funciona o no, y también un conmutador de amplitud de
sincronización que determina si la amplitud de la señal de
sincronización insertada es menor que la nominal. La salida del
elemento monoestable en el bloque (266) es la señal (CS)
(sincronización combinada) que es facilitada al panel de salida tal
como se ha descrito, y la señal de puerta de impulso de
sincronización que es facilitada a la parte de extinción
("blanking") del programa de extensión/inversión a efectos de
"desextinguir" el impulso de sincronización cromática. El
conmutador de amplitud de sincronización conectado a los circuitos
(266) permite la reducción de amplitud de la señal de amplitud
horizontal a efectos de adaptarse a la oscilación de la
sincronización. Se trata por lo tanto de un vídeo no compatible con
la red, es decir, un vídeo que no cumple la norma NTSC que en
realidad se puede utilizar satisfactoriamente por la mayor parte de
equipos de vídeo incluyendo los equipos de televisión estándar,
pero que se puede alterar o afectar por diferentes tipos de equipos
de transmisión.
El programa (270) de extinción e inversión recibe
la señal de salida del elemento monoestable (266) del programa de
sincronización/impulso de sincronización con el objetivo de llevar
a cabo la inversión de vídeo para ocultación adicional bajo control
del conmutador de inversión acoplado. Así pues, la línea de
"inversión" que es una salida del bloque (270) indica si una
línea de vídeo determinada se ha invertido o no. (CB) indica
extinción combinada ("composite blanking") que se proporciona
como línea de control al panel de salida para determinar cuándo
introducir extinción de señales y cuándo no se debe introducir. El
programa para inversión de vídeo tal como se ha mostrado en el
bloque (270) se basa en que para evitar pistas a un pirata en cuanto
a la presencia de inversión de vídeo, cuando se invierte, es
deseable que el impulso de sincronización cromática continúe sin
invertir. Por esta razón, la línea invertida debe encontrarse en su
posición sin inversión durante el intervalo de blanco o de señal de
extinción horizontal. De este modo, el bloque (270) tiene efecto de
puerta por ambos intervalos de extinción vertical y también por el
impulso de extinción horizontal.
Con referencia a la ocultación por utilización de
superposiciones, el programa de sincronización/impulso de
sincronización y el elemento monoestable (266) son controlados por
un conmutador de superposición de sincronización tal como se ha
mostrado. Es posible activar este conmutador por un generador de
números al azar (tal como se ha descrito anteriormente con
referencia a la figura 5) proporcionando de esta manera una forma
de ocultación de sincronización al azar. Esta "oscilación de
sincronización" ("sync wiggle") se ha observado que
funciona bien a 330 Hz. Esto, desde luego, no presenta ningún
problema en la retirada del mismo por el desmezclador que, de manera
invariable, regenera nuevas sincronizaciones para cada intervalo de
extinción para cualquier caso. Asimismo, de acuerdo con la
invención, constituye otra modificación el proceder a "oscilación
doble" de la sincronización horizontal utilizando dos frecuencias
no similares para proporcionar ocultación adicional tal como se
muestra en la figura 5. Además, también es posible al mismo tiempo
variar la localización de las señales de sincronización vertical,
es decir, la oscilación de sincronización vertical, que añadiría
ocultación adicional.
La fila segunda antes del final de los bloques de
circuito de la figura 7A empieza con el generador de señal de reloj
al azar (240) que proporciona números al azar (como respuesta a
señales de dirección de escritura) al contador modulado en
frecuencia (242) que a continuación provoca que la EPROM (244)
senoidal emita una palabra de datos de 8 bits al elemento de
retención vertical (246). La EPROM senoidal (244) es controlado por
un conmutador PK que activa o desactiva la EPROM y por lo tanto pone
la oscilación básica en activación o desactivación ("on o
off"). La palabra de datos de 8 bits procedente de la EPROM
senoidal (244) es también encriptada en el dispositivo encriptador
(271) y facilitada a un convertidor paralelo a serie (272). De este
modo, la salida de palabras de 8 bits por la EPROM senoidal (244)
es dispuesta en forma de serie e insertada como datos sobre la
línea (20) o similar, tal como sugiere la aplicación, del intervalo
de extinción vertical de cada campo de vídeo para transmisión al
desmezclador a efectos de desmezclar. Entonces el mezclador (tal
como se ha descrito más adelante) retira las palabras de datos de 8
bits, las decodifica y las aplica a un juego idéntico de circuitos
con el objetivo de desmezclado.
El contador (242) modulado en frecuencia,
aplicado a la EPROM senoidal (244), genera una salida de onda
senoidal modulada en frecuencia FM'd al azar, típicamente en la
región de 3-15 Hz. La salida del elemento de
retención vertical (246) cuando queda activado en la línea (19) del
VBI es facilitada al convertidor digital a analógico (248) para
emitir una señal analógica, que a continuación es suavizada por un
filtro de paso bajo RC convencional (250) con una constante de
tiempo de 10 milisegundos aproximadamente, y se facilita al
comparador (252), cuya segunda entrada es conectada a un generador
de rampa (258) que proporciona como respuesta a la línea de lectura
de dirección (7) una onda de rampa o "diente de sierra" a una
velocidad que corresponde a 4 veces la frecuencia horizontal.
De este modo, el comparador (252) genera un juego
de bordes móviles que se desplazan en el tiempo exactamente como se
desea para la oscilación de la imagen. El detector (254) de fase 4H
compara estos bordes móviles por una señal de puerta de bucle de
bloqueo de fase (PLL) procedente de la EPROM (206), bloqueando de
esta manera el reloj de lectura y la dirección de lectura con
respecto a dichos bordes por medio de un amplificador de error
(256). La salida del amplificador de error (256) es la salida
amplificada del detector de fase (254) que es proporcionada al
oscilador (258) de cristal controlado en voltaje que es designado
como oscilador de "lectura" y funciona a 4 veces la frecuencia
subportadora (Fsc). La salida del oscilador de voltaje (258) es el
reloj de lectura (RDCK). Esta señal de reloj de lectura es sometida
a oscilación, es decir, funcionando exactamente a 4 veces la
frecuencia subportadora pero desplazado de su localización nominal
hasta \pm 2 microsegundos, tal como se controla finalmente por la
acción del generador de números al azar (240).
De esta manera, el oscilador de lectura (258)
proporciona una señal de reloj de lectura por oscilación (RDCK), que
se encuentra en contraste con el oscilador analógico (158) que
proporciona una señal de referencia estable que tiene 4 veces la
frecuencia subportadora de la señal de referencia. De este modo,
estos dos osciladores (158) y (258), uno de los cuales (158) es
estable y el otro (258) se encuentra en oscilación, proporcionan
señales de temporización aplicadas, respectivamente, al contador de
escritura (200) y al contador de lectura (204) de la figura 7A.
Ambos contadores (200, 204) son divididos por 910 (puesto que
existen 910 ciclos de 4 veces la frecuencia subportadora por línea
de vídeo NTSC); de este modo, los contadores (200) y (204) funcionan
ambos a la velocidad de línea de vídeo. Esto es convencional
excepto que el contador de lectura (204) se encuentra en
oscilación. Las salidas de los contadores (200, 204) son
facilitadas, respectivamente, al bus de direcciones de escritura
(WADR) que es estable y al bus de direcciones de lectura (RADR) que
se encuentra en oscilación. Cada uno de estos buses son buses con
amplitud de 10 bits tal como se ha mostrado.
Con respecto al resto de circuitos que se han
mostrado en la figura 7A, tal como se ha indicado anteriormente, si
la parte activa del vídeo de cada línea es desplazada a la derecha,
se forma un intersticio en el borde izquierdo que debe ser llenado;
por esta razón, existen dos puntos de interés en el tiempo en el
borde izquierdo de cada línea de vídeo. El primer punto de interés
es cuando se requiere tener el vídeo (al inicio del intersticio) y
el segundo tiempo es cuando el vídeo se encuentra a disposición
(final del intersticio). Entre estos dos momentos de tiempo
definidos, es necesario proporcionar una señal de "llenado de
bordes" que se parece al vídeo activo. Se apreciará que estos dos
tiempos corresponden, respectivamente, al inicio de la línea activa
para el ciclo de escritura y al inicio de la línea activa para el
ciclo de lectura. Se apreciará que tiene lugar una situación
idéntica en el lado derecho de la imagen cuando ésta es desplazada a
la izquierda. En este caso, los dos tiempos de interés son: (a)
cuando el vídeo leído se ha terminado y (b) cuando el vídeo ya no
se necesita. Estos dos tiempos corresponden, respectivamente, al
final de la línea activa para el ciclo de lectura y el final de la
línea activa para el ciclo de escritura.
El problema es que el sistema de lectura y el
sistema de escritura son asíncronos, significando ello que no
pueden permanecer en la relación de tiempo apropiada. Por lo tanto,
se proporciona una interfaz en el que la dirección o direcciones que
son el inicio y final de las líneas, es decir, quedan definidos
"BOL" y "EOL" para el sistema de escritura y para el
sistema de lectura. Entonces, el extremo de escritura del comparador
(208) de la línea (WREOL), el extremo de lectura del comparador
(209) de la línea (RDEOL) y el comparador (210) de inicio de
escritura de la línea (WRBOL) así como el comparador (212) de
inicio de lectura de la línea (RDBOL) comparan las direcciones
reales que proceden del contador de lectura (204) y del contador de
escritura (200) a los valores predeterminados que corresponden al
BOL & EOL de lectura y escritura. Cuando estas direcciones se
adaptan a los valores predeterminados, ello significa que cada
contador ha alcanzado el punto en que se desea iniciar el llenado
del vídeo activo, o ha alcanzado el punto en el que no es necesario
continuar el llenado en el vídeo porque en este momento está siendo
facilitado el vídeo activo real (en el borde izquierdo) o se ha
alcanzado el inicio del intervalo de extinción horizontal (en el
borde derecho).
El bloque (218) muestra los circuitos
monoestables de "llenado de extremo de la línea" y por debajo
del mismo se encuentran los circuitos monoestables (222) de
"llenado del inicio de línea". Para el borde izquierdo, el
inicio de escritura del comparador de línea (210) define el borde
izquierdo del vídeo activo en el que se desea iniciar el proceso de
llenado. El inicio de lectura del comparador de línea (212)
determina cuando es posible interrumpir el llenado, es decir, el
proceso de llenado de borde. De este modo, ambas salidas de los
comparadores (210) y (212) son facilitadas a los elementos
monoestables (222) de inicio de llenado de línea, y la salida del
elemento monoestable (222) es un impulso solamente en situación
alta cuando es necesario para llenar el borde izquierdo de la
línea. De este modo, el extremo de dicho impulso se desplaza con la
oscilación. Como promedio, durante la mitad del tiempo, dicho
impulso no es facilitado porque no es necesario llenar el borde
izquierdo de la línea porque la imagen ha sido desplazada hacia la
izquierda en vez de hacerlo hacia la derecha.
Para el borde derecho de la imagen, los elementos
monoestables (218) de extremo de llenado de línea son controlados de
manera similar por el extremo de escritura del comparador de línea
(208) y el extremo de lectura del comparador de línea (209), y
proporcionan una señal de salida analógica buscando el extremo de
cada vídeo o parte activa. De este modo, los elementos monoestables
(218) de "llenado de extremo de la línea" generan un impulso
único en situación alta cuando es deseable para llenar el extremo o
final de la línea. La salida de los circuitos monoestables (218) y
(222) se desplazan entre sí por la amplitud de extinción
horizontal; los bordes internos corresponden al borde de extinción
formal y los bordes externos corresponden al borde de la parte
activa móvil del vídeo.
La zona que se encuentra entre los dos impulsos
es la región en la que se debe generar un impulso de sincronización
cromática estable que se acopla en amplitud y fase con el impulso
de sincronización móvil que resulta intrínsecamente del ciclo de
lectura oscilante. El flip flop de "llenado de impulso de
sincronización" es dispuesto por el borde posterior del impulso
EOL y es objeto de reposición por el borde delantero del impulso
BOL. El elemento de estado triple (228) de "fin de línea"
consulta la dirección definida final de línea de lectura(es
decir, la dirección que se tiene que utilizar para llenar el
período del espacio de la derecha) y de manera similar el elemento
de estado triple (224) de "inicio de línea" proporciona una
señal análoga para el intersticio de la izquierda. Para la zona de
llenado del impulso de sincronización ("fill burst") la
dirección utilizada es la del centro del impulso de sincronización
cromática. Por lo tanto, bajo el control de las señales de mando de
los elementos monoestables (218) y (222), se proporciona una
dirección al final de la línea o la dirección de la parte media del
impulso de sincronización o la dirección del inicio de la línea
proporcionados en el bus conectado al circuito (230) de selección
de dirección de lectura de los 8 bits más significativos.
Se debe observar que todos los buses de la parte
central de la figura 7A tienen solamente anchura de 8 bits, porque
son solamente los 2 bits menos significativos del sistema de
dirección de 10 bits los que pueden circular (tal como se ha
descrito anteriormente). De este modo, el circuito de selección
(230) selecciona entre tres direcciones fijas que corresponden al
extremo de la línea, el impulso de sincronización cromática y el
inicio de la línea. El elemento de estado triple (226) de impulso
de sincronización (impulso de sincronización cromática) que se ha
mostrado es controlado por la salida del flip flop de llenado del
impulso y también por la dirección de dicho impulso. El efecto de
ajuste de los 8 MSB del bus de direcciones a la dirección que
corresponde al centro del impulso de sincronización es para llenar
el HBI del ciclo de lectura completo con una onda senoidal continua
adaptada exactamente al impulso de sincronización de entrada, con
independencia del estado de oscilación. El impulso de sincronización
de salida deseado puede ser simplemente aplicado a la salida. De
este modo, la dirección de selección proporcionada en el bus (RADR)
de dirección de lectura cambia entre el contaje de dirección
corriente actual del contador de lectura (204) y las situaciones
estáticas que son la salida del circuito de selección (230), que
funciona normalmente durante el vídeo activo pero que queda parado
o congelado al final de la línea, o inicio de la línea, y en medio
del impulso de sincronización. De este modo, la dirección de lectura
de 10 bits es objeto de oscilación y, en los intervalos deseados,
se interrumpe para llevar a cabo el proceso de llenado.
La figura 7B de la presente descripción muestra
una realización del oscilador de cristal controlado en voltaje de
desviación de frecuencia amplia. En la figura 7B, la señal de
salida ("out") corresponde a la señal de reloj de lectura
oscilante (RDCK) de la figura 7A y la entrada de control
(V_{CONTROL}) corresponde a la salida de error amp (256) de la
figura 7A.
Con referencia a la figura 7B, el primer cristal
(313) está conectado en serie con la resistencia (312). La
combinación en serie de la resistencia (312) y el cristal (313) es
activada por un primer transistor de accionamiento (325). Los
suministros de corriente (327) y (328) conectan los emisores de los
transistores (325) y (326) a la fuente de voltaje de alimentación
negativo V_{EE} y el colector de transistor (325) al voltaje de
suministro positivo V_{CC}. El circuito de control de fase
comprende un varactor (condensador variable controlado por
voltaje), diodo (320) junto con los condensadores (321, 322 y 323)
y un inductor (324). La fase impuesta por el circuito de control de
fase se varía añadiendo el V_{CONTROL} que cambia la capacitancia
del diodo varactor (320). Los diodos (329, 329') limitan la
amplitud de las oscilaciones en el circuito.
Un segundo transistor (325'), un segundo cristal
(313') y resistencia (312') están acoplados al transistor
amplificador de base común (326), transistor emisor (325), primer
cristal (313) y primera resistencia (312). El emisor del transistor
(325') está conectado a una fuente de corriente (327') a un voltaje
de suministro negativo V_{EE}, y un colector de transistor (325')
está conectado al voltaje del suministro positivo V_{CC}. Los
cristales (313) y (313') son activados en fase entre sí. El diodo
varactor (320) tiene una proporción relativamente baja, es decir,
2:1, de la capacitancia máxima a la mínima.
Las frecuencias resonantes de los cristales (313)
y (313'), respectivamente, se seleccionan de manera tal que están
separadas dentro de un intervalo predeterminado, por ejemplo, 3
KHz. El valor de las resistencias (312, 312') es típicamente de unos
150 a 300 ohms. El tampón de ganancia-unidad (330)
proporciona la señal de salida.
La figura 8 muestra en detalle el circuito RAM
que comprende ciertos bloques de la figura 4 incluyendo el tampón
(76), dispositivo de adición (78), dispositivo de sustracción (80),
tampón (Y) (82) y tampón (C) (84). Tal como se muestra en la figura
8, se dispone de un elemento de retención de entrada (340) (no
mostrado en la figura 4) que recibe el vídeo del panel de entrada y
que suministra el mismo al tampón RAM ping-pong
(342, 344). El dispositivo de adición (78) y el dispositivo de
sustracción (80) que se muestran en la figura 8 son los mismos que
en la figura 4. El tampón (82) para el canal de luminancia (Y) de
la figura 4, en la figura 8, se ha mostrado como RAM
ping-pong incluyendo los elementos dobles RAM (350)
y (352) con una longitud de línea horizontal 1H. De manera similar,
el tampón (84) para el canal de crominancia de la figura 4 se ha
mostrado en la figura 8 como RAM ping-pong (360,
362).
Ambos canales luma y croma que se desea oscilar
deben conmutar del sistema de dirección de escritura al sistema de
dirección de lectura porque la dirección de escritura y el reloj de
escritura son estables en su entrada, es decir, (WADR) y (WRCK),
mientras que la dirección de lectura (RADR) y el reloj de lectura
(RDCK) son ambos estables. Los circuitos selectores (354) y (364)
dirigen los relojes y buses de dirección, respectivamente, para el
canal luma y el canal croma, de manera que en cualquier línea
determinada de vídeo uno de los tampones de cada par de tampones
(350, 352) y (360, 362) está escribiendo y el otro leyendo. La
señal de reposición de intervalo de extinción horizontal es
proporcionada al flip flop 1H (356) para control de los circuitos de
selección (354) de manera que los pares de tampones alternan de
manera apropiada la lectura y la escritura.
La parte de circuito de salida del diagrama de
bloques de la figura 4 incluye el convertidor croma D/A (98), el
convertidor luma D/A (104), el convertidor (106) D/A de intervalo
de extinción vertical, el circuito heterodino (100), el dispositivo
de adición de vídeo (102), el controlador de salida (110) y la
regeneración (108) VBI/HBI.
Tal como se puede apreciar en la figura 9 que
muestra el circuito de salida, el DAC luma (convertidor digital a
analógico) (104), DAC (106) VBI, DAC (98) croma, y controlador de
salida (110) son los mismos bloques que en la figura 4. Además, la
figura 9 muestra los datos (20) de la línea en la parte superior
izquierda de la figura que está dispuesta tal como se ha explicado
anteriormente del circuito de control de la figura 7A, pasando a
unos circuitos (400) de inyección de línea (20) que a continuación
son facilitados al conmutador (414) de espacio de extinción luma.
Además, la señal de inversión de vídeo proporcionada también tal
como se ha mostrado en la parte inferior derecha de la figura 7A
está dispuesta en la parte superior izquierda de la figura 9 al DAC
(104) luma que también recibe la señal digital luma del bus de
salida del panel RAM tal como se ha mostrado. Además, la señal de
intervalo de extinción vertical digitalizada procedente del
circuito RAM (que es estable en el tiempo) es facilitada al DAC
(106) VBI y la señal digitalizada croma procedente del RAM (que es
oscilante) es facilitada desde el circuito RAM asimismo al DAC
croma (98); el DAC croma es controlado por la señal de inversión de
vídeo fuente tal como en el DAC luma.
El conmutador VBI (406) controlado por la señal
VBI, conmuta en el intervalo de extinción vertical según deseo en la
parte apropiada de la señal. La salida del conmutador VBI (406) es
filtrada a continuación por un filtro de tipo X/X de seno inverso
convencional para compensar el desenrrollado de alta frecuencia
inducida en el muestreo. La salida del filtro (410) es facilitada
entonces al amplificador de suma (412). La salida del amplificador
de suma (412) es facilitada al conmutador de espacio de extinción
luma (414). La acción de "llenado de impulso de
sincronización" ("fill burst") sustituye la totalidad de la
señal HBI con un impulso continuo en la salida del circuito RAM. La
acción del conmutador de espacios de extinción consiste en
reinsertar las señales de extinción H y sincronización H, y
conseguir que el impulso continuo forme el impulso de sincronización
esperado, regenerando de esta manera el formato HBI deseado. La
salida del conmutador de espacios de extinción luma (414) es
filtrado a continuación por el filtro de paso bajo (416) para
eliminar las frecuencias de banda lateral de muestreo extrañas por
encima de unos 5 MHz. La salida del filtro de paso bajo (416) es
facilitada entonces al amplificador controlador de salida
(110).
De manera similar, la salida del DAC croma (98)
está conectada al conmutador (420) de intervalos de extinción
verticales para conmutar la señal croma durante los intervalos de
extinción verticales. La salida del conmutador de extinción
vertical (420) es sometida a continuación al filtro de paso bajo
(422) para eliminar las frecuencias croma por encima de 2 MHz y a
continuación someter también al seccionador de negro (412), y a
continuación sigue la misma trayectoria que se ha descrito
anteriormente para el luma DAC.
La parte baja de la figura 9 es el circuito
heterodino (100) de la figura 4. Tal como se ha mostrado, los datos
del croma analógico procedente del DAC croma (98) son facilitados a
un filtro X/X de seno inverso (424) para restablecer las pérdidas
de altas frecuencias debido al muestreo y retención en A/D. Esta
señal croma filtrada (que oscila en tiempo) no se encuentra, no
obstante, a la frecuencia subportadora nominal de 3,58 MHz. De este
modo, esta señal es facilitada para equilibrar el modulador (438)
para otros procesos.
El oscilador de cristal (450) controlado en
voltaje de frecuencia subportadora forma parte de un bucle que
incluye el detector de fase de frecuencia subportadora (446) que
activa al amplificador de error (448), que a su vez activa el
oscilador (450) de control de voltaje de la frecuencia
subportadora. La salida del oscilador (450) de control de
frecuencia es dividida por 2 por el divisor (452) para proporcionar
una frecuencia que es la mitad de la frecuencia subportadora. La
salida del divisor (452) es facilitada a dos filtros de paso banda
(436, 454), de los que el primer filtro (436) pasa solamente el
quinto armónico de la mitad de la frecuencia subportadora, es
decir, 5/2 F_{SC}. El segundo filtro (454) de paso banda pasa
solamente el tercer armónico, es decir, 3/2 F_{SC}. El filtro
(454) de paso banda emite entonces la señal portadora estable 3/2
F_{SC} que es aplicada al modulador de equilibrado (456) que
mezcla ésta con la señal de reloj de lectura dividido por 4 (RDCK)
que es oscilada y es igual a (4 veces la frecuencia
subportadora/4).
Esta señal (RDCK) es dividida a continuación por
4 en el divisor (458), emitiendo de esta manera la frecuencia
subportadora oscilada que, en el modulador de balance (456), es
modulada con 3/2 de la frecuencia subportadora. La salida del
modulador de equilibrado (456) es filtrada en el filtro de paso
banda (460) para seleccionar 5/2 de la frecuencia subportadora
(banda lateral superior) que contiene la frecuencia subportadora
oscilada. En la figura, esto se indica como "portadora
oscilada" ("wobbled carrier") y es aplicada a continuación
al modulador de equilibrado (442).
El brazo superior del circuito heterodino
mostrado acepta el quinto armónico de la frecuencia subportadora
dividida por 2 desde el filtro de paso banda (436) y lo modula en
el modulador de equilibrado (438) con el croma oscilado preferente
del filtro (424). La salida del modulador de equilibrado (438) es
filtrada a continuación por el filtro de paso banda (440) (que
tiene un paso banda de una amplitud aproximada de 3 MHz) para
seleccionar 7/2 de la frecuencia subportadora. La salida del filtro
de paso banda (440) es entonces 7/2 de la frecuencia subportadora
(banda lateral superior) que contiene croma oscilado que, cuando se
mezcla en el modulador de equilibrado (442) con la portadora
oscilada, proporciona una señal croma estable 3,58 MHz (al
conmutador de blancos croma (430)) a través de la salida de banda
lateral inferior del modulador de equilibrado (442).
El objeto de este circuito heterodino es que la
magnitud de oscilación (vibración) ("jittering") de la línea
de vídeo es bien conocida a través del reloj maestro, a través de
las señales de temporización del reloj de lectura (RDCK). Es decir,
esta señal de reloj maestro está relacionada realmente a los
cambios de frecuencia en proporción a los cambios de la frecuencia
croma mezclada, es decir, la oscilación. De este modo, esta señal de
reloj de lectura se puede utilizar como forma de cancelación para
eliminar la oscilación de la señal croma en términos de la
frecuencia. Tal como se ha mostrado, la señal de impulso que ayuda
a controlar al detector de fase (446) de la frecuencia subportadora
es la señal de impulso de sincronización preferente del vídeo de
salida. El impulso de color de salida de vídeo se ajusta de esta
manera al impulso de color de la fuente de vídeo de entrada.
El funcionamiento de este circuito heterodino se
ha mostrado haciendo referencia adicionalmente a los espectros de
frecuencia de las figuras 10A-10E. Empezando en la
figura 10A, la señal de croma de programa de entrada (antes del
mezclado) se ha mostrado distribuida sobre un espectro centrado en
3,58 MHz, es decir, la frecuencia subportadora. Después del
mezclado en la figura 10B, el croma de oscilación facilitado desde
el DAC croma (98) se ha mostrado con "vibración" (oscilación)
por \DeltaF y poseyendo una frecuencia central en 3,58 MHz \pm
\DeltaF. El reloj maestro al mismo tiempo está "vibrando"
(oscilando) exactamente en la misma magnitud a 4 veces la frecuencia
subportadora, es decir, centrado en 14,32 MHz con una vibración de
4 veces \DeltaF, tal como se ha mostrado en la figura 10C. La
razón de ello es que la oscilación en el croma es exactamente la
cuarta parte del reloj maestro.
Tal como se ha mostrado en la figura 10D, al
someter al filtrado de paso banda, el circuito heterodino
selecciona 7/2 de la frecuencia subportadora que confirma el croma
de oscilación y 5/2 de la frecuencia subportadora, incluyendo ambos
la misma magnitud de oscilación, es decir, \pm \DeltaF.
De este modo, al efectuar la sustracción
(modulando y seleccionando la banda lateral inferior), los 7/2 del
croma de frecuencia subportadora de los 5/2 de frecuencia
subportadora (incluyendo ambos la oscilación \DeltaF), se llega a
la salida del filtro de paso bajo que es de 3,58 MHz estable y que
es la señal croma estable deseada.
La figura 11 muestra una versión distinta del
circuito heterodino de acuerdo con la invención, aplicado al
sistema de mezclado antes descrito. Tal como se ha mostrado, el
reloj maestro varía en frecuencia en \pm 4 veces \DeltaF debido
al proceso de mezclado, a efectos de provocar la oscilación deseada
en el vídeo, mezclando por lo tanto el mismo. El vídeo de
"introducción de programación" ("program in") es
digitalizado por el convertidor A/D en el bloque (470) y separado
en los canales (Y) (luminancia) y (C) (crominancia), cada uno de
los cuales es procesado para su oscilación por el reloj maestro por
\pm 4 \DeltaF. Después de que el reloj maestro varía ambas
componentes (Y) y (C), es decir, las hace oscilar en forma variable
a lo largo del tiempo, la componente de crominancia (C) tiene
frecuencias en color que de modo indeseable, no son estables
("vibradas") ("jittered"). De este modo, el objetivo del
circuito heterodino consiste en estabilizar al componente de
crominancia mezclada de manera que el receptor de televisión puede
visionar el color con utilización de un dispositivo de desmezclado
simple y de bajo coste.
Es sabido que el reloj maestro se encuentra a una
frecuencia que es 4 veces la subportadora \pm 4 \DeltaF. Tal
como se ha mostrado, después del proceso digital, ambas señales (Y)
y (C) son convertidas nuevamente en analógicas por convertidores D/A
en el bloque (470), dando salida por lo tanto a una señal (Y)
vibrada (oscilada) y la señal (C) vibrada (oscilada) que es la
frecuencia portadora inestable no deseada. El circuito heterodino
de la parte inferior izquierda de la figura aplica la señal de reloj
maestro (que también se indica señal (RDCK)) que es dividida por 4
en el divisor (474) y que a continuación es multiplicada de modo
estable por 3/2 veces la frecuencia subportadora por el modulador
de equilibrado (476). Tal como se ha observado, la frecuencia
subportadora es de 3,58 MHz. La banda lateral superior de la salida
del modulador de equilibrado (476) es seleccionada por el filtro de
paso banda (478) para obtener 3/2 de la frecuencia subportadora más
la frecuencia subportadora \pm \DeltaF. Al mismo tiempo, la
componente (C') (croma oscilado), que es la frecuencia subportadora
\pm \DeltaF, es filtrada en primer lugar en el filtro de paso
banda (482) por el filtro (424) X/X de señal inversa de la figura
9. La salida del filtro paso banda (482) es multiplicada a
continuación de manera estable por una señal 5/2 frecuencia
subportadora en el modulador (484) y la salida del modulador (484)
es filtrada en el filtro de paso banda (486) para pasar la banda
lateral superior para proporcionar 7/2 veces la frecuencia
subportadora \pm \DeltaF.
Tal como se ha indicado anteriormente (ver figura
9), los 3/2 de la frecuencia subportadora estable y 5/2 de la
frecuencia subportadora son facilitados desde el oscilador
controlado mediante voltaje con bloqueo de fase que está bloqueado a
la frecuencia de color de vídeo estable entrante, es decir, la
frecuencia subportadora de referencia. Las salidas de los filtros
de paso banda (478) y (486) son multiplicadas por el modulador de
equilibrado (480) y a continuación filtradas en el filtro de paso
banda (488), de manera que la salida de banda lateral inferior es
una señal croma a una frecuencia subportadora libre de la
oscilación \pm \DeltaF. Tal como se ha mostrado en la figura 9
(pero no en la figura 11), el impulso del filtro (432) de paso
banda de salida es enviado nuevamente al detector de fase (446) al
bloqueo de fase del oscilador (450) de control de voltaje de
frecuencia subportadora a la frecuencia de color de vídeo entrante.
Tal como se ha mostrado en la figura 11, la señal de croma de
salida del filtro de paso banda (488) es añadida a continuación por
un dispositivo sumador de vídeo a la señal de luminancia oscilante
(Y'), cuya salida es filtrada por paso bajo en (490) para
proporcionar el vídeo de salida que incluye la señal de luminancia
oscilante y señal croma oscilante con frecuencia subportadora
estable.
En estabilizadores de color heterodinos
convencionales, la señal de reloj maestro/4 es realmente el impulso
de color del vídeo de entrada. Esto se podría haber hecho, en este
caso, asimismo de manera similar adoptando el impulso de color
oscilante del filtro X/X de seno inverso (424); pero la
estabilización croma de color no habría sido más efectiva y por lo
tanto el croma habría sido más inestable. Para una mejor estabilidad
croma, se utiliza tal como se ha descrito anteriormente (RDCK)
(único para este sistema).
Con respecto al circuito heterodino antes
descrito, su aplicabilidad consiste además en su utilización en el
mezclado. Por ejemplo, es apropiada para su utilización con un tipo
de proceso de vídeo que comporte errores en base de tiempo.
La señal de salida de vídeo oscilante procedente
de los circuitos codificadores o mezcladores de la figura 4 se
transmite de manera convencional por cable coaxial, satélite,
emisión por ondas de televisión, televisión por cable o de otro modo
a un desmezclador (decodificador), que de manera típica está
situado en un hogar doméstico y cuya salida desmezclada es
conectada a un aparato de televisión doméstico o un monitor. Uno de
los objetivos de la presente invención consiste en dar a conocer un
sistema que es altamente seguro, que ofrece una ocultación adecuada
y que es compatible con un decodificador de bajo coste y de
funcionamiento fiable. La razón de ello es que existen millares o
decenas de millares de decodificadores fabricados y utilizados, y
por lo tanto es esencial que sean de costes relativamente bajos y
requieran un servicio reducido puesto que están situados en hogares
domésticos. Se debe observar que éste no es el caso con el mezclador
típicamente situado en una cabecera y de los cuales existen
relativamente pocos (uno por canal de TV) en cualquier sistema de
televisión.
La figura 12 es un diagrama de flujo del proceso
de señal de desmezclado. En la etapa (500), el vídeo mezclado es
recibido y se extrae el número al azar encriptado (que es la
"simiente de decodificación"). De este número extraído, se
descodifica o desencripta el número al azar en la etapa (502) y se
convierte en forma de onda analógica. A continuación, en la etapa
(504), esta onda analógica genera un tiempo base de oscilación que
guía el vídeo de entrada, es decir, incluye la información necesaria
para indicar exactamente la forma en que oscila el vídeo. De estos
datos es posible sintetizar en la etapa (506) la señal de
sincronización horizontal oscilante, de espacios de extinción y de
impulso de sincronización. En la etapa (508), el intervalo de
espacios de extinción horizontales completo de la señal de entrada
es sustituido en un intervalo de extinción horizontal oscilante
sintetizado completo constituido por la señal de sincronización, de
intervalos de extinción y de impulso de color sintetizadas que guían
el vídeo, permitiendo de esta manera que la señal sea visionada en
un receptor de televisión convencional.
La figura 13 muestra en forma de diagrama de
bloques una realización del decodificador para llevar a cabo el
proceso de la figura 12. En la parte superior izquierda, la señal
de entrada de vídeo mezclada es proporcionada a un tampón de entrada
(520). En la trayectoria de los datos de desmezclado, los datos son
extraídos por el extractor de datos (522) y a continuación son
decodificados convencionalmente por el decodificador o
desencriptador (524). Los datos han sido convertidos de digitales a
analógicos en el bloque (526), suavizados por el filtro de paso
bajo (528) y facilitados al dispositivo comparador (530). Mientras
tanto, el bucle de bloqueo de fase (534) es bloqueado a la
velocidad de línea horizontal de la señal de sincronización
horizontal entrante, para activar un generador de rampa analógica
(536). El conjunto comparador (530) compara a continuación la rampa
horizontal con la señal de corriente continua variable (corriente
continua) que sale del filtro de paso bajo (528) para proporcionar
un borde móvil en el punto en el que se cruzan, es decir, donde se
hace la comparación, de cuyo borde es posible efectuar un escalado
en el tiempo de todos los elementos del intervalo de extinción
horizontal.
Estos datos de comparador son utilizados a
continuación para generar los impulsos cromáticos, sincronización
horizontal, e intervalos de extinción utilizando el regenerador de
impulso de sincronización (542) y el regenerador de intervalo de
extinción horizontal (544) que se aplican al conmutador de vídeo
(548). El conmutador de vídeo (548) conmuta entre el vídeo activo
que no se debe procesar (con una excepción) por el desmezclador y
el intervalo horizontal de extinción que es procesado por la parte
baja de los circuitos de la figura 13. El conmutador de vídeo (548)
es regenerado por los intervalos de extinción horizontales.
La señal de vídeo de entrada procedente del
tampón (520) es procesada por el desmezclador solamente en la medida
en el que el vídeo es reinvertido, siempre que haya sido invertido
previamente por el mezclador a efectos de restablecer la señal de
vídeo original. Esta señal de vídeo que ahora no se encuentra por
completo invertida es facilitada al conmutador de vídeo (548), cuya
salida es facilitada al controlador de salida (550) para la salida
de vídeo al receptor de TV o monitor.
El generador (536) de rampa analógica genera una
serie de rampas de forma de onda tal como se ha mostrado en la
figura 14A, que son temporizadas con la señal de sincronización
horizontal procedente del PLL (534). Tal como se ha mostrado en la
figura 14A, cada una de las rampas tiene la duración adecuada para
cubrir la totalidad de la HBI regenerada, incluyendo la oscilación,
es decir, alrededor de 20 microsegundos. De este modo, el
comparador compara las rampas con un voltaje de referencia que se ha
mostrado en forma de línea horizontal en la figura 14A. El
comparador proporciona como salida los impulsos cuadrados mostrados
en la figura 14B, cada uno de los cuales oscila con sincronismo de
tiempo con la oscilación presente en el vídeo de entrada, tal como
se ha mostrado por las flechas horizontales en el borde delantero de
cada impulso horizontal de la figura 14B.
Tal como se ha mostrado en la figura 14B, existe
un impulso cuadrado de salida del comparador para cada línea de
vídeo. De este modo, este borde se desplaza en tiempo de manera
sincronizada con la oscilación. Entonces utilizando el borde
oscilante único para cada línea tal como se ha mostrado en la
figura 14B, se hace posible reconstruir por completo el intervalo
de extinción horizontal, tal como se ha mostrado en la figura 14C
por las flechas verticales que indican seis bordes que son: (1) el
borde delantero de intervalo blanco horizontal; (2) el borde
delantero del impulso de sincronización horizontal; (3) el borde
posterior del impulso de sincronización horizontal; (4) el borde
delantero del impulso de sincronización; (5) el borde posterior del
impulso de sincronización; y (6) el final del impulso de
sincronización. Esto se lleva a cabo disponiendo un conjunto de seis
comparadores distintos, cada uno de ellos con un desplazamiento con
respecto al anterior. De manera alternativa, un comparador único
generaría el primer borde y a continuación una secuencia de
elementos monoestables temporizados proporcionaría los otros cinco
bordes del intervalo de extinción horizontal.
La tarea principal del desmezclador, además de
eliminar la inversión de la parte activa del vídeo, consiste en
generar un impulso de sincronización horizontal que se desplaza en
sincronismo exacto con la oscilación inducida en tiempo y un impulso
de sincronización que se desplaza en sincronismo exacto con la
oscilación inducida en tiempo. La restauración del impulso de
sincronización es relativamente sencilla, pero la restauración del
impulso de sincronización es más difícil tal como se muestra con
referencia a la figura 1B. En la línea (N), tiene lugar el impulso
de sincronización con adelanto en el tiempo en lo que respecta a la
situación del impulso de sincronización en la línea (N+1), y el
impulso de sincronización en la línea (N+2) se retrasa con respecto
a la localización del impulso de color en la línea (N+1). De este
modo, el desmezclador debe proporcionar una onda senoidal que se
adapta en amplitud y fase con un impulso de sincronización que no
ha tenido lugar todavía para ciertas líneas específicas.
De este modo, los circuitos deben anticipar la
localización del impulso de color para líneas específicas. Esto se
lleva a cabo en el desmezclador en una realización por utilización
del impulso de color para activar un filtro de cristal en el
regenerador de impulso de sincronización (542) de la figura 13, de
manera que el filtro se activa a la misma amplitud y fase para toda
una línea, generando de esta manera una onda continua con la misma
amplitud y fase que el impulso de sincronización. Esto requiere de
manera típica dos cristales oscilando en cascada para proporcionar
un filtro que se activa suficientemente (es decir, que tiene un (Q)
suficientemente elevado) de manera que la salida no cae a cero
antes del final de la línea de vídeo.
Una mejora con respecto a la utilización de estos
dos cristales en cascada consiste en disponer una forma no estándar
del haz o impulso de color, dividiendo el impulso de color en dos
partes (o más) en el mezclador. La figura 15A muestra un intervalo
de extinción horizontal convencional RS-170A con
impulso de sincronización ("impulso") ("burst") en el
dintel posterior. La figura 15B muestra que, en vez de ello, una
parte primera del impulso es una parte preimpulso de sincronización
dispuesta en el dintel frontal del intervalo de extinción
horizontal de cada línea de vídeo, con el resto del impulso de
sincronización situado convencionalmente en el dintel posterior de
HBI. De este modo, no habría necesidad de hacer que el filtro de
cristal se activara durante más de unos 5 microsegundos, es decir,
ni siquiera la duración completa del intervalo de extinción
horizontal. Esto tiene la ventaja de permitir la utilización de un
desmezclador más simple y más económico, pero es un formato no
estándar debido a la necesidad de disposición del preimpulso de
sincronización. Esto, por lo tanto, es un sistema no transparente
con la red, es decir, no compatible con NTSC adecuado para su
utilización, por ejemplo, en una aplicación de vídeo de cine.
Un enfoque alternativo (mostrado en la figura
15C) consiste en superponer un impulso de color continuo sobre la
totalidad de HBI, es decir, empezar con "impulso"
("burst") al principio de los intervalos de extinción y dejarlo
durante todo el tiempo, añadiendo linealmente el impulso de
sincronización.
El proceso de desmezclado antes descrito
anteriormente comporta la sintetización de la sincronización
horizontal (regeneración), determinación de espacios de extinción e
impulso de sincronización que guían la oscilación del vídeo, y
sustituyendo la señal de sincronización estándar entrante, de
intervalos de extinción y de impulso de sincronización con aquéllos
para formar una señal de vídeo que tiene una variación unificada de
base de tiempo (la "oscilación"), que el receptor de TV puede
identificar para presentar una imagen estable y
"desmezclada".
En otra realización, las señales mencionadas de
sincronización, intervalos de extinción e impulso de sincronización
se generan digitalmente en el desmezclador. La inserción
subsiguiente en una señal analógica y todo el proceso de señal de
vídeo (fijación, AGC, inversión, etc.) permanecen en el dominio
analógico igual que en la realización antes descrita
"analógica" de la figura 13.
Los siguientes circuitos son para NTSC; el
sistema PAL funciona de manera similar pero con valores numéricos
distintos, tal como será evidente a los técnicos en la materia. El
desplazamiento horizontal requerido para cada intervalo de extinción
horizontal de línea HBI se calcula matemáticamente basándose en
algún algoritmo de interpolación adecuado a partir de los bits de
datos de velocidad de campo enviados en el intervalo vertical. Este
desplazamiento se aplica como preajuste o precarga a un contador de
"dividir por 1820" que funciona a una frecuencia que es 8
veces la subportadora, normalmente organizado de manera que el
contador cuenta la totalidad de la línea, es decir, el contaje de
1820 requiere 63,555 microsegundos. Se apreciará que, si el contador
se preajusta con un valor, por ejemplo, "10", el contador
terminará con su contaje en 1820 en un tiempo de 349 nanosegundos
más pronto que si no hubiera sido preajustado. Si el contador está
diseñado de hecho para contar hasta 1880, y se hacen previsiones
para precargas comprendidas entre 0 y 120, el efecto neto es que el
tiempo de línea ajustado por el contador se puede variar en \pm 2
microsegundos, en incrementos de 35 nanosegundos.
En la práctica, con el presente proceso de
mezclado, la variación línea a línea de la longitud de la línea no
es superior a 10 nanosegundos; de este modo el contador necesita
solamente conseguir un contaje de 1820 +/- 1, ó 1821 con un
preajuste comprendido de 0 a 2. (Se observará que la acumulación de
desplazamiento de tiempo a lo largo de 240 líneas en una imagen
única a 10 nanosegundos/línea es de 2,4
microsegundos).
microsegundos).
Haciendo referencia a continuación al diagrama de
bloques de la figura 16A, la fila de la parte superior de bloques
es el proceso de vídeo analógico que corresponde a elementos de
igual numeración de la figura 13. En la segunda fila, un oscilador
(578) que funciona a 8*Fsc es bloqueado en fase con respecto al
impulso de sincronización por la subportadora PLL (576). Su salida
es dividida por 8 en el divisor (580) para producir una señal de
3,58 MHz que sale por la puerta (582) para formar el nuevo impulso
de sincronización, proporcionando asimismo una señal de reloj para
el contador 1:1880 (588).
En la tercera fila, los bits de datos en el
intervalo vertical son separados del vídeo entrante y
desencriptados en el bloque (584), y suministrados al calculador de
desplazamiento de línea (586) (un único procesador). El dispositivo
de cálculo (586) calcula en tiempo real el desplazamiento línea a
línea requerido para acoplar al bit de datos de velocidad vertical,
y suministra este número (todavía en tiempo real) al contador de
división por 1880 indicado con el numeral (588). El calculador (586)
puede ser simple puesto que, como máximo, tiene que calcular
solamente un número con una precisión de 8 bits cada 63,555
microsegundos; además, tendrá en general 4 líneas como mínimo (o
245 microsegundos) en las que trabajar. En una realización
alternativa de la figura 16B (por lo demás similar a la de la
figura 16A), a efectos de reducir la velocidad de reloj requerida
sin degradar la finura de resolución de tiempo, el sistema funciona
a 4*Fsc en vez de 8*Fsc, y el contador es precargado solamente con
los 7 bits más significativos de la palabra desplazada. Esto limita
el desplazamiento a un incremento mínimo de 70 nanosegundos;
utilizándose el último bit (LSB) que define el desplazamiento de 35
nanosegundos para invertir la señal de reloj en una parte XOR
(587). La inversión provoca que el "borde posterior" sea el
borde activo en vez del "borde delantero" en el elemento de
retención (589), y por lo tanto desplaza la salida del elemento de
retención en los 35 nanosegundos deseados.
Haciendo referencia a ambas figuras 16A y 16B, la
salida de 11 bits del contador (588) es decodificada
convencionalmente en el decodificador de borde (590) para
proporcionar 6 bordes de temporización que corresponden a los bordes
delantero y posterior de los impulsos deseados de sincronización,
intervalos de extinción y puerta de sincronización cromática
("burst gate"); se observará que estos bordes se desplazan
como conjunto con la "oscilación" declarada debido a la
variación de la velocidad de línea preajustada al contador. Los
bordes de temporización son aplicados convencionalmente a tres
flip-flops R-S (592) para generar
los impulsos reales. En la práctica, se pueden decodificar de
manera similar impulsos adicionales de "mantenimiento"
formándose de la manera requerida.
En la cuarta fila, la señal de sincronización es
separada en el separador de sincronización (594) con respecto al
vídeo y separada adicionalmente en impulsos de sincronización
horizontales y verticales en el bloque de separación (596). La
sincronización horizontal es utilizada para reponer el contador 1880
indicado con el numeral (588); la sincronización vertical es
utilizada para reponer un contador (596) de división por 525, que
está temporizado por la sincronización horizontal y utilizado para
contar líneas en la imagen en un bloque (600) de decodificación del
número de líneas para varios objetivos de mantenimiento, en
particular, inhibir el proceso de regeneración HBI en el bloque
(544) durante las 22 líneas del intervalo vertical.
El objetivo de esta realización consiste en
provocar la oscilación de la imagen en sentido vertical y también
en sentido horizontal. La implementación requiere solamente que la
presente memoria de una línea (RAM) que activa el dispositivo de
adición (78) y el dispositivo de sustracción (80) en el circuito
RAM se extienda a unas veintiún líneas con disposición para
seleccionar la salida de cualquiera de las veintiún líneas al azar.
En la práctica, entonces, en comparación con el vídeo procedente de
la etapa de orden once de las veintiún etapas de memoria, el vídeo
de la primera es avanzado en diez líneas y el vídeo de la última es
retrasado en diez líneas; veinte líneas pico a pico fuera de las
240 líneas activas por campo que se compara directamente a 4
microsegundos de movimiento horizontal de los 52 microsegundos de
duración activa de la imagen. Una segunda señal senoidal digital
modulada de frecuencia al azar (análoga a la que varía en la
dirección de lectura para oscilación horizontal) es utilizada para
seleccionar la salida de diferentes pares de los retardos de tampón
1H a aplicar para el dispositivo de adición y sustracción para
separación Y/C.
El número de tampones de memoria 1H se puede
variar para diferentes aplicaciones y cualquier velocidad adecuada
de variación puede ser utilizada; en particular, la velocidad de
variación puede ser controlada al azar igual que con el mezclado
horizontal del sistema de la figura 4, en cuyo caso un segundo bit
de datos sería añadido al intervalo vertical para describir la
variación vertical, análoga al primer bit utilizado para describir
la variación horizontal. El segundo bite podría, desde luego, ser
encriptado como el primer bite.
La figura 17 muestra un sistema del tipo con
variación en la línea 5 y que reemplaza en su tonalidad el bloque
(76) etiquetado "TAMPÓN 1H" ("1H BUFFER") de la figura 4.
La figura 17 muestra partes correspondientes a los circuitos de la
figura 9 que incluyen el A/D vídeo (74), el dispositivo de adición
(78) y el dispositivo de sustracción (80). Cinco tampones 1H (602,
604, 606, 608, 610) reemplazan el tampón 1H único (76) de la figura
4. Los tampones
(602, ..., 610) se seleccionan de acuerdo con un número variable al azar generado por el generador de números al azar (612), que tal como se ha descrito anteriormente genera una señal en forma de onda senoidal digital de frecuencia modulada para seleccionar uno de los tampones (602, ..., 610) para cada campo de vídeo, variando de este modo aleatoriamente la cantidad de desplazamiento de temporización vertical. En cualquier caso, para el tampón seleccionado, el dispositivo de adición (78) y el dispositivo de sustracción (80) son accionados con la salida y la entrada del tampón seleccionado, de manera análoga al circuito de la figura 4. De este modo, en todo momento, el dispositivo de adición (78) y el dispositivo de sustracción (80) son representados con dos señales de vídeo que difieren exactamente en una línea 1H, y por lo tanto el proceso de separación Y-C continúa desinhibido.
(602, ..., 610) se seleccionan de acuerdo con un número variable al azar generado por el generador de números al azar (612), que tal como se ha descrito anteriormente genera una señal en forma de onda senoidal digital de frecuencia modulada para seleccionar uno de los tampones (602, ..., 610) para cada campo de vídeo, variando de este modo aleatoriamente la cantidad de desplazamiento de temporización vertical. En cualquier caso, para el tampón seleccionado, el dispositivo de adición (78) y el dispositivo de sustracción (80) son accionados con la salida y la entrada del tampón seleccionado, de manera análoga al circuito de la figura 4. De este modo, en todo momento, el dispositivo de adición (78) y el dispositivo de sustracción (80) son representados con dos señales de vídeo que difieren exactamente en una línea 1H, y por lo tanto el proceso de separación Y-C continúa desinhibido.
El desmezclado requiere simplemente que la señal
de sincronización vertical sea oscilada para coincidir con la
imagen, de manera análoga a la oscilación horizontal antes
descrita; las disposiciones de TV, monitores o proyectores que
utilizan sistemas de deflexión vertical por contaje de líneas
pueden ser modificados para aceptar un contaje de líneas que varía
en el tiempo, mientras que las unidades de TV más antiguas basadas
en vibradores múltiples no requerirían modificación alguna.
Disposiciones de llenado de borde similares a las
que se han descrito anteriormente son utilizadas para llenar la
parte superior del marco cuando la imagen es encuentra desplazada
hacia abajo y la parte inferior del marco cuando la imagen se
desplaza hacia arriba; esto se logra mediante las variaciones
mínimas de los circuitos de llenado de borde antes mencionados.
Claims (13)
1. Codificador de señales de vídeo a color para
dos canales que comprenden digitalmente una señal de vídeo color,
que comprende:
un convertidor analógico a digital (74) para
convertir una señal de salida de vídeo a datos digitales;
un tampón (76) para soporte de datos digitales,
como mínimo, de una línea de vídeo para el período de una línea de
vídeo y para emisión de dichos datos digitales;
un dispositivo de adición (78) para sintetizar
una salida y una entrada del tampón (76) introduciendo de esta
manera una señal de luminancia digital;
un dispositivo de sustracción (80) para sustraer
la entrada desde la salida del tampón (76), introduciendo de esta
manera una señal de crominancia digital;
un tampón de luminancia (82) para soporte de
datos digitales de una línea de la señal de luminancia;
un tampón de crominancia (84) para soporte de
datos digitales de una línea de la señal de crominancia;
medios (68, 70) para controlar la entrada de
datos digitales de los tampones de luminancia y crominancia
(82-84) a una velocidad de reloj constante que
deriva de la señal de vídeo de entrada;
medios de control (88, 90, 92, 94) para controlar
la salida de los datos digitales de los tampones de luminancia y
crominancia (82, 84) a una velocidad de reloj que oscila en el
tiempo, introduciendo de esta manera señales de luminancia y
crominancia que oscilan en amplitud de tiempo en el dominio
digital;
un primer convertidor digital a analógico (98)
para conversión de la línea de la señal de crominancia que oscila
en amplitud de tiempo a una señal de crominancia que oscila en
amplitud de tiempo analógica;
un segundo convertidor digital a analógico (104)
para conversión de la línea de la señal de luminancia que oscila en
amplitud de tiempo a una señal de luminancia que oscila en amplitud
de tiempo analógica;
un convertidor digital a analógico de intervalo
de extinción vertical (106) suministrado por la salida de dicho
primer tampón (78) y conectado con su salida a un regenerador de
intervalo de extinción vertical y horizontal (108) para producir
señales de intervalo de extinción vertical y horizontal no
oscilantes y estables;
un mezclador heterodino (100) dispuesto con una
señal de crominancia oscilante en amplitud de tiempo analógica y con
una señal local que deriva de los medios de control (88, 90, 92) y
que oscila asimismo en una frecuencia correspondiente a la
oscilación en amplitud de tiempo de la señal de crominancia en el
dominio digital, consiguiendo de esta manera una señal de
crominancia analógica que tiene frecuencia estabilizada, y
un dispositivo de adición (102) para combinar la
señal de crominancia analógica con frecuencia estabilizada con la
señal de luminancia analógica oscilante y dichas señales de
intervalo de extinción vertical y horizontal estables, produciendo
de este modo una señal de vídeo analógica compuesta mezclada.
2. Codificador, según la reivindicación 1, que
comprende además medios para restaurar detalles verticales perdidos,
que comprende un interruptor (406) para recibir una salida del
segundo convertidor digital a analógico (104) y que solamente pasan
partes de vídeo activo de cada línea:
un filtro (410) para eliminar partes de
frecuencia elevada seleccionadas de las partes de vídeo activo que
han pasado, y
un sumador (412) para aceptar las partes de baja
frecuencia restantes y para combinar las partes de baja frecuencia
restantes con una salida del primer convertidor digital a analógico
(98), restableciendo de esta manera los detalles verticales que se
han perdido a la señal de vídeo.
3. Codificador, según la reivindicación 1, en el
que el mezclador heterodino (100) comprende:
un oscilador (450) para proveer una frecuencia de
referencia igual a la frecuencia subportadora normal de la señal de
vídeo;
un divisor (452) para proveer una frecuencia
igual a una mitad de la frecuencia de referencia;
un primer filtro (436) para pasar de una primera
componente de señal desde el divisor (452) que tiene una frecuencia
de 5/2 de la frecuencia de referencia;
un segundo filtro (454) para pasar una segunda
componente de señal desde el divisor (452) que tiene una frecuencia
de 3/2 de la frecuencia de referencia;
un primer multiplicador (456) para combinar la
segunda componente de señal con una señal de referencia local
procedente de los medios de control (88, 90, 92);
un filtro (460) para pasar de la salida de banda
lateral superior en el primer multiplicador (456);
un segundo multiplicador (438) para combinar la
primera componente de señal con la salida del primer convertidor
digital a analógico (98);
un filtro (440) para pasar de la salida de banda
lateral superior en el segundo multiplicador (438);
un tercer multiplicador (442) para multiplicar la
salida de banda lateral superior en el segundo multiplicador (438)
con la salida de banda lateral superior en el primer multiplicador
(456), y
un filtro (432) para pasar únicamente las partes
de frecuencia de banda lateral inferior seleccionadas de la salida
del tercer multiplicador (442), consiguiendo una señal de
crominancia que tiene frecuencia estable con respecto a la
frecuencia subportadora.
4. Codificador, según la reivindicación 1, en el
que el mezclador heterodino (100) comprende una fuente de señales
que tienen 5/2 y 3/2, respectivamente, de una frecuencia de
referencia igual a una frecuencia subportadora normal de la señal
de vídeo:
un primer multiplicador (476) para multiplicar
los 3/2 de la frecuencia de referencia con una señal de frecuencia
local (474) procedente de los medios de control (88, 90, 92,
94);
un primer filtro (478) para pasar zonas
seleccionadas de la salida del primer multiplicador (476) a un
tercer multiplicador (480);
un segundo filtro (482) para el paso de partes
seleccionadas del primer convertidor (98) digital a analógico;
un segundo multiplicador (484) para multiplicar
la salida el segundo filtro (482) con los 5/2 de la frecuencia de
referencia;
un tercer filtro (486) para el paso de partes
seleccionadas de la salida del segundo multiplicador (484) a dicho
tercer multiplicador (480);
un cuarto filtro (488) para el paso de partes
seleccionadas de la salida del tercer multiplicador (480); y
un dispositivo de adición (472) para combinar la
salida del segundo convertidor digital a analógico (104) con la
salida del cuarto filtro (488), proporcionando de esta manera una
señal de vídeo que tiene una componente de crominancia con una
frecuencia subportadora estable.
5. Desmezclador para el desmezclado de una señal
de vídeo que tiene partes de vídeo activas, desplazadas en tiempo al
azar, línea a línea, en una magnitud y dirección seleccionadas, y
comprendiendo además datos indicadores de la magnitud real y
dirección del desplazamiento de tiempo, cuyo desmezclador
comprende:
un extractor (584) para la extracción de un bite
de datos de la señal de vídeo que corresponde a dichos datos de
indicación de desplazamiento en tiempo;
medios (586, 587-589, 590, 592)
para generar a partir del bite de datos extraído una forma de onda
sintetizada digitalmente en forma de bordes de temporización
correspondientes a bordes delantero y trasero de la sincronización
deseada, señales de blancos y de puerta para impulso de
sincronización, cuya forma de onda es desplazada en tiempo en la
misma magnitud y dirección que dichos datos de indicación de
desplazamiento;
incluyendo dichos medios generadores un
calculador digital (586) para proporcionar un valor de
desplazamiento línea a línea que corresponde al desplazamiento de
tiempo del bite de datos extraído, medios contadores (588 y 587,
589) que responden al valor de desplazamiento para contaje de la
duración de línea, y medios de decodificación (590, 592) que
responden a los medios contadores para proporcionar la forma de onda
de desplazamiento en tiempo sintetizada digitalmente;
medios (544, 542) para la conversión de los
bordes con desplazamiento en tiempo de la forma de onda desplazada
en tiempo, sintetizada digitalmente en dichas señales con
desplazamiento de tiempo deseadas de forma correspondiente para la
respectiva línea de la señal de vídeo; y
medios (548) para conmutar dichas señales
desplazadas en tiempo en la señal de vídeo, llegando de esta manera
a una señal de vídeo en la que dicho desplazamiento en tiempo de la
señal de vídeo se compensa por el correspondiente desplazamiento de
tiempo de dicha señales.
6. Desmezclador, según la reivindicación 5, en el
que:
dichos medios decodificadores comprenden
un decodificador de borde (590) que responde a la
salida del contador (588) y que proporciona dicha serie de bordes
de temporización que definen partes del intervalo de extinción
horizontal de cada línea de vídeo, y que comprende un impulso de
sincronización horizontal desplazado en tiempo; y
circuitos lógicos (592) para la generación de una
serie de impulsos derivados de dichos bordes de temporización e
incluyendo el impulso de sincronización horizontal desplazado en
tiempo.
7. Método para la codificación digital en dos
canales de una señal de vídeo en color, que comprende las
siguientes etapas:
convertir la señal de vídeo en color en datos
digitales en un único convertidor analógico a digital (74);
retrasar los datos digitales, como mínimo, de una
línea de vídeo durante un período de una línea de vídeo;
separar los datos digitales en componente de
crominancia y componente de luminancia por sustracción y adición de
los datos digitales desde y hacia los datos digitales
retrasados;
desplazamiento en tiempo de partes de vídeo
activas de las componentes de crominancia y luminancia de cada línea
de vídeo con respecto a otras partes de la línea de vídeo;
convertir las componentes con desplazamiento de
tiempo de crominancia y luminancia nuevamente en señales analógicas
utilizando solamente dos convertidores digital a analógico (98,
104), estando asociado un convertidor con cada componente,
resultando de este modo en señales analógicas de crominancia y
luminancia con oscilación en el tiempo;
convertir los datos digitales retrasados
nuevamente en señal de intervalo de extinción vertical analógica que
es estable;
regenerar las señales de intervalo de extinción
vertical y horizontal estables y no oscilantes a partir de la señal
de intervalo de extinción vertical analógica estable;
estabilizar en fase la señal de crominancia
oscilante en tiempo analógica por un proceso de mezcla heterodino,
mezclando una frecuencia local oscilante que se deriva de una señal
de control por la cual se controla el desplazamiento en tiempo de
las partes de vídeo activas de las componentes digitalizadas de
crominancia y luminancia con dicha señal de crominancia oscilante
en tiempo; y
combinar la señal analógica de luminancia con la
señal de crominancia estabilizada en frecuencia y las señales
vertical y horizontal de intervalos de extinción estables,
proporcionando de esta manera una señal de vídeo en color analógica
combinada y mezclada.
8. Método, según la reivindicación 7, en el que
la etapa de estabilización de fase de la señal de crominancia
analógica comprende las siguientes etapas:
multiplicar una señal que tiene 3/2 de dicha
frecuencia subportadora con una señal local oscilante derivada de
dicha señal de control;
multiplicar una parte seleccionada de la señal de
crominancia analógica por una señal que tiene 5/2 de dicha
frecuencia subportadora;
multiplicar las bandas del lado superior de las
salidas de dichas dos etapas de multiplicación mencionadas entre sí;
y
seleccionar una parte de dicha salida de dicha
tercera etapa de multiplicación como señal de crominancia
analógica, estabilizando de esta manera la fase de la señal de
crominancia analógica con respecto a la frecuencia subportadora.
9. Método para desmezclar una señal de vídeo que
tiene partes de vídeo activas desplazadas al azar en tiempo línea a
línea en una magnitud y dirección seleccionadas; e
incluyendo además datos indicadores de la
magnitud real del desplazamiento en tiempo, comprendiendo las
siguientes etapas:
extraer de la señal de vídeo con desplazamiento
en tiempo línea a línea bites de datos de dichos datos de indicación
de desplazamiento en tiempo;
calcular en tiempo real línea a línea el
desplazamiento de dichos bites de datos de datos extraídos;
contar digitalmente a partir del valor de
desplazamiento a un valor predeterminado para generar una señal
digital indicadora de la magnitud y dirección del desplazamiento en
tiempo de cada línea de vídeo;
decodificar digitalmente como respuesta a la
señal digital generada una serie de bordes de temporización, cada
uno de los cuales define una parte de tiempo que corresponde a los
bordes delantero y posterior de la sincronización deseada, señales
de intervalos de blanco y de puerta para impulso de sincronización
del intervalo de blanco horizontal de cada línea de vídeo,
comprendiendo dichos bordes de temporización de decodificación una
forma de onda sintetizada digitalmente, de manera que partes de
tiempo son desplazadas en tiempo en la misma dirección y por lo
tanto siguen el desplazamiento en tiempo original de cada línea de
vídeo;
generar digitalmente una serie de impulsos con
desplazamiento en tiempo, incluyendo una señal de sincronización
horizontal con desplazamiento en tiempo, a partir de los bordes de
temporización desplazados en tiempo de la forma de onda sintetizada
digitalmente; y
añadir los impulsos de desplazamiento en tiempo
generados, incluyendo la señal de sincronización horizontal
desplazada en tiempo, en la señal de vídeo para sustituir los
impulsos de parte de tiempo correspondientes del intervalo de blanco
horizontal original.
10. Método, según la reivindicación 9, que
comprende además la etapa de reducir la velocidad de reloj requerida
para la etapa de contaje digital con utilización de un bit menos
significativo del desplazamiento calculado para posibilitar una
puerta exclusiva-OR, que invierte y suministra una
señal de reloj de activación a un elemento de retención de datos,
desplazando de esta manera en tiempo la retención de los datos.
11. Sistema para el mezclado vertical de señales
de vídeo, que comprende:
medios (602-610) para el
desplazamiento en tiempo de líneas horizontales combinadas del campo
de señal de vídeo con respecto a la señal de sincronización
vertical de dicho campo, de manera que las líneas horizontales
compuestas de cada campo son desplazadas en tiempo en una magnitud
distinta con respecto al desplazamiento en tiempo de las líneas
horizontales en un campo previo; y
un codificador o encriptador (96) para insertar
en la señal de vídeo una indicación codificada de la magnitud de
desplazamiento de tiempo.
12. Sistema, según la reivindicación 11, en el
que los medios para desplazamiento en tiempo comprenden:
una serie de elementos de retraso
(602-610) conectados en serie, cada uno de ellos
capaz de almacenar una línea de vídeo horizontal; y
un generador de números al azar (612) para
determinar cuál de la serie de elementos de retraso
(602-610) debe ser atravesada por las líneas
horizontales de un campo de vídeo específico, variando de esta
manera la magnitud desplazamiento en tiempo de cada campo
sucesivo.
13. Método para el mezclado vertical de señales
de vídeo, que comprende las siguientes etapas:
desplazamiento en tiempo de líneas horizontales
combinadas del campo de señal de vídeo con respecto a una señal de
sincronización vertical en cada campo de vídeo, en el que las
líneas horizontales combinadas en cada campo sucesivo están
desplazadas en tiempo en una magnitud distinta;
codificar una indicación de la magnitud de
desplazamiento de tiempo; y
insertar la indicación en la señal de vídeo.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79589091A | 1991-11-19 | 1991-11-19 | |
| US795890 | 1991-11-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2206442T3 true ES2206442T3 (es) | 2004-05-16 |
Family
ID=25166710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES92119481T Expired - Lifetime ES2206442T3 (es) | 1991-11-19 | 1992-11-13 | Metodo y aparato para codificar y decodificar de forma entremezclada señales de video con llenado de bordes. |
Country Status (15)
| Country | Link |
|---|---|
| US (7) | US5438620A (es) |
| EP (3) | EP0543294B9 (es) |
| JP (4) | JP2823756B2 (es) |
| KR (1) | KR950009457B1 (es) |
| CN (7) | CN1035652C (es) |
| AT (3) | ATE291814T1 (es) |
| AU (9) | AU658014B2 (es) |
| BR (1) | BR9204414A (es) |
| CA (1) | CA2082675C (es) |
| DE (3) | DE69233682T2 (es) |
| ES (1) | ES2206442T3 (es) |
| HK (3) | HK1013384A1 (es) |
| MX (1) | MX9206694A (es) |
| SG (1) | SG48440A1 (es) |
| TW (1) | TW206299B (es) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382929B2 (en) * | 1989-05-22 | 2008-06-03 | Pixel Instruments Corporation | Spatial scan replication circuit |
| US6870964B1 (en) * | 1989-05-22 | 2005-03-22 | Pixel Instruments Corporation | Spatial scan replication circuit |
| JP2959413B2 (ja) * | 1994-09-29 | 1999-10-06 | 日本ビクター株式会社 | ダビング装置 |
| KR0179515B1 (ko) * | 1995-10-25 | 1999-05-01 | 이형도 | 영상신호 암호화 장치 |
| JP3694981B2 (ja) * | 1996-04-18 | 2005-09-14 | ソニー株式会社 | ビデオ信号処理装置およびビデオ信号処理方法 |
| EP0900498B1 (en) * | 1996-05-29 | 2003-02-05 | Macrovision Corporation | Method and apparatus for compression compatible video fingerprinting |
| ES2205236T3 (es) * | 1996-05-29 | 2004-05-01 | Macrovision Corporation | Metodo y aparato para codificacion de video comprension compatible. |
| WO1997049247A1 (en) * | 1996-06-17 | 1997-12-24 | Macrovision Corporation | Method and apparatus for minimizing chroma subcarrier instability caused by a video line scrambling system |
| US7917643B2 (en) * | 1996-09-12 | 2011-03-29 | Audible, Inc. | Digital information library and delivery system |
| US5926624A (en) * | 1996-09-12 | 1999-07-20 | Audible, Inc. | Digital information library and delivery system with logic for generating files targeted to the playback device |
| GB2319683A (en) * | 1996-11-19 | 1998-05-27 | Digi Media Vision Ltd | Apparatus to decode an input video signal |
| JP3500026B2 (ja) * | 1997-01-27 | 2004-02-23 | 矢崎総業株式会社 | データ変調装置、及びデータ変調方法 |
| US6556311B1 (en) * | 1997-05-28 | 2003-04-29 | Hewlett-Packard Development Co., L.P. | Luminance-based color resolution enhancement |
| US6590979B1 (en) | 1997-05-29 | 2003-07-08 | Macrovision Corporation | Method and apparatus for compression compatible video scrambling |
| US6349139B1 (en) * | 1997-06-17 | 2002-02-19 | Macrovision Corporation | Method and apparatus for minimizing chroma subcarrier instability caused by a video line scrambling system |
| US6295360B1 (en) | 1997-06-30 | 2001-09-25 | Macrovision Corporation | Method and apparatus to defeat composite video signal protection |
| US6404889B1 (en) * | 1997-06-30 | 2002-06-11 | Macrovision Corporation | Protection of a component video signal |
| US6459795B1 (en) * | 1998-02-26 | 2002-10-01 | Macrovision Corporation | Method and apparatus for enhancing the scrambling of a TV signal via erroneous clamp signals |
| US6253237B1 (en) * | 1998-05-20 | 2001-06-26 | Audible, Inc. | Personalized time-shifted programming |
| US6345099B1 (en) * | 1998-05-22 | 2002-02-05 | S3 Incorporated | System and method for copy protecting computer graphics |
| US6285774B1 (en) | 1998-06-08 | 2001-09-04 | Digital Video Express, L.P. | System and methodology for tracing to a source of unauthorized copying of prerecorded proprietary material, such as movies |
| US6208737B1 (en) * | 1998-07-07 | 2001-03-27 | General Instruments Corporation | Method and apparatus for television signal scrambling using the replacement of synchronizing and color subcarrier signals with an alternative time base inherent in a QPSK audio subcarrier |
| US6711261B1 (en) * | 1998-07-22 | 2004-03-23 | Macrovision Corp | Enhancing concealment in the presence of fine mistuning for various TV scrambling techniques |
| US6839433B1 (en) | 1998-07-22 | 2005-01-04 | Macrovision Corporation | Method and apparatus for generating a signal that defeats illegal cable decoders |
| BR9912312A (pt) * | 1998-07-22 | 2001-05-08 | Macrovision Corp | Método e aparelho para gerar um sinal que anula os decodificadores a cabo ilegais |
| BR9912194A (pt) * | 1998-07-22 | 2001-04-10 | Macrovision Corp | Aprimoramento da ocultação na presença de desvio de sintonia fina para várias técnicas de mistura |
| US6424716B1 (en) * | 1998-12-15 | 2002-07-23 | Macrovision Corp. | Method and apparatus for improved horizontal and vertical overlay signals for greater concealment in modern TV sets |
| US8175977B2 (en) | 1998-12-28 | 2012-05-08 | Audible | License management for digital content |
| ATE557531T1 (de) | 1999-01-15 | 2012-05-15 | Rovi Solutions Corp | Verfahren und gerät zum verschlüsseln von hochauflösenden fernsehsignalen |
| US6950520B1 (en) | 1999-01-26 | 2005-09-27 | Macrovision Corporation | Method and apparatus for carrying data in a video signal so that the data is not recorded |
| JP4395920B2 (ja) * | 1999-05-14 | 2010-01-13 | ソニー株式会社 | 映像信号出力装置、及び映像信号入力装置 |
| US6983050B1 (en) | 1999-10-20 | 2006-01-03 | Microsoft Corporation | Methods and apparatus for protecting information content |
| US6996236B1 (en) | 1999-10-20 | 2006-02-07 | Microsoft Corporation | Methods and apparatus for protecting signals transmitted between a source and destination device over multiple signal lines |
| US20020114465A1 (en) * | 2000-01-05 | 2002-08-22 | Shen-Orr D. Chaim | Digital content delivery system and method |
| US6622103B1 (en) * | 2000-06-20 | 2003-09-16 | Formfactor, Inc. | System for calibrating timing of an integrated circuit wafer tester |
| US7050698B1 (en) * | 2000-08-15 | 2006-05-23 | Macrovision Corporation | Method and apparatus for synthesizing or modifying a copy protection signal using a lowered signal level portion |
| US8285991B2 (en) * | 2000-10-25 | 2012-10-09 | Tecsec Inc. | Electronically signing a document |
| US7178030B2 (en) * | 2000-10-25 | 2007-02-13 | Tecsec, Inc. | Electronically signing a document |
| US7356051B2 (en) * | 2001-01-24 | 2008-04-08 | Broadcom Corporation | Digital visual interface with audio and auxiliary data cross reference to related applications |
| US20030009730A1 (en) * | 2001-06-16 | 2003-01-09 | Chen Michael Y. | Enhanced platform based SOC design including exended peripheral selection and automated IP customization facilitation |
| US7979914B2 (en) * | 2001-06-25 | 2011-07-12 | Audible, Inc. | Time-based digital content authorization |
| US7209557B2 (en) * | 2001-10-18 | 2007-04-24 | Lenovo Singapore Pte, Ltd | Apparatus and method for computer screen security |
| US7236683B2 (en) * | 2001-11-15 | 2007-06-26 | Macrovision Corporation | Method and apparatus for providing or enhancing copy protection by adding selected negative-going and positive-going pulses in a video signal HBI |
| US20050111661A1 (en) * | 2002-02-01 | 2005-05-26 | Arie Wijnen | Anti-copy protection for a video signal |
| GB2390247B (en) * | 2002-06-28 | 2006-04-12 | Dwight Cavendish Systems Ltd | An improved method and apparatus for providing an anti-copy video signal |
| JP4214454B2 (ja) * | 2002-12-13 | 2009-01-28 | ソニー株式会社 | 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム |
| GB0312985D0 (en) * | 2003-06-05 | 2003-07-09 | Dwight Cavendish Systems Ltd | Digital processing disruption systems |
| US20040258241A1 (en) * | 2003-06-23 | 2004-12-23 | Chien-Liang Chang | Processing method and device for image encryption and decryption |
| EP1680887A4 (en) * | 2003-10-16 | 2013-06-26 | Maxxian Technology Inc | METHOD AND SYSTEM FOR DETECTING AND PREVENTING UNAUTHORIZED SIGNAL USE IN A CONTENT DELIVERY NETWORK |
| US8191160B2 (en) * | 2003-10-16 | 2012-05-29 | Rene Juneau | Method and system for auditing and correcting authorization inconsistencies for reception equipment in a content delivery network |
| GB2419220B (en) * | 2004-10-13 | 2009-06-03 | Dwight Cavendish Systems Ltd | Audio copy protection system |
| US8671457B2 (en) * | 2004-10-15 | 2014-03-11 | Maxxian Technology Inc. | Method and system for identifying and correcting location discrepancies for reception equipment in a content delivery network |
| US20060140277A1 (en) * | 2004-12-28 | 2006-06-29 | Ju Chi-Cheng | Method of decoding digital video and digital video decoder system thereof |
| US8601590B2 (en) * | 2006-04-27 | 2013-12-03 | Panasonic Corporation | Content distribution system |
| US8842352B2 (en) * | 2006-08-17 | 2014-09-23 | Texas Instruments Incorporated | Method to improve scan-line alignment by adjusting the pixel rate |
| JP2010193119A (ja) * | 2009-02-18 | 2010-09-02 | Oki Electric Ind Co Ltd | 画像情報盗取の防止方法、及び、当該防止方法を実現するためのグラフィックコントローラ |
| US7952508B2 (en) * | 2009-09-02 | 2011-05-31 | Conexant Systems, Inc. | Noise-shaped scrambler for reduced out-of-band common-mode interference |
| US8395428B2 (en) * | 2010-09-30 | 2013-03-12 | St-Ericsson Sa | Reference clock sampling digital PLL |
| EP2797334A1 (en) | 2013-04-26 | 2014-10-29 | Nagravision S.A. | Method and device to embed watermark in uncompressed video data |
| EP2797335A1 (en) | 2013-04-26 | 2014-10-29 | Nagravision S.A. | Method to watermark a compressed content encrypted by at least one content key |
| CN104853212B (zh) * | 2015-05-05 | 2018-02-16 | 福州瑞芯微电子股份有限公司 | 一种视频解码器缓存高效率处理的装置及其方法 |
| WO2020135955A1 (en) * | 2018-12-27 | 2020-07-02 | Ams International Ag | Filters for removing disturbances from signals |
| KR102170912B1 (ko) * | 2019-05-15 | 2020-10-28 | 한국과학기술원 | 얼굴 피부 컬러 판정을 위한 인물 영상 촬영 용 컬러 팔레트 및 그를 이용한 방법 및 장치 |
| TWI758675B (zh) * | 2019-12-31 | 2022-03-21 | 新唐科技股份有限公司 | 微控制電路及印刷電路板 |
| IT202000004231A1 (it) * | 2020-02-28 | 2021-08-28 | St Microelectronics Srl | Generatore di forme d'onda |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2755333A (en) * | 1950-03-28 | 1956-07-17 | Zenith Radio Corp | Subscription television system |
| US2961481A (en) * | 1954-12-30 | 1960-11-22 | Hammond | Secrecy television |
| US2892882A (en) * | 1955-02-21 | 1959-06-30 | Paramount Pictures Corp | Television secrecy system with width modulated synchronizing pulses |
| US3717206A (en) * | 1970-11-02 | 1973-02-20 | Skiatron Elect & Tele | Scrambled television |
| US4325079A (en) * | 1980-06-09 | 1982-04-13 | Little William D | Secure video transmission system |
| JPS5768981A (en) * | 1980-10-16 | 1982-04-27 | Marantz Japan Inc | Scramble system for television signal |
| JPS58119287A (ja) * | 1982-01-07 | 1983-07-15 | Pioneer Video Corp | パイロツトバ−スト除去指令信号発生回路 |
| FR2524240A1 (fr) * | 1982-03-24 | 1983-09-30 | Radiotechnique | Circuit analogique de decryptage pour systeme de transmission d'emissions cryptees de television et systeme de transmission d'emissions cryptees comprenant un tel circuit |
| US4523228A (en) * | 1983-02-15 | 1985-06-11 | Scientific Atlanta Inc. | Sync suppression scrambling of television signals for subscription TV |
| US4594609A (en) * | 1983-06-30 | 1986-06-10 | Viewstar Inc. | Scrambling system for television video signal |
| CH662229A5 (de) * | 1983-10-11 | 1987-09-15 | Rediffusion Ag | Verfahren zum uebermitteln von nur von einem beschraenkten benutzerkreis benutzbaren fernsehsignalen. |
| BE903993A (fr) * | 1985-01-09 | 1986-05-02 | Technical Developments And Inv | Procedes et dispositifs d'analyse et de reconnaissance du code de cryptage d'emissions de television. |
| US4689660A (en) * | 1985-03-30 | 1987-08-25 | Nec Corporation | Video signal storage apparatus for NTSC system |
| JPS6369394A (ja) * | 1986-09-11 | 1988-03-29 | Toshiba Corp | デジタルテレビジヨン受像機の色信号復調回路 |
| JPH07123304B2 (ja) * | 1986-09-11 | 1995-12-25 | 株式会社東芝 | デジタルテレビジヨン受像機の色信号復調回路 |
| US4736420A (en) * | 1986-09-19 | 1988-04-05 | M/A-Com Government Systems, Inc. | Video scrambling by segmenting video information lines |
| DE3715080A1 (de) * | 1987-05-06 | 1988-11-17 | Siemens Ag | Verfahren zur erhoehung der verschluesselungssicherheit von digitalen bildsignalen |
| JPS6486783A (en) * | 1987-09-29 | 1989-03-31 | Toshiba Corp | Transmission system for television signal |
| US4901349A (en) * | 1987-12-31 | 1990-02-13 | Communications Satellite Corporation | Time dispersal encryption of TV signals |
| JPH01229584A (ja) * | 1988-03-10 | 1989-09-13 | Toshiba Corp | 多重化信号受信装置 |
| US4916736A (en) * | 1988-06-07 | 1990-04-10 | Macrovision Corporation | Method and apparatus for encrypting and decrypting time domain signals |
| CA1322241C (en) * | 1988-07-22 | 1993-09-14 | Hisafumi Motoe | Moving detection circuit |
| US5058157A (en) * | 1989-09-06 | 1991-10-15 | Macrovision Corporation | Method and apparatus for encrypting and decrypting time domain signals |
| US5003592A (en) * | 1990-04-05 | 1991-03-26 | Pires H George | Scrambling video by time shifting |
| US5103296A (en) * | 1990-04-30 | 1992-04-07 | U.S. Philips Corporation | Color television system having adaptive filters in the transmitter encoder and in the receiver decoder |
| JPH0416084A (ja) * | 1990-05-10 | 1992-01-21 | Pioneer Electron Corp | テレビジョン信号のスクランブル方法及び装置 |
| US5146496A (en) * | 1991-06-13 | 1992-09-08 | General Instrument Corporation | Method and apparatus for enhancing the security of a scrambled television signal |
| US5161188A (en) * | 1991-07-19 | 1992-11-03 | Pires H George | Scrambling video by horizontal and vertical time shifting |
| US5212723A (en) * | 1991-08-08 | 1993-05-18 | Macrovision Corp. | Burst phase correction system for video descrambling |
| US5374964A (en) * | 1993-08-04 | 1994-12-20 | Matsushita Electric Corporation Of America | Circuit and method for controlling abnormally slow transitions in color television signals |
-
1992
- 1992-10-22 AU AU27219/92A patent/AU658014B2/en not_active Ceased
- 1992-11-12 CA CA002082675A patent/CA2082675C/en not_active Expired - Fee Related
- 1992-11-13 DE DE69233682T patent/DE69233682T2/de not_active Expired - Lifetime
- 1992-11-13 SG SG1996009719A patent/SG48440A1/en unknown
- 1992-11-13 AT AT02007749T patent/ATE291814T1/de not_active IP Right Cessation
- 1992-11-13 EP EP92119481A patent/EP0543294B9/en not_active Expired - Lifetime
- 1992-11-13 DE DE69233174T patent/DE69233174T2/de not_active Expired - Fee Related
- 1992-11-13 TW TW081109076A patent/TW206299B/zh not_active IP Right Cessation
- 1992-11-13 AT AT02007748T patent/ATE354256T1/de not_active IP Right Cessation
- 1992-11-13 EP EP02007748A patent/EP1233620B1/en not_active Expired - Lifetime
- 1992-11-13 EP EP02007749A patent/EP1233621B1/en not_active Expired - Lifetime
- 1992-11-13 AT AT92119481T patent/ATE248482T1/de not_active IP Right Cessation
- 1992-11-13 ES ES92119481T patent/ES2206442T3/es not_active Expired - Lifetime
- 1992-11-13 DE DE69233495T patent/DE69233495T2/de not_active Expired - Fee Related
- 1992-11-16 BR BR929204414A patent/BR9204414A/pt not_active IP Right Cessation
- 1992-11-18 KR KR1019920021608A patent/KR950009457B1/ko not_active IP Right Cessation
- 1992-11-19 JP JP4310572A patent/JP2823756B2/ja not_active Expired - Fee Related
- 1992-11-19 MX MX9206694A patent/MX9206694A/es not_active IP Right Cessation
- 1992-11-19 CN CN92113045A patent/CN1035652C/zh not_active Expired - Fee Related
-
1994
- 1994-02-28 US US08/202,349 patent/US5438620A/en not_active Expired - Lifetime
-
1995
- 1995-01-18 AU AU10276/95A patent/AU685198B2/en not_active Ceased
- 1995-01-18 AU AU10273/95A patent/AU685545B2/en not_active Ceased
- 1995-01-18 AU AU10271/95A patent/AU685543B2/en not_active Ceased
- 1995-01-18 AU AU10272/95A patent/AU685544B2/en not_active Ceased
- 1995-01-18 AU AU10274/95A patent/AU685197B2/en not_active Ceased
- 1995-01-18 AU AU10270/95A patent/AU685542B2/en not_active Ceased
- 1995-01-18 AU AU10275/95A patent/AU685546B2/en not_active Ceased
- 1995-01-18 AU AU10277/95A patent/AU685199B2/en not_active Ceased
- 1995-03-08 US US08/401,014 patent/US5608799A/en not_active Expired - Lifetime
- 1995-03-08 US US08/401,016 patent/US5581307A/en not_active Expired - Lifetime
- 1995-03-08 US US08/400,833 patent/US5504815A/en not_active Expired - Lifetime
- 1995-03-08 US US08/401,015 patent/US5841863A/en not_active Expired - Lifetime
- 1995-03-08 US US08/400,832 patent/US5579390A/en not_active Expired - Lifetime
- 1995-03-08 US US08/400,831 patent/US5844988A/en not_active Expired - Lifetime
-
1996
- 1996-10-02 JP JP26211596A patent/JP3413026B2/ja not_active Expired - Fee Related
- 1996-10-28 CN CN96120360A patent/CN1110201C/zh not_active Expired - Fee Related
- 1996-10-28 CN CN96120364A patent/CN1119899C/zh not_active Expired - Fee Related
- 1996-10-28 CN CN96120359A patent/CN1098595C/zh not_active Expired - Fee Related
- 1996-10-28 CN CN96120361A patent/CN1130912C/zh not_active Expired - Fee Related
- 1996-10-28 CN CN96120363A patent/CN1102323C/zh not_active Expired - Fee Related
- 1996-10-28 CN CNB961203625A patent/CN1148065C/zh not_active Expired - Fee Related
-
1998
- 1998-12-22 HK HK98114596A patent/HK1013384A1/xx not_active IP Right Cessation
- 1998-12-22 HK HK02109390.5A patent/HK1047841A1/zh unknown
- 1998-12-22 HK HK02109389.8A patent/HK1047840A1/zh unknown
-
1999
- 1999-08-23 JP JP11235817A patent/JP3135895B2/ja not_active Expired - Fee Related
- 1999-08-23 JP JP23581699A patent/JP3410397B2/ja not_active Expired - Fee Related
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2206442T3 (es) | Metodo y aparato para codificar y decodificar de forma entremezclada señales de video con llenado de bordes. | |
| RU2106760C1 (ru) | Способ шифрации и дешифрации телевизионных сигналов и система шифрации телевизионного сигнала | |
| CA1153103A (en) | Scrambling and unscrambling video signals in a pay tv system | |
| US4901349A (en) | Time dispersal encryption of TV signals | |
| CA2235097C (en) | Method and apparatus for scrambling and descrambling of video signals with edge fill |