KR950006443Y1

KR950006443Y1 - Lead frame

Info

Publication number: KR950006443Y1
Application number: KR92008260U
Authority: KR
Inventors: 이래정
Original assignee: 문정환; 금성일렉트론 주식회사
Priority date: 1992-05-14
Filing date: 1992-05-14
Publication date: 1995-08-10
Also published as: KR930026526U

Abstract

내용 없음.No content.

Description

Leadframes for Semiconductor Packages

제 1a, b 도는 종래 일반적인 반도체 패키지용 리드프레임의 구조를 보인 평면도 및 제 1a 도의 A-A선 단면도.1A and 1B are a plan view showing the structure of a conventional lead frame for a semiconductor package and a cross-sectional view taken along the line A-A of FIG.

제 2a, b 도는 본 고안 반도체 패키지용 리드프레임의 제 1 실시예를 보인 도면으로서, 제 2a 도는 평면도, 제 2b 도는 제 2a 도의 B-B선 단면도.2A and 2B show a first embodiment of a lead frame for a semiconductor package according to the present invention, in which FIG. 2A is a plan view, and FIG. 2B is a sectional view taken along line B-B in FIG.

제 3a, b 도는 본 고안 반도체 패키지용 리드프레임의 제 2 실시예를 보인 도면으로서, 제 3a 도는 평면도, 제 3b 도는 제 3a 도의 C-C선 단면도.3A and 3B show a second embodiment of a lead frame for a semiconductor package of the present invention, and FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view taken along line C-C in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 1' : 사이드레일(Side Rail) 2 : 다이패드(Die Pad)1, 1 ': Side Rail 2: Die Pad

10, 10' : 타이바(Tie Bar)10, 10 ': tie bar

본 고안은 반도체 패키지 제조에 사용되는 리드프레임(Lead Frame)의 다이패드 다운셋(Die Pad Down-Set)구조에 관한 것으로, 특히 대용량의 메모리 디바이스(Memory Device) 패키징(Packaging)에 사용되는 리드프레임에 있어서, 반도체칩이 부착고정되는 다이패드와 사이드레일(Side Rail)을 연결하는 타이바(Tie bar)를 그와 직각방향으로 절곡형성하여 다운셋 함으로써 다이패드의 면적증가로 인한 다이패드 다운셋의 곤란성을 해소한 반도체 패키지용 리드프레임에 관한 것이다.The present invention relates to a die pad down-set structure of a lead frame used for manufacturing a semiconductor package, and in particular, a lead frame used for packaging a large-capacity memory device. The die pad downset is formed by increasing the area of the die pad by downsetting the tie bar connecting the die pad to which the semiconductor chip is attached and the side rail to the side rail. The present invention relates to a lead frame for a semiconductor package that eliminates the difficulty of the.

일반적으로 사용되는 반도체 패키지용 리드프레임은 제 1a, b 도에 도시한 바와 같이 사이드레일(1)(1')의 내측에 반도체칩이 부착고정되는 다이패드(2)가 그 다이패드(2)가 그 다이패드(2)와, 사이드레일(1)(1')을 연결하는 타이바(3)(3')에 의하여 지지되어 있고, 상기 반도체칩에 와이어본딩되는 다수개의 인너리드(inner lead)(4) 및 아웃리드(Out Lead)(5)는 댐바(Dam Bar)(6)에 의하여 지지된 구조로 되어 있다.A lead pad for a semiconductor package generally used includes a die pad 2 having a semiconductor chip fixed to the inside of side rails 1 and 1 'as shown in FIGS. 1A and 1B. A plurality of inner leads supported by the die pad 2 and tie bars 3 and 3 'connecting the side rails 1 and 1' and wire-bonded to the semiconductor chip. 4 and the out lead 5 have a structure supported by a dam bar 6.

도면중 미설명 부호 7은 록킹홀(Locking Hole), 8은 피시테일(Fish Tail), 9는 레일홀(Rail Hole)을 각각 보인 것이다.In the drawings, reference numeral 7 denotes a locking hole, 8 denotes a fish tail, and 9 denotes a rail hole.

상기와 같이 구성된 리드프레임에 있어서는 다이패드(2)에 부착고정된 칩과, 인너리드(4)를 금속와이어로 접속하여 전기적으로 연결시키는 와이어본딩 공정시의 접속불량을 방지하고, 금속와이어의 길이를 짧게하여 칩의 전기적인 특성을 향상시킬 수 있도록 다이패드(2)를 리드프레임의 평면을 기준으로 일정간격 하측에 위치하도록 형성하게 되는 바, 이를 일반적으로 다이패드 다운셋이라고 칭하고 있으며, 종래의 다운셋 구조가 제 1b 도에 도시되어 있다.In the lead frame configured as described above, the connection failure during the wire bonding process in which the chip attached to the die pad 2 and the inner lead 4 are electrically connected by connecting with the metal wire is prevented, and the length of the metal wire is prevented. In order to improve the electrical characteristics of the chip by shortening the die pad (2) is formed so as to be located below a certain interval relative to the plane of the lead frame, which is generally referred to as a die pad downset, The downset structure is shown in FIG. 1B.

도면에 도시한 바와 같이, 종래의 다이패드 다운셋 구조는 다이패드(2)를 지지하는 타이바(3)(3')의 일측부(3a)를 수직하방으로 절곡형성한 구조로 되어 있는 바, 리드프레임 평면을 기준으로 Y축방향 타이바일 경우는 Y축과 평행하게, X축방향 타이바일 경우에는 X축과 평행하게 다운셋 하도록 되어있다.As shown in the figure, the conventional die pad downset structure is formed by bending one side portion 3a of the tie bars 3 and 3 'supporting the die pad 2 in a vertically downward direction. In the case of a tie bar in the Y axis with respect to the lead frame plane, the axis is set to be parallel to the Y axis, and in the case of the X axis tie bar, it is downset parallel to the X axis.

그러나, 상기한 바와 같은 종래의 다이패드 다운셋 구조는 다이패드(2)의 양측변에서 사이드레일(1)(1')까지의 거리가 가까운, 즉 타이바(3)(3')의 길이가 짧은 리드프레임의 경우(예컨대, 대용량의 메모리 디바이스의 경우에는 칩의 사이즈가 큰 관계로 리드프레임의 다이패드(2) 면적이 증가되어 다이패드(2)와 사이드레일(1)(1')간의 거리가 좁아지게 된다)에는 타이바(3)(3')와 평행하게 다운셋 하기가 곤란해지는 단점이 있는 것이었다.However, the conventional die pad downset structure as described above has a short distance from both sides of the die pad 2 to the side rails 1, 1 ', that is, the length of the tie bars 3, 3'. Leadframes (e.g., in the case of a large memory device, the area of the diepad 2 of the leadframe is increased due to the large size of the chip, so that the diepad 2 and the side rails 1 and 1 '). The distance between them becomes narrow), which is difficult to downset in parallel with the tie bars 3 (3 ').

본 고안은 상기한 바와 같은 단점을 해소하기 위하여 안출한 것으로 반도체칩이 부착고정되는 다이패드와 사이드레일의 사이에 위치하면서 일측이 사이드레일에 연결되고 타측이 다이패드에 연결되는 타이바를 상기 사이드레일과 평행한 방향으로 연장 형성함과 아울러, 상기 다이패드가 상기 사이드레일 보다 낮게 형성되도록 다운셋 함으로써 다이패드의 면적증가로 인한 다이패드 다운셋의 곤란성을 해소한 반도체 패키지용 리드프레임을 제공하는데 목적을 두고 있다.The present invention devised to solve the above-mentioned disadvantages, the tie bar is located between the side of the die pad and the side rail to which the semiconductor chip is fixed and connected to the side rail and the other side of the tie bar connected to the die pad. In order to provide a lead frame for a semiconductor package that extends in a direction parallel to the direction of the die and downsets the die pad to be lower than the side rails, thereby eliminating the difficulty of the die pad downset due to an increase in the area of the die pad. Leave.

이하에서는 상기한 바와같은 본 고안에 의한 반도체 패키지용 리드프레임을 첨부한 도면에 의거하여 보다 상세히 설명하겠다.Hereinafter, the lead frame for a semiconductor package according to the present invention as described above will be described in more detail with reference to the accompanying drawings.

제 2a, b 도는 본 고안에 의한 반도체 패키지용 리드프레임의 구조를 보인 평면도 및 (a)의 B-B선 단면도로서, 이에 도시한 바와 같이, 본 고안에 의한 반도체 패키지용 리드프레임에 있어서, 반도체칩이 부착 고정되는 다이패드(2)와 사이드레일(1)(1')의 사이에 위치하면서 일측이 사이드레일(1)(1')에 연결되고 타측이 다이패드(2)에 연결되는 타이바(10)(10')를 상기 사이드레일(1)(1')과 평행한 방향으로 연장 형성함과 아울러, 상기 다이패드(2)가 상기 사이드레일(1)(1')보다 낮게 형성되도록 다운셋하여 구성한 것이다.2A and 2B are a plan view showing the structure of a lead frame for a semiconductor package according to the present invention and a cross-sectional view taken along the line BB of (a). As shown therein, in the lead package for semiconductor package according to the present invention, A tie bar positioned between the die pad 2 and the side rails 1 and 1 ′ which are attached and fixed, and having one side connected to the side rails 1 and 1 ′ and the other side connected to the die pad 2 ( 10) 10 'is formed to extend in a direction parallel to the side rails 1, 1' and down so that the die pad 2 is formed lower than the side rails 1, 1 '. It is composed of three.

상기 타이바(10)(10')의 일측은 사이드레일(1)(1')의 중간 부위에 각각 연결하고, 상기 타이바(10)(10')의 타측은 상기 다이패드(2)의 측면 부위에 각각 연결한다.One side of the tie bars 10, 10 ′ is connected to the middle portions of the side rails 1, 1 ′, respectively, and the other side of the tie bars 10, 10 ′ is of the die pad 2. Connect to each side.

이와 같이 구성되는 본 고안에 의한 반도체 패키지용 리드프레임에 의하면 다이패드 사이즈가 커져야 하는 대형 메모리 디바이스의 경우 다운셋 에어리어를 확보하기 위한 사이드레일간의 치수를 확대하지 않아도 되므로 패키지 사이즈를 컴팩트(Compact)화 할 수 있는 효과가 있고, 또한 타이바를 X축 방향으로 길게 형성할수 있으므로 타이버 로크 효과가 있으며, 이는 타이바를 Y축 방향으로 평행하게 할 경우의 피시테일 처리를 할 수 없는 좁은공간(다이패드에서 사이드레일간의 공간)에 매우 효과적이다.According to the lead frame for a semiconductor package according to the present invention configured as described above, in the case of a large memory device requiring a larger die pad size, the size of the side rail for securing the downset area does not need to be increased, thereby making the package size compact. There is an effect that can be done, and the tie bar can be formed long in the X-axis direction, so there is a tie lock effect, which is a narrow space where fish tail cannot be processed when the tie bar is parallel to the Y-axis direction. It is very effective for the space of side rail).

한편, 제 3a, b 도는 본 고안에 의한 반도체 패키지용 리드프레임의 다른 실시예를 보인 평면도 및 제 3a 도의 C-C선 단면도로서, 이에 도시한 바와 같이, 실시예는 타이바(10)(10')를 상기 사이드레일(1)(1')과 평행한 방향으로 연장 형성함과 아울러, 상기 다이패드(2)가 상기 사이드레일(1)(1')의 측면 부위에 각각 연결하고, 상기 타이바(10)(10')의 타측은 상기 다이패드(2)의 중간 부위에 각각 연결한 구조이며, 그외 여타구성 및 작용효과는 상술한 일실시예와 동일하므로 동일부호를 부여하고, 상세한 설명은 생략한다.3A and 3B are a plan view showing another embodiment of a lead frame for a semiconductor package according to the present invention, and a cross-sectional view taken along line CC of FIG. 3A, and as shown therein, the embodiment includes tie bars 10 and 10 '. Is formed extending in a direction parallel to the side rail (1) (1 '), and the die pad (2) is connected to the side portions of the side rail (1) (1'), respectively, and the tie bar The other side of (10) and (10 ') is a structure connected to the intermediate portion of the die pad (2), and the other configurations and effects are the same as the above-described embodiment and the same reference numerals, and detailed description Omit.

Claims

In the lead frame for a semiconductor package, one side is connected to the side rails (1) (1 ') and the other side is located between the die pad (2) to which the semiconductor chip is fixed and the side rails (1) (1'). The tie frame (10) (10 ') connected to the die pad (2) is a lead frame for a semiconductor package characterized in that the downset to be formed lower than the side rail (1) (1').

According to claim 1, One side of the tie bar (10, 10 ') is connected to the middle portion of the side rail (1) (1'), respectively, The other side of the tie bar (10) (10 ') is Lead frame for a semiconductor package, characterized in that connected to the side portions of the die pad (2), respectively.

According to claim 1, One side of the tie bar 10, 10 'is connected to the side portions of the side rails (1) (1'), respectively, The other side of the tie bar (10, 10 ') is A lead frame for a semiconductor package, characterized in that connected to the middle portion of the die pad (2), respectively.