KR960004872Y1 - Lead frame structure of plastic quad flat package - Google Patents
Lead frame structure of plastic quad flat package Download PDFInfo
- Publication number
- KR960004872Y1 KR960004872Y1 KR2019960002078U KR19960002078U KR960004872Y1 KR 960004872 Y1 KR960004872 Y1 KR 960004872Y1 KR 2019960002078 U KR2019960002078 U KR 2019960002078U KR 19960002078 U KR19960002078 U KR 19960002078U KR 960004872 Y1 KR960004872 Y1 KR 960004872Y1
- Authority
- KR
- South Korea
- Prior art keywords
- leads
- semiconductor chip
- lead frame
- die pad
- rectangular
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
내용없음.None.
Description
제1도는 일반적인 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조를 예시한 평면도.1 is a plan view illustrating a lead frame structure of a general plastic quad flat package.
제2도는 직사각형 다이를 일반적인 플라스틱 쿼드 플랫 패키지의 리드 프레임 위에 본딩한 상태를 보인 평면도.2 is a plan view showing a rectangular die bonded onto a lead frame of a typical plastic quad flat package.
제3도는 직사각형 다이를 붙이기 위한 종래의 변형된 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조를 예시한 평면도.3 is a plan view illustrating a lead frame structure of a conventional modified plastic quad flat package for attaching rectangular dies.
제4도는 직사각형 다이를 붙이기 위한 종래의 다른 변형된 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조를 예시한 평면도.4 is a plan view illustrating a lead frame structure of another conventional modified plastic quad flat package for attaching a rectangular die.
제5도는 직사각형 다이를 붙이기 위한 본 고안의 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조를 예시한 평면도.5 is a plan view illustrating a lead frame structure of the plastic quad flat package of the present invention for attaching a rectangular die.
제6도는 제5도에 도시된 플라스틱 쿼드 플랫 패키지의 리드프레임 위에 직사각형 다이를 본딩한 상태를 보인 평면도.FIG. 6 is a plan view of a rectangular die bonded to a leadframe of the plastic quad flat package shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 다이 패드 12 : 내부 리드11: die pad 12: internal lead
13 : 지지대 14 : 반도체 칩13: support 14: semiconductor chip
15 : 와이어 16 : 외부 리드15 wire 16: external lead
17 : I/O 패드 20 : 리드 프레임17: I / O pad 20: lead frame
본 고안은 직사각형 모양을 가진 반도체 칩인 다이(Die) 또는 베어칩(Bare chip)을 탑재하기 위한 플라스틱 쿼드 플랫 패키지(Plastic Quad-flat Package : 이하, PQFP라 칭함)의 리드프레임 구조에 관한 것이다.The present invention relates to a lead frame structure of a plastic quad-flat package (hereinafter referred to as PQFP) for mounting a die or bare chip, which is a semiconductor chip having a rectangular shape.
일반적으로 ASIC용 반도체 칩 또는 집적도가 높은 메모리 등은 I/O 패드(Input/Output pad)의 수가 증가되어 100∼300개 정도를 가지며, 이에 의해 I/O 패드는 반도체 칩의 4개의 모든 모서리 주위에 둘러져 형성된다.In general, ASIC semiconductor chips or high-density memories, etc., increase the number of I / O pads (Input / Output pads) to about 100 to 300, whereby the I / O pads are located around all four corners of the semiconductor chip. Formed around.
패키지의 리드 갯수는 반도체 칩의 I/O 패드의 갯수에 대해 1 : 1 이상이 되어야 하므로, 상기 I/O 패드가 많은 갯수이고 칩의 4개의 모든 모서리 주위에 둘러져 형성된 반도체 칩은 주로 표면 실장형의 플라스틱 쿼드 플랫 패키지(PQFP)로 탑재한다.Since the number of leads of the package should be equal to or greater than 1: 1 for the number of I / O pads of the semiconductor chip, the semiconductor chip formed by the number of the I / O pads and surrounding all four corners of the chip is mainly surface mounted. In a plastic quad flat package (PQFP).
상기 PQFP는 정사각형의 형태를 이루어 듀얼 인 라인 패키지(Dual-In Line Package : DIP)등과 같은 다른 형태의 패키지에 비해 많은 수의 리드를 가지므로, 많은 I/O 패드를 갖는 반도체 칩을 탑재하기에 적합하다.Since the PQFP has a square shape and has a larger number of leads than other types of packages such as a dual-in line package (DIP), it is difficult to mount a semiconductor chip having many I / O pads. Suitable.
또한, 상기 PQFP용 리드 프레임의 다이패드는, 리드들을 4변에 동일한 갯수로 배열형성하기 위해서 정사각형 구조로 형성된다.In addition, the die pad of the lead frame for PQFP is formed in a square structure in order to form the same number of leads on four sides.
이러한 PQFP의 제작순서는 반도체 칩을 리드프레임의 다이 패드 위에 접착제를 사용하여 붙인 후, 칩의 본딩 패드와 리드 프레임 사이를 와이어 본딩 한 후, 플라스틱 몰딩(Molding) 및 리드 플레이팅(Plating), 트리밍(Trimming), 포밍(Foming)의 공정을 거친다.The manufacturing procedure of the PQFP is to attach the semiconductor chip to the die pad of the lead frame using an adhesive, wire bond between the chip bonding pad and the lead frame, and then plastic molding, lead plating and trimming. (Trimming, Foaming)
이와같은 공정들에 의해 제작된 PQFP용 리드 프레임(10) 구조는 제1도에 도시된 바와 같이 크게 다이패드(1), 내부 및 외부 리드(2)(6) 및 지지대(3)들로 이루어진다.The lead frame 10 structure for the PQFP fabricated by these processes consists of a die pad 1, inner and outer leads 2, 6, and supports 3, as shown in FIG. .
상기에서 외부 리드(6)의 폭과 간격은 JEDEC 표준화에 의거하고, 내부 리드(2)의 폭과 간격은 리드의 가공도에 의존한다.In the above, the width and spacing of the outer lead 6 are based on JEDEC standardization, and the width and spacing of the inner lead 2 depend on the degree of workability of the lead.
반도체 칩(4)이 올려질 다이패드(1)는 정사각형 구조로서 네 개의 모서리에 연결되어 있는 지지대(Tie-bar : 3)에 의해 지지된다.The die pad 1 on which the semiconductor chip 4 is to be mounted is supported by a support (Tie-bar) 3 that is connected to four corners in a square structure.
그러나, 제조된 반도체 ASIC칩의 형태가 직사각형일때, 기존의 정사각형 구조의 다이패드를 가진 리드 프레임을 사용하기가 곤란하여 리드 프레임을 수정할 필요가 있다.However, when the manufactured semiconductor ASIC chip is rectangular in shape, it is difficult to use a lead frame having a die pad having a conventional square structure, and thus, it is necessary to modify the lead frame.
예로서, 제2도는 I/O 패드(도시되지 않음)가 긴변 즉, 좌측변 및 우측변에 다수 배열 형성되고, 짧은 변 즉, 상변 및 하변에 적은 수가 배열 형성된 직사각형의 반도체 칩(4)을 PQFP용 리드 프레임(10)의 다이 패드(1)에 탑재한 도면이다.For example, FIG. 2 shows a rectangular semiconductor chip 4 in which a plurality of I / O pads (not shown) are formed on the long side, that is, the left side and the right side, and a small number is arranged on the short side, that is, the upper side and the lower side. It is a figure mounted on the die pad 1 of the lead frame 10 for PQFP.
상기에서 다이 패드(1)는 반도체 칩(4) 보다 크므로, 반도체 칩(4)의 I/O 패드들과 내부 리드(2)의 이격거리는 상하변에 위치하는 것 보다 좌우측변에 위치하는 것이 더 길다.Since the die pad 1 is larger than the semiconductor chip 4, the separation distance between the I / O pads of the semiconductor chip 4 and the internal lead 2 is located on the left and right sides rather than on the upper and lower sides. Longer.
그러므로, I/O 패드와 내부 리드(2) 사이를 연결하는 와이어(5)의 길이는 일정하지 않고 상하변 사이를 연결하는 것이 좌우측변 사이를 연결하는 것 보다 더 길게 된다.Therefore, the length of the wire 5 connecting between the I / O pad and the inner lead 2 is not constant, and the connection between the upper and lower sides becomes longer than the connection between the left and right sides.
따라서, 와이어의 길이가 일정하지 않으므로 본딩하기 어려우며, 또한 좌우측변의 긴 와이어는 몰딩시 다이패드와 접촉되어 단락되기 쉽다.Therefore, since the length of the wire is not constant, it is difficult to bond, and the long wires on the left and right sides are easily contacted with the die pad and short-circuited during molding.
그리고, PQFP용 리드 프레임(10) 리드 수는 최소한 반도체 칩(4)의 I/O 패드 수 이상이 되어야 하므로, 반도체 칩(4)의 짧은 상하변에는 좌우측변 보다 적은 수의 I/O 패드가 형성되어 있기 때문에, 와이어 본딩후에 반도체 칩의 짧은 변에 대응된 모서리 부분에 불필요한 리드 즉, 접속되지 않은 리드(No Connection)들이 남게 되고, 다이 패드가 반도체 칩 보다 크므로 PQFP의 크기를 증가시키게 된다.Since the number of leads of the PQFP lead frame 10 should be at least equal to the number of I / O pads of the semiconductor chip 4, fewer I / O pads are formed on the short upper and lower sides of the semiconductor chip 4 than the left and right sides. Since it is formed, unnecessary leads, i.e., no connections, remain in the corner portions corresponding to the short sides of the semiconductor chip after wire bonding, and the die pad is larger than the semiconductor chip, thereby increasing the size of the PQFP. .
제3도는 직사각형의 반도체 칩(4)과 동일한 크기의 다이 패드(1)를 갖는 리드 프레임(10)의 평면도이다.3 is a plan view of a lead frame 10 having a die pad 1 of the same size as a rectangular semiconductor chip 4.
제3도의 점선에 표시된 바와같은 정사각형 다이패드를 사용하지 않고 반도체 칩에 맞추어서 직사각형 타입의 다이패드를 가진 변형된 리드프레임을 사용하는 경우에는 제2도에서의 문제점인 다이패드 사이즈가 커지고 와이어본딩하는 와이어 길이가 일정하지 않다는 문제점을 해결할 수 있다.In the case of using a modified leadframe having a rectangular die pad in accordance with a semiconductor chip without using a square die pad as shown in the dotted line of FIG. 3, the die pad size, which is a problem in FIG. The problem that the wire length is not constant can be solved.
그러나, 직사각형 반도체 칩의 각변에 I/O 패드들이 동일수로 배열형성되어 있지 않고 짧은 변에 비해 긴변측에 I/O 패드가 더 많이 형성되어 있으므로, 각변에 동일수의 리드들이 배열된 리드프레임의 리드들과 와이어본딩하게 되면, 짧은변측의 양측 리드들은 일부가 사용되지 않고 남아있게 된다.However, since the I / O pads are not formed in the same number on each side of the rectangular semiconductor chip and more I / O pads are formed on the long side than the short side, the lead frame in which the same number of leads are arranged on each side When wire bonding with the leads of both ends, both leads of the short side remain unused.
그 이유는 다이패드(1)를 지지하는 지지대(3)가 모서리에 형성되어 있으므로 그 지지대(3)를 건너서 짧은 변의 리드들과 반도체 칩의 긴변측 패드를 와이어 본딩할 수 없기 때문이다.The reason for this is that since the support 3 supporting the die pad 1 is formed at the corner, it is not possible to wire bond the short side leads and the long side pad of the semiconductor chip across the support 3.
또, 내부 리드들이 모서리쪽으로 갈수록 굽는 각이 심해지므로 다이 패드 쪽의 끝 부분이 일정한 이격 거리를 갖도록 하기 위해서는 내부리드의 사이가 매우 좁아지므로 내부 리드들이 단락되기 쉽고, 긴변 측의 내부리드들의 간격과 차이가 있다.In addition, as the inner leads are bent toward the edges, the angle of bending increases, so that the ends of the die pad side have a constant separation distance, so that the inner leads become very narrow, so that the inner leads are easily shorted, and the interval between the inner leads on the long side and There is a difference.
제4도는 직사격형의 반도체 칩(4)과 동일한 크기의 다이 패드(1)를 갖는 다른 리드 프레임(10)의 평면도로서, 제3도에서의 문제점인 짧은변측 내부리드들의 간격이 긴변측에 비해 좁아서 단락되기 쉬운 문제점을 해결하기 위해서 동일한 간격으로 형성시킨 것이다.FIG. 4 is a plan view of another lead frame 10 having a die pad 1 of the same size as the semiconductor chip 4 of the direct firing type, and the distance between the short side inner leads, which is a problem in FIG. In order to solve the problem of narrowing short-circuit is easy to form the same interval.
그러나, 상기 리드 프레임은 리드들이 각 변당 동일한 갯수로 배분되면, 4모서리부분의 내부 리드는 다이 패드의 지지대에 걸리게 되어 사용 못하게 되고, 긴변측은 짧은 변측의 내부리드들의 간격과 동일한 간격으로 형성하면 점선으로 표시한 바와같이 불필요한 공간이 남게 되는 문제점이 있다.However, in the lead frame, when the leads are distributed in the same number of sides, the inner edge of the four corner portions is caught by the support of the die pad, and the lead frame is not used. As indicated by the problem, unnecessary space remains.
한편, 리드들이 긴변측에만 나와있는 직사각형 형태인 DIP(dual-in line package) 타입의 리드 프레임에서 지지대를 다이패드의 각변 중앙에 형성한 경우(일본 발명협회공보 91-8640(91. 6.15))가 있는데, 이는 DIP 타입의 리드프레임으로서, 긴변측으로만 리드들이 배열되기 때문에 리드 수에 한계가 있고, ASIC 칩과 같이 100∼300개 정도의 리드가 필요한 경우에는 적합하지 못한 단점이 있다.On the other hand, when a support is formed at the center of each side of a die pad in a lead-type of a DIP (dual-in line package) type in which the leads are shown only on the long side (Japanese Invention Association Publication No. 91-8640 (91. 6.15)) This is a DIP type lead frame, which has a limit in the number of leads since the leads are arranged only on the long side, and is not suitable when 100 to 300 leads are required, such as an ASIC chip.
또한, 상기한 일본 발명협회공보에서 제시된 다이패드의 각변 중간에 지지대를 연결한 기술을 상하 좌우 4변으로 동일수의 리드를 배치한 PQFP타입에 적용하게 되면, 반도체 칩의 짧은 변측에 대응된 내부리드들의 간격이 긴변측에 대응된 내부리드들의 간격보다 조밀해져 단락의 문제점 및 신호처리의 잡음 유발등의 문제점이 있고, 또 반도체 칩의 긴변측 I/O 패드수에 대응해서 리드프레임의 긴변측 리드수를 맞추게 되면, 짧은변측 리드들은 양측에서 사용하지 않는 여유 리드들이 많아지게 되어 효율적이지 못하고, 전체 사이즈가 커지는 단점이 있다.In addition, when the technique of connecting the support in the middle of each side of the die pad as described in the above-mentioned Japanese Invention Association is applied to the PQFP type in which the same number of leads are arranged on the upper, lower, left, and four sides, the inside corresponding to the short side of the semiconductor chip As the spacing between leads is denser than the spacing between internal leads corresponding to the long side, there are problems such as short circuit and noise generation in signal processing, and long side of lead frame corresponding to the long side I / O pad number of semiconductor chip. When the number of leads is matched, the short side leads have a lot of unused leads which are not used on both sides, which is not efficient, and the overall size increases.
따라서, 본 고안은 상기의 제반 문제점을 해결하기 위해 제안된 것으로, 4방향 모두 동일수의 일부리드가 배당된 리드프레임에 직사각형 반도체 칩을 탑재할 수 있게 하되, 반도체 칩의 I/O 패드수와 리드프레임의 리드수가 동일수인 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조를 제공하는 데 목적이 있다.Accordingly, the present invention has been proposed to solve the above problems, and it is possible to mount a rectangular semiconductor chip in a lead frame to which the same number of leads are allocated in all four directions, but the number of I / O pads of the semiconductor chip An object of the present invention is to provide a lead frame structure of a plastic quad flat package for mounting rectangular dies having the same number of leads of the lead frame.
또한, 내부 리드들의 다이 패드 쪽의 끝 부분이 일정한 이격 거리를 가지면서 인접하는 내부 리드들의 사이를 넓게하여 내부 리드들이 단락되는 것을 방지할 수 있는 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조를 제공하는데 다른 목적이 있다.In addition, the lead frame of the plastic quad flat package for mounting a rectangular die, which can extend the distance between the adjacent inner leads while the end of the die pad side of the inner leads have a constant separation distance to prevent shorting of the inner leads There is another purpose in providing the structure.
상기 목적들을 달성하기 위한 본 고안은, 직사각형 반도체 칩을 탑재하여 4방향 리드수가 동일수인 정사각형 타입의 패키지로 제작하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조에 있어서, 반도체 칩을 탑재하기 위한 다이패드를 직사각형 반도체 칩과 같은 크기의 직사각형으로 형성하고 상기 다이패드를 지지하기 위한 지지대를 그 다이패드의 긴 변 및 짧은 변의 중앙 부분에 연결하며, 상기 다이패드상에 탑재되는 반도체 칩의 I/O 패드수와 동일수의 리드를 배열하되, 그 리드들의 외부리드는 4방향으로 각각 동일수가 되게 배열하고, 내부리드는 상기 다이패드의 짧은변 방향에 대향한 양측부 소정수의 내부리드를 반도체 칩의 긴변측 끝부분에 배열형성된 입/출력 패드들과 와이어 본딩할 수 있도록 상기 다이패드의 긴 변측 양끝부에 대향되게 배열형성하고, 인접하는 내부리드들 간의 간격이 균일하게 배열 형성된 리드프레임 구조를 제공함에 특징이 있다.The present invention for achieving the above object, in the lead frame structure of a plastic quad flat package for manufacturing a rectangular semiconductor chip in a square type package having the same number of four-way lead number, the die pad for mounting the semiconductor chip Is formed into a rectangle having the same size as a rectangular semiconductor chip, and a support for supporting the die pad is connected to the center portion of the long side and the short side of the die pad, and the I / O pad of the semiconductor chip mounted on the die pad. Arrange the same number of leads, and the outer leads of the leads are arranged to be the same in each of four directions, and the inner leads are provided with a predetermined number of inner leads on both sides opposite to the short side direction of the die pad. On both ends of the long side of the die pad for wire bonding with the input / output pads arranged at the ends of the long side. To provide a lead frame structure, the interval is formed uniformly arranged between the inside lid, and to be adjacent to the array direction formed is characterized.
이하, 본 고안의 실시예를 첨부도면에 의거하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제5도는 본 고안에 의한 직사각형 다이를 탑재하기 위한 PQFP의 리드 프레임의 구조를 보여주는 평면도이다.5 is a plan view showing the structure of a lead frame of a PQFP for mounting a rectangular die according to the present invention.
상기 본 고안에 따른 리드 프레임(20)은 탑재하기 위한 직사각형 타입의 반도체 칩과 동일크기(완전한 동일 크기이기 보다는 반도체 칩보다는 미세하게 약간 여유있는 크기가 적당하다)의 직사각형 구조의 다이 패드(11)와, 패키지의 외부로 노출되어 후에 노출된 핀을 이루는 부분인 외부리드(16)와 반도체 칩의 I/O 패드들과 와이어 본딩하기 위한 부분인 내부리드(12)가 각 리드별 일체로 이루어져 반도체 칩의 I/O 패드 갯수와 동일 갯수의 리드들과, 상기 다이패드를 지지하기 위한 지지대(13)들로 이루어진다.The lead frame 20 according to the present invention is a die pad 11 having a rectangular structure of the same size as a rectangular type semiconductor chip for mounting (slightly finer size than a semiconductor chip rather than a completely identical size). And an inner lead 12, which is a part for wire bonding with I / O pads of a semiconductor chip, and an outer lead 16, which is a part of the package, which is exposed to the outside of the package and subsequently exposed. It consists of the same number of leads as the number of I / O pads of the chip, and the supports 13 for supporting the die pads.
상기 본 고안에 따른 리드 프레임(20)이 종래의 리드 프레임구조와 상이한 본 고안의 특징적 부분은, 첫째 다이패드(11)가 직사각형 반도체칩에 대응해서 직사각형 타입으로 구성되며, 둘째 지지대(13)들이 직사각형 구조의 다이 패드(11)의 각 변의 중앙 위치와 접속되어 있고, 셋째 리드수가 반도체 칩의 I/O 패드수와 동일수로 배열형성하되, 외부리드(16)들은 4방향에 균등한 숫자로 분배되고, 내부 리드(12)들은 다이패드(11)의 짧은 변측의 내부리드(12)들중 양측에 있는 소정수를 다이패드(11)의 긴변측 끝부분에 대향하게 배열시켜 직사각형 타입의 반도체칩을 정사각형 타입의 패키지로 제작할 수 있도록 함에 있는 것이다.The characteristic part of the present invention, in which the lead frame 20 according to the present invention is different from the conventional lead frame structure, is characterized in that the first die pad 11 is formed in a rectangular type corresponding to a rectangular semiconductor chip, and the second supports 13 are It is connected to the center position of each side of the die pad 11 of the rectangular structure, and the third lead number is arranged in the same number as the I / O pad number of the semiconductor chip, but the outer leads 16 are equal in number in four directions. The inner leads 12 are arranged in a rectangular semiconductor shape by arranging a predetermined number on both sides of the inner leads 12 on the short side of the die pad 11 so as to face the long side end of the die pad 11. The chip is to be made into a square-type package.
이와 같이, 지지대(20)들의 직사각형 구조의 다이 패드(11) 각 변의 중앙 위치에 접속되므로, 다이 패드(11)의 긴 변, 즉, 좌우 변에 인접하는 소정의 내부 리드(12)들과 접속된 외부 리드(16)들이 짧은 변, 즉, 상하 변의 방향으로 향한다.In this way, since it is connected to the center position of each side of the die pad 11 of the rectangular structure of the support 20, it connects with predetermined internal leads 12 adjacent to the long side of the die pad 11, ie, the left and right sides. The outer leads 16 are directed in the direction of the short side, that is, the upper and lower sides.
상기에서 외부 리드(16)들 중 상하 변을 향하는 것의 갯수와 좌우변의 방향으로 향하는 것의 갯수는 동일하며, 이에 의해, 상기 내부 리드(12)들 중 외부 리드(16)들이 상하 변을 향하는 것과 대응하는 거리와 좌우 변의 방향으로 향하는 것의 거리는 동일하다.In the above, the number of the outer leads 16 facing up and down is equal to the number of facing left and right sides, thereby corresponding to that of the outer leads 16 of the inner leads 12 facing up and down. The distance to be made and the distance toward the left and right sides are the same.
제6도는 직사각형의 다이패드(11) 상에 반도체 칩(14)을 놓고, 이 반도체 칩(14)의 I/O 패드(17)들과 내부 리드(12)들 사이를 와이어(15)들로 접속시킨 것을 보여주고 있다.FIG. 6 shows the semiconductor chip 14 placed on a rectangular die pad 11 and the wires 15 between the I / O pads 17 and the inner leads 12 of the semiconductor chip 14. It shows the connection.
상기에서, 와이어(15)들에 의해 반도체 칩(14)의 좌우 변에 위치된 I/O 패드(17)들과 접속된 내부 리드(12)들 중 상부 및 하부에 배열된 일부가 상하 변의 방향을 향한다.In the above, some of the internal leads 12 connected to the I / O pads 17 positioned on the left and right sides of the semiconductor chip 14 by the wires 15 are arranged on the upper and lower sides of the upper and lower sides. Heads up.
상술한 바와 같이 본 고안에 따른 직사각형 반도체 칩(14)을 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임은, 지지대(13)들이 다이 패드(11) 각변의 중간 부분에 연결되므로, 다이 패드(13) 좌우 변의 상부 및 하부에 위치되는 내부 리드(12)들과 접속된 외부 리드(16)들이 지지대(13)와 접촉되지 않고 상하 변의 방향을 향하게 할 수 있으며, 내부 리드(12)들 중 외부 리드(16)들이 상하 변을 향하는 것과 대응하는 거리와 좌우 변의 방향으로 향하는 것의 거리는 거의 동일하도록 하여 리드들이 심하게 굽지 않도록 한다.As described above, the lead frame of the plastic quad flat package for mounting the rectangular semiconductor chip 14 according to the present invention, since the support base 13 is connected to the middle portion of each side of the die pad 11, the die pad 13 The outer leads 16 connected to the inner leads 12 positioned on the upper and lower sides of the left and right sides may face the upper and lower sides of the inner leads 12 without being in contact with the support 13. 16) The distance between the up and down sides and the corresponding distance from the left and right sides should be about the same so that the leads do not bend excessively.
또한, 짧은변측 내부리드(12)중 양측부의 소정 갯수들을 긴변측에 대향하게 배열형성할 수 있어서 와이어 본딩후 남는 리드가 없이 모두 와이어 본딩할 수 있게되고, 이로인해 반도체 칩(14)의 I/O 패드수와 리드수를 동일한 갯수로 최소화시킬 수 있고 리드프레임 및 패키지의 사이즈를 최소화시킬 수 있게 된다.In addition, the predetermined number of both side portions of the short side inner lead 12 can be arranged to face the long side side, so that all wires can be bonded without remaining leads after wire bonding, thereby providing I / I of the semiconductor chip 14. The number of O pads and leads can be minimized to the same number, and the size of lead frames and packages can be minimized.
또한, 내부 리드들이 서로 단락되지 않고 다이 패드 쪽의 끝 부분이 일정한 이격 거리를 갖도록 할 수 있는 잇점이 있다.In addition, there is an advantage in that the inner leads are not shorted to each other and the ends at the die pad side have a constant separation distance.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960002078U KR960004872Y1 (en) | 1992-12-16 | 1996-02-10 | Lead frame structure of plastic quad flat package |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024464A KR940016716A (en) | 1992-12-16 | 1992-12-16 | Leadframe Structure for Mounting Rectangular Dies |
| KR2019960002078U KR960004872Y1 (en) | 1992-12-16 | 1996-02-10 | Lead frame structure of plastic quad flat package |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024464A Division KR940016716A (en) | 1992-12-16 | 1992-12-16 | Leadframe Structure for Mounting Rectangular Dies |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960004872Y1 true KR960004872Y1 (en) | 1996-06-12 |
Family
ID=26629428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960002078U KR960004872Y1 (en) | 1992-12-16 | 1996-02-10 | Lead frame structure of plastic quad flat package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960004872Y1 (en) |
-
1996
- 1996-02-10 KR KR2019960002078U patent/KR960004872Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118174A (en) | Bottom lead frame and bottom lead semiconductor package using the same | |
| US5783861A (en) | Semiconductor package and lead frame | |
| US7012321B2 (en) | Stacked semiconductor device including improved lead frame arrangement | |
| KR0179803B1 (en) | Lead-exposured semiconductor package | |
| US5471088A (en) | Semiconductor package and method for manufacturing the same | |
| US5089879A (en) | Resin seal type semiconductor device | |
| JPH1012658A (en) | Semiconductor integrated circuit element having many input/output terminals | |
| US6313519B1 (en) | Support for semiconductor bond wires | |
| KR100364978B1 (en) | Clamp and Heat Block for Wire Bonding in Semiconductor Package | |
| US5468991A (en) | Lead frame having dummy leads | |
| KR960004872Y1 (en) | Lead frame structure of plastic quad flat package | |
| KR0148078B1 (en) | Lead on chip having forward lead | |
| JP2990645B2 (en) | Lead frame for semiconductor integrated circuit and semiconductor integrated circuit | |
| KR950003907B1 (en) | Lead frame | |
| KR100537893B1 (en) | Leadframe and multichip package using the same | |
| KR200147422Y1 (en) | Lead on package, metal pattern formation | |
| KR0129004Y1 (en) | Lead frame | |
| KR100209271B1 (en) | Semiconductor package | |
| KR200169976Y1 (en) | Semiconductor package | |
| KR100245258B1 (en) | Lead on chip lead frame for down set inner lead | |
| KR19980020297A (en) | Lead frame and semiconductor package using same | |
| KR0136825Y1 (en) | Semiconductor package | |
| KR200235610Y1 (en) | Stacked Semiconductor Package | |
| KR20000040218A (en) | Multi chip package | |
| KR940005713B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20070531 Year of fee payment: 12 |
|
| EXPY | Expiration of term |