KR950003907B1 - Lead frame - Google Patents

Lead frame Download PDF

Info

Publication number
KR950003907B1
KR950003907B1 KR1019920005178A KR920005178A KR950003907B1 KR 950003907 B1 KR950003907 B1 KR 950003907B1 KR 1019920005178 A KR1019920005178 A KR 1019920005178A KR 920005178 A KR920005178 A KR 920005178A KR 950003907 B1 KR950003907 B1 KR 950003907B1
Authority
KR
South Korea
Prior art keywords
semiconductor
lead frame
semiconductor chip
adhesive tape
bus bar
Prior art date
Application number
KR1019920005178A
Other languages
Korean (ko)
Other versions
KR930020648A (en
Inventor
오세혁
정도수
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920005178A priority Critical patent/KR950003907B1/en
Priority to JP4249892A priority patent/JP2507852B2/en
Priority to US08/125,036 priority patent/US5455454A/en
Publication of KR930020648A publication Critical patent/KR930020648A/en
Application granted granted Critical
Publication of KR950003907B1 publication Critical patent/KR950003907B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

The lead Frame for semiconductor chip package permits counting of various chips in size by extending intermal leads and forming bus-bar. The lead frame includes; semiconductor chip having the formed desired circuit; adhesive tape adhered on lower face of the semiconductor chip; bus-bar comprising the supporting portion for supporting the adhesive tape and at least two tie bars fixing the supporting portion; intermal leads mounted on bottom face of the adhesive tape; insulating layer formed on one end of bus-bar; and wires connecting the insulating layer, the bonding pads and the internal leads.

Description

반도체 리이드 프레임Semiconductor lead frame

제1도는 종래 반도체 리이드 프레임의 평면도.1 is a plan view of a conventional semiconductor lead frame.

제2도는 이 발명에 따른 반도체 리이드 프레임의 평면도.2 is a plan view of a semiconductor lead frame according to the present invention.

제3도는 제2도의 선 A-A의 단면도이다.3 is a cross-sectional view taken along the line A-A of FIG.

이 발명은 반도체 리이드 프레임에 관한 것으로서, 더욱 상게하게는 리이드 프레임의 다이패드를 없애고 다이패드를 대신하여 버스바(bus bar)를 형성하고 내부리이드를 연장하여 반도체 칩을 버스바와 내부리이드상에 실장하여 다양한 크기의 반도체 칩을 실장할 수 있는 반도체 리이드 프레임에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor lead frame. More particularly, the semiconductor chip is mounted on the bus bar and the inner lead by removing the die pad of the lead frame, forming a bus bar instead of the die pad, and extending the inner lead. The present invention relates to a semiconductor lead frame capable of mounting semiconductor chips of various sizes.

최근 반도체 산업의 발달로 반도체 칩의 입출력 단자수의 증가, 신호처리속도 및 소비 전력량의 증가, 고밀도 실장의 요구등이 가속도화되는 추세에 있다. 반도체 칩의 고집적화에 따라 리이드들의 수가 증가되고, 리이드의 간격이 감소하여 리이드 프레임의 설계 및 제조가 어려워지고 있다. 또한, 반도체 칩의 신호 처리 속도 및 소비전력량이 증가하여 반도체 칩에서 많은 열이 발생되어 열을 발산시키기 위한 히트 싱크를 반도체패키지에 따로 설치하거나 패키지 재료를 열전도성의 좋은 것을 선택하게 되었다. 또한, 고밀도 실장의 요구에 따라 반도체 칩을 인쇄회로기판에 직접 실장하는 COB(Chip On Board)방법이나, 적층 패키지 방법이 사용되고 있다. 따라서, 반도체 패키지의 중요성이 날로 증가하고 있다.Recently, due to the development of the semiconductor industry, the number of input / output terminals of semiconductor chips, signal processing speed and power consumption increase, and the demand for high-density packaging is accelerating. As the integration of semiconductor chips increases, the number of leads increases and the spacing of leads decreases, making it difficult to design and manufacture lead frames. In addition, the signal processing speed and the power consumption of the semiconductor chip are increased, so that a large amount of heat is generated in the semiconductor chip, so that a heat sink for dissipating heat is separately installed in the semiconductor package or a good thermal conductive material is selected. In addition, in accordance with the demand for high-density mounting, a chip on board (COB) method or a multilayer package method for directly mounting a semiconductor chip on a printed circuit board is used. Therefore, the importance of semiconductor packages is increasing day by day.

제1도는 종래 반도체 리이드 프레임의 평면도로서, 소정회로가 형성되어 있는 반도체 칩(11)과, 상기 반도체 칩(11)을 실장하기 위한 사각형상의 다이패드(12)와, 상기 다이패드(12)의 네모퉁이에서 상기 다이패드(12)를 지지하는 타이 바(Tie Bar)(13)들과, 상기 다이패드(12)에서 소정간격 이격되어 일정간격으로 형성된 다수의 내부리이드(14)들과, 상기 반도체 칩(11)상에 형성되어 있는 본딩 패드와 내부리이드(4)를 연결하는 와이어(15)들과, 상기 내주리이드(14)들을 외부와 연결하는 외부리이드(도시되지 않음)들과, 상기 내부리이드(14)들의 변형을 방지하기 위하여 상기 내부리이드(14)들의 윗면에 부착되어 있는 테이프(17)들로 구성되어 있다.FIG. 1 is a plan view of a conventional semiconductor lead frame, which includes a semiconductor chip 11 having a predetermined circuit formed thereon, a rectangular die pad 12 for mounting the semiconductor chip 11, and a die pad 12; Tie bars 13 supporting the die pad 12 at four corners, a plurality of inner leads 14 formed at a predetermined distance from the die pad 12 by a predetermined distance, and Wires 15 connecting the bonding pads formed on the semiconductor chip 11 and the inner leads 4, external leads connecting the inner circumferential leads 14 to the outside (not shown), and It consists of tapes 17 attached to the upper surfaces of the inner leads 14 to prevent deformation of the inner leads 14.

상술한 종래의 반도체 리이드 프레임은 동일한 종류의 반도체 패키지를 사용하는 크기가 서로 다른 반도체 칩을 실장할 경우 예를 들어, 다이패드의 크기에 비해 반도체 칩의 크기가 작으면 와이어들의 길이가 길어져 몰딩 공정시 와이어들이 한쪽으로 몰리는 스위핑이 발생하거나, 와이어들이 서로 접속되는 현상이 발생된다. 또한 다이패드의 크기에 비해 실장하려는 반도체 칩이 클 경우 이에 맞는 다이패드를 갖기 위해 새로운 반도체 리이드 프레임을 제작하여야 하는 문제점이 있다.In the above-described conventional semiconductor lead frame, when semiconductor chips of different sizes using the same type of semiconductor package are mounted, for example, when the size of the semiconductor chip is small compared to the size of the die pad, the length of the wires is increased and the molding process is performed. When sweeping wires are driven to one side, a phenomenon occurs or wires are connected to each other. In addition, when the semiconductor chip to be mounted is larger than the size of the die pad, there is a problem that a new semiconductor lead frame must be manufactured in order to have a die pad corresponding thereto.

또한 종래의 반도체 리이드 프레임은 반도체 칩과 내부리이드간의 거리가 모서리쪽이 변해 비해 멀리 와이어 본딩공정시 와이어의 길이가 일정하지 않으므로 반도체패키지의 제작공정시 와이어의 손실이 커서 제조단가를 상승시키며, 와이어 본딩 장비의 수명을 단축시키는 문제점이 있다.In addition, in the conventional semiconductor lead frame, since the distance between the semiconductor chip and the inner lead is changed at the corner, the length of the wire is not constant during the wire bonding process. There is a problem of shortening the life of the bonding equipment.

따라서, 이 발명의 목적은 동일한 종류의 반도체 패키지에 사용되는 다양한 크기의 반도체 칩들을 실장할 수 있어 반도체 패키지의 신뢰성을 높이고, 반도체 패키지의 개발 및 생산에 필요한 노력을 절감할 수 있는 반도체 리이드 프레임을 제공함에 있다.Accordingly, an object of the present invention is to provide a semiconductor lead frame that can mount semiconductor chips of various sizes used in the same type of semiconductor package, thereby increasing the reliability of the semiconductor package and reducing the effort required for the development and production of the semiconductor package. In providing.

또한 이 발명의 다른 목적은 반도체 칩과 내부리이드와의 거리가 일정하게 형성되어 반도체 패키지의 와이어 길이가 일정하게 반도체 패키지의 제조원가를 절감시킬 수 있으며, 와이어 본딩 장비의 수명을 향상시킬 수 있는 반도체 리이드 프레임을 제공함에 있다.In addition, another object of the present invention is to form a constant distance between the semiconductor chip and the inner lead to reduce the manufacturing cost of the semiconductor package with a constant wire length of the semiconductor package, a semiconductor lead that can improve the life of the wire bonding equipment In providing a frame.

상기와 같이 목적들을 달성하기 위하여 이 발명은, 소정회로가 형성되어 있는 반도체 칩의 상부에 실장되며 밑면에 접착력을 갖는 소정형태의 접착테이프와, 상기 접착테이프의 밑면에서 상기 접착테이프를 지지하도록 소정형태로 형성되어 있는 지지부와 상기 지지부를 고정시키는 적어도 2개 이상의 타이바로 이루어지는 버스바와, 상기 버스바에 형성되어 있으며 일단이 상기 접착테이프의 밑면에 부착되는 내부리이드들과, 상기 버스바쪽의 절연층과, 상기 반도체 칩 상에 형성되어 있는 본딩패드와 상기 리이드를 연결하는 내부 와이어를 구비하는 반도체 리이드 프레임을 특징으로 한다.In order to achieve the objects as described above, the present invention provides a predetermined type of adhesive tape mounted on an upper portion of a semiconductor chip on which a predetermined circuit is formed and having an adhesive force on a bottom surface thereof, and supporting the adhesive tape on a bottom surface of the adhesive tape. A bus bar comprising a support part formed in a shape and at least two tie bars for fixing the support part, inner leads formed on the bus bar and having one end attached to a bottom surface of the adhesive tape, and an insulating layer on the bus bar side; And a semiconductor lead frame including a bonding pad formed on the semiconductor chip and an inner wire connecting the lead.

이하, 첨부된 도면을 참조하여 이 발명에 따른 반도체 리이드 프레임을 상세히 설명한다.Hereinafter, a semiconductor lead frame according to the present invention will be described in detail with reference to the accompanying drawings.

제2도는 이 발명에 따른 반도체 리이드 프레임의 평면도이고, 제3도는 제2도의 선 A-A의 단면도로서 동일한 부분은 동일한 참조번호를 부여하였다. 소정회로가 형성되어 있는 반도체 칩(21)이 있으며, 상기 반도체 칩(21)이 에폭시등의 접착제등을 이용하여 통상의 방법으로 상부표면에 실장되는 사각형상의 접착테이프(22)가 있다. 이때, 상기 접착테이프(22)는 폴리이미드 등의 절연물질로 형성되어 있으며 밑면에 접착력이 있다. 또한 그 크기는 상기 반도체 칩(21)의 크기에 따라 다르며 전체적으로 반도체 칩(21) 보다 약간 크다. 이는 반도체 칩(21)의 실장시 접착제의 펴짐을 고려한 것이다. 상기 접착테이프(22)는 원의 형상으로 형성할 수도 있다.FIG. 2 is a plan view of the semiconductor lead frame according to the present invention, and FIG. 3 is a cross-sectional view of the line A-A in FIG. 2 and the same parts have been given the same reference numerals. There is a semiconductor chip 21 in which a predetermined circuit is formed, and there is a rectangular adhesive tape 22 in which the semiconductor chip 21 is mounted on an upper surface by a conventional method using an adhesive such as epoxy. At this time, the adhesive tape 22 is formed of an insulating material such as polyimide and has adhesive strength on the bottom surface. The size also depends on the size of the semiconductor chip 21 and is slightly larger than the semiconductor chip 21 as a whole. This takes into account the spreading of the adhesive when the semiconductor chip 21 is mounted. The adhesive tape 22 may be formed in the shape of a circle.

또한 중앙이 빈 사각형상으로 형성되어 있는 지지부(23)와 상기 지지부(23)를 고정시키기 위해 사방에 형성되어 있는 타이바(24)들로 이루어지는 버스바(25)에 상기 반도체 칩(21)이 실장된 접착 테이프(22)의 밑면을 부착한다.In addition, the semiconductor chip 21 is placed on a bus bar 25 made up of a support part 23 having an empty rectangular center and tie bars 24 formed on all sides to fix the support part 23. The bottom of the mounted adhesive tape 22 is attached.

상기 버스바(25)의 지지부(23)는 원형, 삼각형 또는 사각형등 임의의 모양으로 형성될 수도 있으며, 지지부(23)는 내부리이드(26)들과 소정간격을 유지하여 제2도에 도시된 A0 정도의 크기의 캐비티가 형성된다.The support 23 of the bus bar 25 may be formed in any shape, such as a circle, a triangle, or a square, and the support 23 may maintain a predetermined distance from the inner leads 26, as shown in FIG. 2. A cavity of size A0 is formed.

또한, 상기 내부리이드(26)들은 버스바(25)와 함께 접착테이프(22)의 하부에 부착되어 패키지 공정중에 접착테이프(22)의 변형을 방지한다. 즉 상기 버스바(25)와 내부리이드(26)들의 일단이 종래 반도체 리이드 프레임의 다이패드의 역할을 수행한다. 또한, 상기 반도체 칩(21)상이 형성되어 있는 본딩패드들과 내부리이드(26)들은 와이어(28)들로 연결되어 있다. 상기 와이어(28)들은 길이가 반도체 칩(21)의 부위에 관계없이 일정하다.In addition, the inner leads 26 are attached to the lower portion of the adhesive tape 22 together with the bus bars 25 to prevent deformation of the adhesive tape 22 during the packaging process. In other words, one end of the bus bar 25 and the inner lead 26 serves as a die pad of the conventional semiconductor lead frame. In addition, the bonding pads and the inner leads 26 formed on the semiconductor chip 21 are connected by wires 28. The wires 28 are constant in length regardless of the portion of the semiconductor chip 21.

상기의 반도체 리이드 프레임은 버스바(25)와 내부리이드(26)를 끝단의 상부에 접착반도체(22)로 반도체 칩(21)을 실장한다. 따라서 반도체 칩(21)을 실장하는 접착테이프(22)의 크기는 제2도에 표시된 바와 같이 한변의 크기가 최소 A1, 최대 A2이다. 상기의 A2는 패키지의 신뢰성이 보장되는 범위내에서 최대로 큰 값이다. 그러므로 상기의 반도체 리이드 프레임은 한변의 길이가 A2 보다 작은 다양한 크기의 반도체 칩을 실장할 수 있다. 또한 와이어 본딩공정과 패키지공정상의 필요에 따라 통상의 방법으로 상기 버스바(25)의 지지부(23)와 내부리이드(26)들의 끝단에 단차(down set)을 주어 상기 반도체 칩(21)을 실장할 수도 있다.In the semiconductor lead frame, the semiconductor chip 21 is mounted on the bus bar 25 and the inner lead 26 by an adhesive semiconductor 22 at an upper end thereof. Therefore, the size of the adhesive tape 22 on which the semiconductor chip 21 is mounted has a minimum side A1 and maximum A2 as shown in FIG. A2 is the largest value within the range in which the reliability of the package is guaranteed. Therefore, the semiconductor lead frame may mount semiconductor chips of various sizes of which one side is smaller than A2. In addition, the semiconductor chip 21 is mounted by giving a down set to the ends of the support 23 and the inner leads 26 of the bus bar 25 in a conventional manner according to the wire bonding process and the package process. You may.

상술한 바와 같이 이 방법은 반도체 칩을 실장하는 반도체 리이드 프레임의 다이패드를 제거하고 내부리이드들을 에칭으로 분리 가능한 범위까지 형성하여 내부리이드의 끝단과 버스바의 상부에 리이드칩이 실장될 접착테이프를 장착하였다.As described above, this method removes the die pad of the semiconductor lead frame on which the semiconductor chip is mounted and forms the inner leads to an extent that can be separated by etching to form an adhesive tape on which the lead chip is to be mounted on the end of the inner lead and the upper part of the bus bar. Mounted.

따라서, 이 발명은 동일한 종류의 반도체 패키지를 사용하는 서로 다른 크기의 반도체 칩을 실장하기 위해 리이드 프레임을 따로 형성하지 않고 접착테이프만 바꾸면 되므로 반도체 패키지의 신뢰성을 향상시키고 개발 및 생산에 필요한 노력을 절감할 수 있는 잇점이 있다.Therefore, in order to mount semiconductor chips of different sizes using the same type of semiconductor package, the present invention only needs to change adhesive tapes without forming lead frames, thereby improving reliability of the semiconductor package and reducing efforts for development and production. There is an advantage to this.

또한 이 발명은 반도체 칩과 내부리이드를 연결하는 와이어들의 길이를 일정하게 하여 반도체 패키지의 신뢰성을 향상시킬 수 있으며 와이어 본딩장비의 수명을 향상시킬 수 있는 잇점이 있다.In addition, the present invention can improve the reliability of the semiconductor package by improving the length of the wires connecting the semiconductor chip and the inner lead has the advantage of improving the life of the wire bonding equipment.

Claims (5)

소정회로가 형성되어 있는 반도체 칩과 상기 반도체 칩의 하부면에 부착되는 접착반도체와, 상기 접착 반도체를 지지하도록 형성되어 있는 지지부와 상기 지지부를 고정시키는 적어도 두개 이상의 타이바로 이루어지는 버스바와, 상기 버스바에 접근되도록 형성되어 있으며, 상기 접착테이프의 밑면에 부착되는 내부리이들과, 상기 버스바쪽의 일단에 도포되어 있는 절연층과, 상기 반도체 칩 상에 형성되어 있는 절연층과 본딩패드와 내부리이드를 연결하는 와이어들을 구비하는 반도체 리이드 프레임.A bus bar comprising a semiconductor chip having a predetermined circuit, an adhesive semiconductor attached to a lower surface of the semiconductor chip, a support portion formed to support the adhesive semiconductor, and at least two tie bars for fixing the support portion, It is formed so as to be accessible, the inner lid attached to the bottom of the adhesive tape, the insulating layer applied to one end of the bus bar, the insulating layer formed on the semiconductor chip, the bonding pad and the inner lead connecting the A semiconductor lead frame having wires. 제1항에 있어서, 상기 접착테이프가 원형 및 다각형으로 이루어지는 군에서 임의로 선택되는 하나의 형상으로 형성되는 반도체 리이드 프레임.The semiconductor lead frame according to claim 1, wherein the adhesive tape is formed in one shape arbitrarily selected from the group consisting of circular and polygonal shapes. 제1항에 있어서, 상기 버스바의 지지부가 원형 및 다각형으로 이루어지는 군에서 임의로 선택되는 하나의 형상으로 형성되는 반도체 리이드 프레임.The semiconductor lead frame according to claim 1, wherein the support part of the bus bar is formed in one shape arbitrarily selected from the group consisting of circular and polygonal shapes. 제1항에 있어서, 상기 내부리이드들 끝단의 절연층과 접하여 와이어본딩을 위한 도전물질이 도포되어 있는 반도체 리이드 프레임.The semiconductor lead frame of claim 1, wherein a conductive material for wire bonding is coated in contact with the insulating layer at the ends of the inner leads. 제1항에 있어서, 와이어 본딩 및 패키지 공정의 필요에 따라 접착테이프가 실장되는 상기 버스바의 지지부와 내부리이드들의 끝단에 단차를 형성하는 반도체 리이드 프레임.The semiconductor lead frame according to claim 1, wherein a step is formed at an end of the support part and the inner leads of the bus bar on which the adhesive tape is mounted as necessary for wire bonding and packaging process.
KR1019920005178A 1992-03-28 1992-03-28 Lead frame KR950003907B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920005178A KR950003907B1 (en) 1992-03-28 1992-03-28 Lead frame
JP4249892A JP2507852B2 (en) 1992-03-28 1992-09-18 Semiconductor device
US08/125,036 US5455454A (en) 1992-03-28 1993-09-21 Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005178A KR950003907B1 (en) 1992-03-28 1992-03-28 Lead frame

Publications (2)

Publication Number Publication Date
KR930020648A KR930020648A (en) 1993-10-20
KR950003907B1 true KR950003907B1 (en) 1995-04-20

Family

ID=19331021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005178A KR950003907B1 (en) 1992-03-28 1992-03-28 Lead frame

Country Status (2)

Country Link
JP (1) JP2507852B2 (en)
KR (1) KR950003907B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JPH08148603A (en) * 1994-11-22 1996-06-07 Nec Kyushu Ltd Ball grid array type semiconductor device and manufacture thereof
JP3445895B2 (en) * 1996-02-28 2003-09-08 日立化成工業株式会社 Chip support substrate for semiconductor package

Also Published As

Publication number Publication date
JPH05291487A (en) 1993-11-05
JP2507852B2 (en) 1996-06-19
KR930020648A (en) 1993-10-20

Similar Documents

Publication Publication Date Title
US5065281A (en) Molded integrated circuit package incorporating heat sink
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US7459765B2 (en) Semiconductor apparatus with decoupling capacitor
US6246111B1 (en) Universal lead frame type of quad flat non-lead package of semiconductor
US5349235A (en) High density vertically mounted semiconductor package
US6313519B1 (en) Support for semiconductor bond wires
KR950012925B1 (en) Lead frame
KR950003907B1 (en) Lead frame
US5455454A (en) Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
KR900001989B1 (en) Semiconductor device
JPS61168926A (en) Resin substrate
KR100235498B1 (en) Semiconductor package
KR100222294B1 (en) Semiconductor package
KR100388291B1 (en) Structure of semiconductor package
KR950006434B1 (en) Lead frame
KR100279765B1 (en) Semiconductor package
KR940005713B1 (en) Semiconductor package
KR940008644Y1 (en) System board level package
KR200180815Y1 (en) Semiconductor package having capacitor
KR100537893B1 (en) Leadframe and multichip package using the same
KR20000027519A (en) Multi chip package
KR200313831Y1 (en) Bottom Lead Package
KR950010866B1 (en) Surface mounting type semiconductor package
KR100567045B1 (en) A package
KR950006435B1 (en) Lead frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110405

Year of fee payment: 17

EXPY Expiration of term