KR200313831Y1 - Bottom Lead Package - Google Patents

Bottom Lead Package Download PDF

Info

Publication number
KR200313831Y1
KR200313831Y1 KR2019980011775U KR19980011775U KR200313831Y1 KR 200313831 Y1 KR200313831 Y1 KR 200313831Y1 KR 2019980011775 U KR2019980011775 U KR 2019980011775U KR 19980011775 U KR19980011775 U KR 19980011775U KR 200313831 Y1 KR200313831 Y1 KR 200313831Y1
Authority
KR
South Korea
Prior art keywords
lead
package
semiconductor chip
package body
solder
Prior art date
Application number
KR2019980011775U
Other languages
Korean (ko)
Other versions
KR20000001968U (en
Inventor
백형길
박창준
홍성학
김재면
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980011775U priority Critical patent/KR200313831Y1/en
Publication of KR20000001968U publication Critical patent/KR20000001968U/en
Application granted granted Critical
Publication of KR200313831Y1 publication Critical patent/KR200313831Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Abstract

본 고안은 솔더 조인트 크랙을 방지할 수 있는 바텀 리드 패키지를 개시한다. 개시된 본 발명의 바텀 리드 패키지는 수 개의 본딩패드들이 구비된 반도체 칩; 상기 본딩패드들이 구비된 반도체 칩 면에 부착되는 인너 리드와, 상기 인너 리드의 외측으로 연장되는 아웃 리드로 이루어진 리드; 상기 반도체 칩의 본딩 패드와 리드의 인너 리드간을 전기적으로 연결하는 금속 와이어; 상기 반도체 칩 및 이에 와이어 본딩된 리드를 포함한 공간적 영역을 봉지하는 패키지 몸체; 및 상기 아웃 리드에 부착되어 회로 패턴이 구비된 기판으로의 실장 수단 역할을 하는 솔더를 포함하는 바텀 리드 패키지로서, 상기 패키지 몸체는 양측 가장자리 하단부가 아웃 리드를 노출시키는 요철 모양이고, 상기 아웃 리드의 끝단 부분을 노출시키는 요부는 솔더에 의해 매립되어 있는 것을 특징으로 한다.The present invention discloses a bottom lead package capable of preventing solder joint cracks. The bottom lead package according to the present invention includes a semiconductor chip having a plurality of bonding pads; A lead including an inner lead attached to a surface of the semiconductor chip provided with the bonding pads, and an out lead extending outside the inner lead; A metal wire electrically connecting the bonding pad of the semiconductor chip and the inner lead of the lead; A package body encapsulating a spatial region including the semiconductor chip and a wire bonded lead thereto; And a solder attached to the out lead and serving as a mounting means to a substrate having a circuit pattern, wherein the package body has a concave-convex shape in which both edges of the lower edges expose the out lead. A recess for exposing the end portion is characterized by being embedded by solder.

Description

바텀 리드 패키지Bottom lead package

본 고안은 반도체 패키지에 관한 것으로, 보다 상세하게는, 솔더 조인트 크랙을 방지할 수 있는 바텀 리드 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a bottom lead package capable of preventing solder joint cracks.

일반적으로, 공지된 반도체 소자의 제조 공정을 통해 얻어진 반도체 칩들은 칩 절단, 칩 부착, 와이어 본딩, 몰딩 및 트림/포밍 등 일련의 어셈블리(Assembly)공정을 거쳐 패키지화된다.In general, semiconductor chips obtained through known semiconductor device manufacturing processes are packaged through a series of assembly processes such as chip cutting, chip attachment, wire bonding, molding, and trim / forming.

이러한 반도체 패키지는 통상 에폭시 수지로된 패키지 몸체 내에 반도체 칩이 내장되고, 패키지 몸체의 외측으로는 전기적 신호 전달 경로를 이루는 리드 프레임의 아웃리드가 돌출된 형상을 이룬다.Such a semiconductor package generally includes a semiconductor chip embedded in a package body made of an epoxy resin, and an outer lead of the lead frame forming an electrical signal transmission path is formed outside the package body.

그러나, 최근 각종 전기, 전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장함으로써 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있으며, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.However, in recent years, as the size of various electric and electronic products is miniaturized, many studies have been developed to achieve a small size and high capacity by mounting a larger number of chips on a limited sized substrate. The size and thickness of the semiconductor package is gradually reduced.

도 1은 패키지의 크기 및 두께를 감소시킨 칩 스케일 패키지의 하나인 바텀 리드 패키지(Bottom Lead Package)를 도시한 도면으로서, 이러한 바텀 리드 패키지는 외부 회로와의 신호 전달 경로를 이루는 리드(2)의 아웃 리드(2b) 부분이 통상의 패키지와는 달리 패키지 몸체(1)의 외측으로 돌출되지 않고, 대신에 패키지 몸체(1)의 하면으로 노출된 형태이다.1 illustrates a bottom lead package, which is one of chip scale packages having a reduced size and thickness of a package, which is a bottom lead package of a lead 2 that forms a signal transmission path with an external circuit. The portion of the out lead 2b does not protrude to the outside of the package body 1 unlike the usual package, but instead is exposed to the bottom surface of the package body 1.

즉, 도시된 바와 같이, 패키지 몸체(1)의 하면에는 신호 전달 경로를 이루는 리드(2)의 아웃 리드(2b)의 하면이 상기 패키지 몸체(1)와 동일 평면으로 노출되어 있고, 리드(2)의 인너 리드(2a)와 접착제(4)에 의해 반도체 칩(3)에 부착되어 있으며, 반도체 칩(3)과 인너 리드(2a)는 금속 와이어(5)로 연결되어 전기적인 신호 전달 체계를 이루고 있다.That is, as shown in the lower surface of the package body 1, the lower surface of the out lead 2b of the lead 2 forming the signal transmission path is exposed in the same plane as the package body 1, the lead 2 Is attached to the semiconductor chip 3 by an inner lead 2a and an adhesive 4 of the semiconductor chip 3, and the inner chip 2 and the inner lead 2a are connected by a metal wire 5 to provide an electrical signal transmission system. It is coming true.

또한, 상기한 구조를 갖는 바텀 리드 패키지가 회로 패턴이 구비된 기판(10)에 실장되도록 하기 위하여 패키지 몸체(1)로부터 노출되어져 있는 아웃 리드(2b)의 하면에는 도전 물질, 즉, 솔더(Solder, 6)이 부착되어 있다.In addition, a conductive material, that is, a solder (Solder) is formed on the bottom surface of the out lead 2b exposed from the package body 1 so that the bottom lead package having the above structure is mounted on the substrate 10 having the circuit pattern. , 6) is attached.

그러나, 상기와 같이 솔더를 이용한 실장시에는 솔더의 높이가 매우 중요한 파라미터로서 작용하게 되는데, 상기와 같은 바텀 리드 패키지에서는 솔더의 높이가 낮은 것에 기인하여 솔더 조인트 크랙(Solder Joint Crack)과 같은 결함이 발생되어 기판과의 전기적 신호 입출력이 원할하게 이루어지지 못하는 문제점이 있다.However, when mounting with solder as described above, the height of the solder is a very important parameter. In the bottom lead package as described above, defects such as solder joint cracks are caused due to the low solder height. There is a problem that the electrical signal input and output to the substrate is not made smoothly.

따라서, 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 솔더 조인트 크랙과 같은 결함이 발생되는 것을 방지할 수 있는 바텀 리드 패키지를 제공하는데, 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, to provide a bottom lead package that can prevent the occurrence of defects, such as solder joint cracks, an object thereof.

도 1은 종래 기술에 따른 바텀 리드 패키지를 도시한 도면.1 illustrates a bottom lid package according to the prior art.

도 2는 본 고안의 실시예에 따른 바텀 리드 패키지를 도시한 도면.2 is a view showing a bottom lid package according to an embodiment of the present invention.

도 3은 본 고안의 실시예에 따른 패키지 몸체의 일부분을 도시한 도면.3 is a view showing a portion of a package body according to an embodiment of the present invention.

도 4는 본 고안의 다른 실시예에 따른 바텀 리드 패키지를 도시한 도면.4 is a view showing a bottom lead package according to another embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

11 : 반도체 칩 12 : 리드11: semiconductor chip 12: lead

12a : 인너 리드 12b : 아웃 리드12a: inner lead 12b: out lead

13 : 금속 와이어 14 : 패키지 몸체13: metal wire 14: package body

15 : 솔더15: solder

상기와 같은 목적을 달성하기 위하여 본 고안은, 수 개의 본딩패드들이 구비된 반도체 칩; 상기 본딩패드들이 구비된 반도체 칩 면에 부착되는 인너 리드와, 상기 인너 리드의 외측으로 연장되는 아웃 리드로 이루어진 리드; 상기 반도체 칩의 본딩 패드와 리드의 인너 리드간을 전기적으로 연결하는 금속 와이어; 상기 반도체 칩 및 이에 와이어 본딩된 리드를 포함한 공간적 영역을 봉지하는 패키지 몸체; 및 상기 아웃 리드에 부착되어 회로 패턴이 구비된 기판으로의 실장 수단 역할을 하는 솔더를 포함하는 바텀 리드 패키지로서, 상기 패키지 몸체는 양측 가장자리 하단부가 아웃 리드를 노출시키는 오목 형상이고, 상기 아웃 리드의 끝단 부분을 노출시키는 오목부는 솔더에 의해 매립되어 있는 것을 특징으로 한다.The present invention to achieve the above object, a semiconductor chip with a plurality of bonding pads; A lead including an inner lead attached to a surface of the semiconductor chip provided with the bonding pads, and an out lead extending outside the inner lead; A metal wire electrically connecting the bonding pad of the semiconductor chip and the inner lead of the lead; A package body encapsulating a spatial region including the semiconductor chip and a wire bonded lead thereto; And a solder attached to the out lead and serving as a mounting means to a substrate having a circuit pattern, wherein the package body has a concave shape in which both edge lower ends thereof expose the out lead. The recessed portion exposing the tip portion is embedded by solder.

본 고안에 따르면, 패키지 몸체의 제작시 패키지 몸체의 하면이 아웃 리드의하면 보다 더 낮게 형성되도록 하고, 아울러 아웃 리드의 하면에 부착되는 솔더는 패키지 몸체에 매립된 형태가 되도록 하여 상기 솔더의 높이를 증가시킴으로써, 솔더 조인트 크랙과 같은 결함을 방지하여 솔더 조인트의 신뢰성을 확보할 수 있다.According to the present invention, when the package body is manufactured, the lower surface of the package body is formed to be lower than the lower surface of the out lead, and the solder attached to the lower surface of the out lead is embedded in the package body to increase the height of the solder. By doing so, defects such as solder joint cracks can be prevented and the reliability of the solder joint can be ensured.

이하, 첨부한 도면에 의거하여 본 고안의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 바텀 리드 패키지를 도시한 도면으로서, 리드(12)의 인너 리드(12a) 부분은 접착제(도시안됨)의 개재하에 본딩패드들(도시안됨)이 배치된 반도체 칩(11) 면에 부착되어 있고, 상기 반도체 칩(11)과 인너 리드(12a)는 금속 와이어(13)에 의해 전기적으로 연결되어 있으며, 상기 반도체 칩(11)과 리드(12) 및 금속 와이어(13)를 포함한 공간적 영역은 패키지 몸체(14)에 의해 봉지되어 있다.FIG. 2 illustrates a bottom lead package according to an exemplary embodiment of the present invention, in which the inner lead 12a portion of the lead 12 is disposed with bonding pads (not shown) under an adhesive (not shown). It is attached to the surface of the chip 11, the semiconductor chip 11 and the inner lead 12a is electrically connected by the metal wire 13, the semiconductor chip 11, the lead 12 and the metal wire The spatial area including 13 is enclosed by the package body 14.

여기서, 패키지 몸체(14)는 인너 리드(12a)로부터 외측으로 연장되는 아웃 리드(12b)를 감쌀 수 있는 두께로 제작된다.Here, the package body 14 is manufactured to a thickness that can wrap the out lead 12b extending outward from the inner lead 12a.

이때, 도 3에 도시된 바와 같이, 패키지 몸체(14)는 그의 양측 하단부가 아웃 리드(12b) 보다는 더 두꺼우면서도 상기 아웃 리드(12b)의 끝단 부분이 외부로 노출될 수 있도록 오목 형상을 갖도록 제작된다.At this time, as shown in Figure 3, the package body 14 is made to have a concave shape so that the lower end of both sides is thicker than the out lead 12b, but the end portion of the out lead 12b can be exposed to the outside. do.

즉, 몰딩 금형의 형태를 변경시켜 아웃 리드(12b)가 배치되는 패키지 몸체의 하단부에 오목부가 형성되도록 하여 전체적으로 패키지 몸체(14)가 아웃 리드(12b)의 하면 보다는 더 낮은 하면을 갖음과 동시에 아웃 리드(12b)가 오목부의 저면에 배치된 형태가 되도록 한다.That is, the shape of the molding die is changed so that a recess is formed at the lower end of the package body in which the out lead 12b is disposed so that the package body 14 has a lower lower surface than the lower surface of the out lead 12b and at the same time out. The lead 12b is made to be a form arrange | positioned at the bottom face of a recessed part.

이에 따라, 도 2에 도시된 바와 같이, 패키지의 실장시에 실장 수단으로서 이용되는 솔더(15)는 아웃 리드(12b)의 끝단 부분을 노출시키도록 형성된 패키지 몸체(14)의 오목부에 매립된 형태가 된다.Accordingly, as shown in FIG. 2, the solder 15 used as the mounting means at the time of mounting the package is embedded in the recessed portion of the package body 14 formed to expose the end portion of the out lead 12b. Form.

따라서, 솔더(15)는 종래 보다 그 높이가 충분하게 확보되기 때문에 이러한 솔더(15)의 높이 증가에 기인하여 패키지의 실장시에 솔더 조인트 크랙과 같은 결함 발생은 방지된다. 이로써, 솔더 조인트의 신뢰성을 충분히 확보할 수 있게 된다.Therefore, since the height of the solder 15 is sufficiently secured than the conventional solder 15, defects such as solder joint cracks are prevented at the time of mounting the package due to the increase in the height of the solder 15. Thereby, the reliability of a solder joint can fully be ensured.

한편, 몰딩 공정시에는 아웃 리드를 노출시키는 오목부의 형태가 사다리꼴이 되도록 몰딩 금형을 디자인하거나 또는 사각형의 오목부를 형성한 후에 식각 공정을 추가로 더 실시하여 오목부의 형태가 사다리꼴이 되도록 함으로써, 솔더가 오목부내에 안정적으로 매립되도록 한다.On the other hand, during the molding process, the molding die is designed such that the recesses exposing the out leads are trapezoidal, or after the rectangular recesses are formed, the etching process is further performed so that the recesses are trapezoidal. It is to be reliably embedded in the recess.

도 4는 본 발명의 다른 실시예를 설명하기 위한 도면으로서, 도시된 바와 같이, 상기와 같은 구조로된 바텀 리드 패키지를 적층시켜 스택형 패키지로 제작한다. 이때, 하부에 배치되는 제1패키지(30)는 패키지 몸체(21)의 상부측에도 아웃 리드(22)의 상부면을 노출시키는 오목부를 형성시킨 상태에서, 이러한 오목부에 솔더(23)를 매립시켜 상부에 배치되는 제2패키지(40)의 솔더(31)와 연결시킨다.FIG. 4 is a view for explaining another embodiment of the present invention. As shown in FIG. 4, a bottom lead package having the above structure is stacked to form a stacked package. In this case, the first package 30 disposed at the lower portion of the first package 30 to form a recess for exposing the upper surface of the out lead 22 in the upper side of the package body 21, the solder 23 is embedded in the recess It is connected to the solder 31 of the second package 40 disposed above.

이상에서와 같이, 본 고안은 패키지 몸체의 양측 하부면이 오목형상이 되도록 제작하여 상기 패키지 몸체의 하부면이 아웃 리드의 하부면 보다 더 낮게 되도록 함과 동시에 상기 아웃 리드가 외부로 노출되도록 하고, 아울러, 솔더링시에는아웃 리드를 노출시키는 오목부에 솔더를 매립시켜 상기 솔더의 높이가 종래에 비해 상대적으로 높게 되도록 함으로써, 솔더 조인트 크랙과 같은 결함을 방지할 수 있고, 이에 따라, 패키지의 전기적 특성을 향상시킬 수 있다.As described above, the present invention is made so that the lower surface of both sides of the package body is concave shape so that the lower surface of the package body is lower than the lower surface of the out lead and at the same time the out lead is exposed to the outside, In addition, during soldering, by embedding the solder in the concave portion that exposes the out lead so that the height of the solder is relatively higher than in the prior art, defects such as solder joint cracks can be prevented, thereby, the electrical characteristics of the package Can improve.

한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Therefore, hereinafter, the scope of the utility model registration request can be understood to include all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (1)

수 개의 본딩패드들이 구비된 반도체 칩; 상기 본딩패드들이 구비된 반도체 칩 면에 부착되는 인너 리드와 상기 반도체 칩의 외측으로 상기 인너 리드로 부터 연장되는 아웃 리드로 이루어진 리드; 상기 본딩 패드와 상기 인너 리드간을 전기적으로 연결하는 금속 와이어; 상기 반도체 칩 및 이에 와이어 본딩된 리드를 포함한 공간적 영역을 봉지하는 패키지 몸체; 및 상기 아웃 리드에 부착되어 상기 패키지 몸체를 회로 패턴이 구비된 기판으로 실장하는 솔더를 포함하는 바텀 리드 패키지에 있어서,A semiconductor chip having several bonding pads; A lead including an inner lead attached to a surface of the semiconductor chip having the bonding pads and an out lead extending from the inner lead to the outside of the semiconductor chip; A metal wire electrically connecting the bonding pad and the inner lead; A package body encapsulating a spatial region including the semiconductor chip and a wire bonded lead thereto; And a solder attached to the out lead and mounting the package body on a substrate having a circuit pattern. 상기 패키지 몸체는 상기 인너 리드를 감싸도록 형성되고 그 양측 가장자리에서 상기 이웃 리드의 하면을 노출시키는 오목부를 구비하여 상기 패키지 몸체의 하면이 상기 이웃 리드의 하면 보다 더 낮게 형성되며, 상기 패키지 몸체의 오목부는 솔더에 의해 매립되어 있는 것을 특징으로 하는 바텀 리드 패키지.The package body is formed to surround the inner lead and has a concave portion that exposes the lower surface of the neighboring lead at both edges thereof so that the lower surface of the package body is lower than the lower surface of the neighboring lead, and the concave of the package body. The bottom is a bottom lead package which is buried by solder.
KR2019980011775U 1998-06-30 1998-06-30 Bottom Lead Package KR200313831Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980011775U KR200313831Y1 (en) 1998-06-30 1998-06-30 Bottom Lead Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980011775U KR200313831Y1 (en) 1998-06-30 1998-06-30 Bottom Lead Package

Publications (2)

Publication Number Publication Date
KR20000001968U KR20000001968U (en) 2000-01-25
KR200313831Y1 true KR200313831Y1 (en) 2003-08-14

Family

ID=49333903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980011775U KR200313831Y1 (en) 1998-06-30 1998-06-30 Bottom Lead Package

Country Status (1)

Country Link
KR (1) KR200313831Y1 (en)

Also Published As

Publication number Publication date
KR20000001968U (en) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100260997B1 (en) Semiconductor package
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
JPH11312764A (en) Area array type semiconductor package and its manufacture
KR19990024255U (en) Stacked Ball Grid Array Package
KR200313831Y1 (en) Bottom Lead Package
KR100206880B1 (en) Culumn type package, having heatsink
KR100319400B1 (en) Semiconductor Package and Manufacturing Method
KR100258607B1 (en) Chip scale semiconductor package of lead on chip type and method for manufacturing the same
KR100390453B1 (en) semiconductor package with such circuit board and method for fabricating the same
KR100704311B1 (en) Semiconductor chip package having exposed inner lead and manufacturing method thereof
KR200172710Y1 (en) Chip size package
KR100247641B1 (en) Package and method of manufacturing the same
KR100788340B1 (en) Semiconductor Package
KR100250148B1 (en) Bga semiconductor package
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR20000001410A (en) Ball grid array pacakge
KR19990055508A (en) Area array package and its manufacturing method
KR19990056764A (en) Ball grid array package
KR19990003160A (en) Ball grid array package structure of center pad type chip
KR19980056157A (en) Semiconductor package
KR20030048247A (en) A BGA package comprising a chip provided with metal patterns
JPH0758268A (en) Semiconductor device and lead frame
KR19990016941A (en) Stackable Business Package
KR19980054912A (en) Structure and Manufacturing Method of Semiconductor Package
KR19980044236A (en) Structure and Manufacturing Method of Chip Scale Package (CSP)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee