KR100704311B1 - Semiconductor chip package having exposed inner lead and manufacturing method thereof - Google Patents

Semiconductor chip package having exposed inner lead and manufacturing method thereof Download PDF

Info

Publication number
KR100704311B1
KR100704311B1 KR1020010005384A KR20010005384A KR100704311B1 KR 100704311 B1 KR100704311 B1 KR 100704311B1 KR 1020010005384 A KR1020010005384 A KR 1020010005384A KR 20010005384 A KR20010005384 A KR 20010005384A KR 100704311 B1 KR100704311 B1 KR 100704311B1
Authority
KR
South Korea
Prior art keywords
lead
wiring board
semiconductor chip
exposed
chip
Prior art date
Application number
KR1020010005384A
Other languages
Korean (ko)
Other versions
KR20020065046A (en
Inventor
정영두
목승곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010005384A priority Critical patent/KR100704311B1/en
Publication of KR20020065046A publication Critical patent/KR20020065046A/en
Application granted granted Critical
Publication of KR100704311B1 publication Critical patent/KR100704311B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 외부 접속 단자로서 내부리드가 패키지 외부로 노출된 형태의 내부리드 노출형 반도체 칩 패키지에 관한 것이다. 종래 리드 노출형 반도체 칩 패키지가 다핀화와 고집적화 추세에 대응하기 어려웠던 문제점을 극복하기 위하여, 내부리드 안쪽 부분이 하면으로부터 일정 깊이 깎여져 있는 리드프레임과, 상면과 하면에 접속패드가 형성되어 있고 상면의 접속패드와 그에 대응되는 하면의 접속패드가 비아 홀에 의해 상호 연결되어 있으며 접속패드가 내부리드로부터 노출된 부분을 갖도록 하여 내부리드의 깎여진 부분에 부착되어 있는 테이프 배선 기판을 갖는다. 그리고, 마주보는 내부리드 사이에 위치하는 적어도 하나의 반도체 칩과, 그 반도체 칩에 대응되는 내부리드와 접속패드를 전기적으로 연결시키는 도전성 금속선 및, 반도체 칩과 테이프 배선 기판 및 내부리드의 하면이 노출되도록 하여 반도체 칩과 테이프 배선 기판과 도전성 금속선 및 내부리드를 봉지시키는 봉지부를 갖는 것을 특징으로 하는 리드 노출형 반도체 칩 패키지와 그 제조 방법을 제공한다. 이에 따르면, 고집적 및 다핀화 추세에 대응하기가 용이하며, 특히 복수의 반도체 칩을 내재하는 멀티 칩 패키지(multi chip package)의 구현이 가능하다.The present invention relates to an internal lead exposed semiconductor chip package in which an internal lead is exposed to the outside of the package as an external connection terminal. In order to overcome the problem that the conventional lead-exposed semiconductor chip package is difficult to cope with the trend of multi-pinning and high integration, the lead frame in which the inner part of the inner lead is cut to a certain depth from the lower surface, and connection pads are formed on the upper and lower surfaces and the upper surface Has a tape wiring board which is connected to each other by a via hole and whose connection pad has a portion exposed from the inner lead, and is attached to the shaved portion of the inner lead. At least one semiconductor chip positioned between the inner leads facing each other, a conductive metal wire for electrically connecting the inner lead and the connection pad corresponding to the semiconductor chip, and a lower surface of the semiconductor chip, the tape wiring board and the inner lead are exposed. The present invention provides a lead-exposed semiconductor chip package and a method of manufacturing the semiconductor chip, a tape wiring board, a conductive metal wire, and an encapsulation portion to seal the inner lead. Accordingly, it is easy to cope with the trend of high integration and multi-pinning, and in particular, it is possible to implement a multi chip package including a plurality of semiconductor chips.

ELP, 멀티 칩 패키지, 테이프 배선 기판, 리드프레임, 내부리드ELP, Multi-Chip Package, Tape Wiring Board, Leadframe, Internal Leads

Description

내부리드 노출형 반도체 칩 패키지와 그 제조 방법{Semiconductor chip package having exposed inner lead and manufacturing method thereof}Semiconductor chip package having exposed inner lead and manufacturing method

도 1은 종래 기술에 따른 내부리드 노출형 반도체 칩 패키지의 단면도,1 is a cross-sectional view of an internal lead exposed semiconductor chip package according to the prior art;

도 2와 도3은 본 발명에 따른 내부리드 노출형 반도체 칩 패키지의 단면도와 저면도,2 and 3 are a cross-sectional view and a bottom view of an internal lead exposed semiconductor chip package according to the present invention;

도 4와 도 5는 본 발명에 따른 내부리드 노출형 반도체 칩 패키지의 다른 실시예들을 나타낸 저면도,4 and 5 are bottom views showing other embodiments of the internal lead exposed semiconductor chip package according to the present invention;

도 6내지 10은 본 발명의 내부리드 노출형 반도체 칩 패키지 제조 방법에 따른 공정도이다.6 to 10 is a process chart according to the method of manufacturing an internal lead exposed semiconductor chip package of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10; 리드 노출형 반도체 칩 패키지10; Lead Exposed Semiconductor Chip Package

11; 제 1칩 13; 제 2칩11; A first chip 13; 2nd chip

20; 리드프레임 22; 내부리드20; Leadframe 22; Internal lead

25; 절연성 접착제 30; 테이프 배선 기판25; Insulating adhesive 30; Tape wiring board

31,32,33,34; 접속패드 35; 비아 홀(via-hole)31,32,33,34; Connection pad 35; Via-hole

37; 윈도우(window) 39; 내열성 접착 테이프37; Window 39; Heat resistant adhesive tape

40; 도전성 금속선 45; 봉지부 40; Conductive metal wire 45; Encapsulation                 

49; 절단 도구 50; 주기판(mother board)49; Cutting tool 50; Mother board

본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 외부 접속 단자로서 내부리드가 패키지 외부로 노출된 형태의 내부리드 노출형 반도체 칩 패키지에 관한 것이다.The present invention relates to a semiconductor chip package, and more particularly, to an internal lead exposed semiconductor chip package in which an internal lead is exposed to the outside of the package as an external connection terminal.

반도체 칩 패키지의 소형화와 박형화 및 저가에 대한 요구에 따라 소위 ELP(exposed leadframe package)라 불리는 내부리드 노출형 반도체 칩 패키지가 개발되었으며 그 적용 범위가 확대되고 있는 추세이다. 내부리드 노출형 반도체 칩 패키지의 구조를 설명하기로 한다.In response to the demand for miniaturization, thinning, and low cost of semiconductor chip packages, so-called exposed leadframe package (ELP) has been developed, and its application range is expanding. The structure of the internal lead exposed semiconductor chip package will be described.

도 1은 종래 기술에 따른 내부리드 노출형 반도체 칩 패키지의 단면도이다.1 is a cross-sectional view of an internal lead-exposed semiconductor chip package according to the prior art.

도 1을 참조하면, 이 내부리드 노출형 반도체 칩 패키지(100)는 반-식각(half etching) 또는 반-스탬핑(half-stamping)에 의해 두께가 얇아진 리드프레임(120)의 리드프레임 패드(121)에 반도체 칩(111)이 접착제(125)로 실장되어 있고, 반도체 칩(111)이 리드프레임 패드(121)와 소정 간격으로 이격되어 있는 내부리드(122)에 도전성 금속선(140)으로 와이어 본딩(wire bonding)되어 있으며, 리드프레임 패드(121)와 내부리드(122)의 하면이 외부로 노출되도록 하여 형성된 봉지부(145)에 의해 봉지되어 있는 구조이다. 외부와의 전기적인 연결은 내부리드(122)의 노출면이 이용된다.Referring to FIG. 1, the internal lead exposed semiconductor chip package 100 may have a lead frame pad 121 of a lead frame 120 thinned by half etching or half-stamping. ), The semiconductor chip 111 is mounted with the adhesive 125, and the semiconductor chip 111 is wire-bonded with the conductive metal wire 140 to the inner lead 122 spaced apart from the lead frame pad 121 at a predetermined interval. (wire bonding), and the structure of the lead frame pad 121 and the inner lead 122 is sealed by an encapsulation portion 145 formed to expose the lower surface. Electrical connection to the outside is used to expose the surface of the inner lead (122).

이와 같은 종래의 내부리드 노출형 반도체 칩 패키지는 리드프레임을 적용하고 노출된 내부리드로 직접 실장이 가능한 구조이기 때문에 생산비용 면에서 유리하며 패키지 전체 크기 및 두께의 감소에 유리한 구조이다. 또한, 반도체 칩이 실장되는 리드프레임 패드가 외부로 노출됨으로써 노출된 리드프레임 패드를 통한 접지가 가능하여, 증가 추세에 있는 고 주파수 소자에 대응이 용이한 특성을 갖는다.Such a conventional internal lead exposed semiconductor chip package is advantageous in terms of production cost because it is a structure that can be directly mounted to the exposed internal lead by applying a lead frame, it is advantageous in reducing the overall size and thickness of the package. In addition, since the lead frame pad on which the semiconductor chip is mounted is exposed to the outside, grounding through the exposed lead frame pad is possible, and thus it is easy to cope with the increasing frequency of high frequency devices.

그러나, 종래의 내부리드 노출형 반도체 칩 패키지는 리드프레임을 이용하고 내부리드를 통하여 실장이 이루어지기 때문에 고집적 및 다핀화 추세에 대응하기가 어렵다. 또한, 복수의 반도체 칩을 내재하는 멀티 칩 패키지(multi chip package)의 구현이 어렵다.However, in the conventional internal lead exposed semiconductor chip package, it is difficult to cope with the trend of high integration and multi-pinning because the lead frame is used and the mounting is performed through the internal lead. In addition, it is difficult to implement a multi chip package incorporating a plurality of semiconductor chips.

따라서 본 발명의 목적은 반도체 칩 패키지의 소형화와 다핀화 및 고집적화된 반도체 칩 패키지에 대응할 수 있는 구조의 내부리드 노출형 반도체 칩 패키지와 그 제조 방법을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide an internal lead exposed semiconductor chip package having a structure capable of miniaturizing, multipinning, and highly integrated semiconductor chip packages, and a manufacturing method thereof.

이와 같은 목적을 달성하기 위한 본 발명에 따른 내부리드 노출형 반도체 칩 패키지는, 마주보는 내부리드가 소정 간격으로 이격되어 있고, 각각의 내부리드 안쪽 부분이 하면으로부터 일정 깊이 깎여져 있는 리드프레임; 상면과 하면에 접속패드가 형성되어 있고, 그 상면의 접속패드와 그에 대응되는 하면의 접속패드가 비아 홀에 의해 상호 연결되어 있으며, 상면의 접속패드가 마주보는 내부리드 사이에서 노출되게 내부리드의 깎여진 부분에 상면이 부착되어 있는 테이프 배선 기판; 마주보는 내부리드 사이에 위치하는 적어도 하나의 반도체 칩; 그 반도체 칩과 그에 대응되는 내부리드와 테이프 배선 기판의 상면에 형성된 접속패드를 전기적으로 연결시키는 도전성 금속선; 및 반도체 칩과 테이프 배선 기판 및 내부리드의 각 하면이 외부로 노출되도록 하여 반도체 칩과 테이프 배선 기판과 도전성 금속선 및 내부리드를 봉지시키는 봉지부;를 갖는 것을 특징으로 한다. 여기서, 리드 노출형 반도체 칩 패키지는 봉지부로부터 하면이 노출되는 제 1칩과, 그 제 1칩에 실장된 제 2칩을 갖는 것이 바람직하다.An internal lead-exposed semiconductor chip package according to the present invention for achieving the above object includes a lead frame in which the inner leads facing each other are spaced at a predetermined interval, and each inner lead portion is shaved a predetermined depth from the lower surface; Connection pads are formed on the upper and lower surfaces, and the connection pads on the upper surface and the corresponding connection pads on the lower surface thereof are interconnected by via holes, and the inner pads are exposed between the inner leads facing the upper connection pads. A tape wiring board having an upper surface attached to the cut portion; At least one semiconductor chip positioned between opposite inner leads; A conductive metal wire for electrically connecting the semiconductor chip, a corresponding internal lead, and a connection pad formed on an upper surface of the tape wiring board; And an encapsulation unit encapsulating the semiconductor chip, the tape wiring board, and the inner lead so that the lower surfaces of the semiconductor chip, the tape wiring board, and the inner lead are exposed to the outside. Here, it is preferable that the lead exposure type semiconductor chip package has a first chip having a lower surface exposed from the encapsulation portion, and a second chip mounted on the first chip.

또한, 본 발명에 따른 내부리드 노출형 반도체 칩 패키지 제조 방법은, ⒜ 마주보는 내부리드가 소정 간격으로 이격되어 형성되어 있고 그 내부리드 안쪽의 일정 부분이 하면으로부터 일정 두께 깎여진 리드프레임을 제공하는 단계, ⒝ 상면과 하면에 각각 접속패드가 형성되어 있고 비아 홀에 의해 전기적으로 상호 연결되어 있으며 중앙부에 윈도우가 형성된 테이프 배선 기판을 상면에 형성된 접속패드가 마주보는 내부리드의 사이에 노출되는 부분을 갖도록 내부리드의 깎여진 부분에 부착시키는 단계, ⒞ 내부리드의 하면에 내열성 접착 테이프를 부착시키고, 테이프 배선 기판의 윈도우의 위치의 내열성 접착 테이프 부분에 제 1칩을 실장시키고, 그 제 1칩의 활성면에 제 2칩을 실장시키는 단계, ⒟ 제 1칩과 테이프 배선 기판 및 내부리드의 하면이 노출되도록 하여 제 1칩, 제 2칩, 테이프 배선 기판, 도전성 금속선 및 내부리드를 봉지시키는 봉지부를 형성시키는 단계, ⒠ 내열성 접착 테이프를 제거하고 내부리드의 일정 위치를 기준으로 내부리드와 봉지부를 절단시키는 단계를 포함하는 것을 특징으로 한다. In addition, the method of manufacturing an internal lead exposed semiconductor chip package according to the present invention is to provide a lead frame in which the internal leads facing each other are formed at predetermined intervals and a predetermined portion inside the internal lead is cut from a lower surface by a predetermined thickness. Step ⒝ A portion of the tape wiring board on which the connection pads are formed on the upper and lower surfaces, electrically interconnected by via holes, and the window is formed in the center, is exposed between the inner leads of the connection pads formed on the upper surface. Attaching to the shaved portion of the inner lead so that the heat resistant adhesive tape is attached to the lower surface of the inner lead, and the first chip is mounted on the heat resistant adhesive tape at the position of the window of the tape wiring board, Mounting the second chip on the active surface, the lower surface of the first chip, the tape wiring board and the inner lead Forming an encapsulation portion which encapsulates the first chip, the second chip, the tape wiring board, the conductive metal wire and the inner lead, ⒠ removing the heat resistant adhesive tape and cutting the inner lead and the encapsulation portion based on a predetermined position of the inner lead. It characterized in that it comprises a step of.

이하 첨부 도면을 참조하여 본 발명에 따른 내부리드 노출형 반도체 칩 패키 지와 그 제조 방법을 보다 상세하게 설명하고자 한다.Hereinafter, an internal lead exposed semiconductor chip package and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 2와 도3은 본 발명에 따른 내부리드 노출형 반도체 칩 패키지의 단면도와 저면도이다.2 and 3 are a cross-sectional view and a bottom view of an internal lead exposed semiconductor chip package according to the present invention.

도 2와 도 3의 본 발명에 따른 내부리드 노출형 반도체 칩 패키지(10)는 제 1칩(11)과 제 2칩(13)이 내재된 멀티 칩 패키지로서, 내부리드(22)를 갖는 리드프레임(20)과 접속패드(31,32,33,34)가 형성된 테이프 배선 기판(30)을 채택한 구조를 갖고 있다.The internal lead-exposed semiconductor chip package 10 according to the present invention of FIGS. 2 and 3 is a multi-chip package in which the first chip 11 and the second chip 13 are embedded, and has a lead having an internal lead 22. It has the structure which employ | adopted the tape wiring board 30 in which the frame 20 and the connection pads 31, 32, 33, 34 were formed.

여기서, 리드프레임(20)은 칩 실장을 위해 별도로 마련되는 리드프레임 패드를 갖지 않고 마주보는 내부리드(22)가 소정 간격으로 이격되어 형성되어 있다. 각각의 내부리드(22)는 안쪽 부분이 반-식각 또는 반-스탬핑에 의해 하면으로부터 리드프레임 두께의 약 ½정도가 깎여져 있다.Here, the lead frame 20 is formed without the lead frame pad separately provided for chip mounting so that the inner leads 22 facing each other are spaced at predetermined intervals. Each inner lead 22 has about half of the thickness of the leadframe cut from the lower surface by half-etching or half-stamping the inner portion.

내부리드(22)의 깎여진 부분에는 테이프 배선 기판(30)이 절연성 접착제(27)로 부착되어 있다. 테이프 배선 기판(30)의 상면과 하면에는 접속패드(31,32,33,34)가 형성되어 있다. 테이프 배선 기판(30)의 상면에 형성된 접속패드(31,32)는 각각 테이프 배선 기판(30)의 하면에 형성된 접속패드(33,34)와 비아 홀(via hole; 33)에 의해 전기적으로 상호 연결되어 있다. 테이프 배선 기판(30)의 상면에 형성되는 접속패드(31,32)는 내부리드(22)로부터 노출되어 있다. 테이프 배선 기판(30)의 하면에 형성되는 접속패드(33,34)들은 사각 링(ring) 형태이며 접지를 위하여 제공되는 접속패드(33)를 포함한다. 다른 접속패드(34)들은 사각 링 형태의 접속패드(33) 외측에 배치되어 있다.The tape wiring board 30 is attached to the shaved part of the inner lead 22 by the insulating adhesive 27. Connection pads 31, 32, 33, 34 are formed on the upper and lower surfaces of the tape wiring board 30. The connection pads 31 and 32 formed on the top surface of the tape wiring board 30 are electrically connected to each other by the via holes 33 and the connection pads 33 and 34 formed on the bottom surface of the tape wiring board 30, respectively. It is connected. The connection pads 31 and 32 formed on the upper surface of the tape wiring board 30 are exposed from the inner lead 22. The connection pads 33 and 34 formed on the bottom surface of the tape wiring board 30 include a rectangular ring and include a connection pad 33 provided for grounding. The other connection pads 34 are disposed outside the connection pad 33 in the form of a square ring.

마주보는 내부리드(22)의 사이에 제 1칩(11)이 위치하고 있다 제1 칩(11)은 테이프 배선 기판(30)에 형성되는 사각 링 형태의 접속패드(33)로 내측에 위치한다. 제 1칩(11)의 상면에는 제 2칩(13)이 절연성 접착제(25)로 부착되어 있다. 이때, 제 2칩(13)의 크기는 제 1칩(11)의 크기보다 작으며, 제 1칩(11)의 하면은 외부로 노출되어 있다. 제 1칩(11)은 도전성 금속선(40)으로 와이어 본딩에 의해 테이프 배선 기판(30)의 상면에 형성된 접속패드(31,32)와 상호 연결되고, 제 2칩(13)은 와이어 본딩에 의해 내부리드(22)와 상호 연결되어 있다.The first chip 11 is positioned between the opposing inner leads 22. The first chip 11 is positioned inside the connection pad 33 in the form of a square ring formed on the tape wiring board 30. As shown in FIG. The second chip 13 is attached to the upper surface of the first chip 11 with an insulating adhesive 25. At this time, the size of the second chip 13 is smaller than the size of the first chip 11, the lower surface of the first chip 11 is exposed to the outside. The first chip 11 is interconnected with the connection pads 31 and 32 formed on the upper surface of the tape wiring board 30 by wire bonding with the conductive metal wire 40, and the second chip 13 is connected by wire bonding. It is interconnected with the inner lead 22.

제 1칩(11)과 제 2칩(13) 및 테이프 배선 기판(30) 도전성 금속선(40) 및 내부리드(22)가 에폭시 성형 수지 재질의 봉지부(45)에 의해 봉지되고 있다. 이때, 제 1칩(11)과 테이프 배선 기판(30) 및 내부리드(22)는 하면이 노출되어 있다. 노출된 내부리드(22)와 테이프 배선 기판(30)의 하면에 형성된 접속패드(33,34)가 외부와의 전기적인 연결을 위한 접속 단자로 사용되고 있다.The first chip 11, the second chip 13, the tape wiring board 30, the conductive metal wire 40, and the inner lead 22 are sealed by an encapsulation portion 45 made of epoxy molding resin. At this time, the lower surface of the first chip 11, the tape wiring board 30, and the inner lead 22 are exposed. The exposed inner leads 22 and the connection pads 33 and 34 formed on the lower surface of the tape wiring board 30 are used as connection terminals for electrical connection with the outside.

위의 실시예와 같이 본 발명에 따른 내부리드 노출형 반도체 칩 패키지는 리드프레임의 내부리드와 테이프 배선 기판에 형성된 접속패드를 외부와의 전기적인 연결에 모두 사용할 수 있어 핀 수 증가 및 대용량 칩의 수용에 유리하다. 또한, 리드프레임 패드를 갖고 있지 않는 리드프레임을 이용하기 때문에 보다 두께가 감소될 수 있다. 더욱이, 고주파 소자의 경우 테이프 배선 기판의 접속패드를 접지 링의 형태로 형성하여 접지를 가능하게 할 수 있다. 한편, 웨이퍼의 뒷면을 깍아 낸 상태의 반도체 칩을 이용하면 두께의 감소에 더욱 효과적이다.As described above, the internal lead-exposed semiconductor chip package according to the present invention can use both the inner lead of the lead frame and the connection pad formed on the tape wiring board for electrical connection with the outside, thereby increasing the number of pins and Favorable for acceptance In addition, the thickness can be further reduced because a lead frame that does not have a lead frame pad is used. Furthermore, in the case of the high frequency device, the connection pad of the tape wiring board may be formed in the form of a ground ring to enable grounding. On the other hand, the use of a semiconductor chip with the backside of the wafer scraped off is more effective in reducing the thickness.

또한, 본 발명에 따른 내부리드 노출형 반도체 칩 패키지는 위의 실시예에 소개하고 있는 것과 같이 2개의 반도체 칩을 갖는 것에 제한되지 않고 1개의 반도체 칩을 갖거나 2개 이상의 반도체 칩을 갖는 구조를 가질 수 있다. 또한, 테이프 배선 기판에 형성되는 접속패드의 형태와 배치 구조는 달라질 수 있다. 이와 같은 실시예의 구조를 간단하게 살펴보기로 한다.In addition, the internal lead-exposed semiconductor chip package according to the present invention is not limited to having two semiconductor chips as described in the above embodiment, but has a structure having one semiconductor chip or two or more semiconductor chips. Can have In addition, the shape and arrangement of the connection pads formed on the tape wiring board may vary. The structure of this embodiment will be briefly described.

도 4와 도 5는 본 발명에 따른 내부리드 노출형 반도체 칩 패키지의 다른 실시예들을 나타낸 저면도이다.4 and 5 are bottom views illustrating other embodiments of an internal lead exposed semiconductor chip package according to the present invention.

도 4의 내부리드 노출형 반도체 칩 패키지(200)는 제 1칩(211)과 제 2칩(213)을 내재하고 있으며, 2열을 이루는 접속패드(233,234)를 이루는 테이프 배선 기판(230)을 갖는 구조이다. 외부와의 전기적인 연결에 봉지부(245)로부터 노출되는 리드프레임(220)의 내부리드(222)와 테이프 배선 기판(230)의 하면에 형성된 접속패드(233,234)를 모두 이용할 수 있다.The internal lead-exposed semiconductor chip package 200 of FIG. 4 includes a first chip 211 and a second chip 213, and includes a tape wiring board 230 constituting two rows of connection pads 233 and 234. It has a structure. Both the inner lead 222 of the lead frame 220 exposed from the encapsulation part 245 and the connection pads 233 and 234 formed on the lower surface of the tape wiring board 230 may be used for electrical connection with the outside.

도 5의 내부리드 노출형 반도체 칩 패키지(300)는 제 1칩(311)과 제 2칩(313)을 내재하고 있으며, 1열을 이루는 접속패드(334)를 갖는 테이프 배선 기판(330)을 갖는 구조이다. 외부와의 전기적인 연결에 리드프레임(320)의 내부리드(322)와 테이프 배선 기판(330)의 하면에 형성된 접속패드(334)를 이용한다.The internal lead-exposed semiconductor chip package 300 of FIG. 5 includes the first chip 311 and the second chip 313, and includes a tape wiring board 330 having connection pads 334 forming one row. It has a structure. An internal lead 322 of the lead frame 320 and a connection pad 334 formed on the bottom surface of the tape wiring board 330 are used for electrical connection with the outside.

이와 같은 본 발명에 따른 내부리드 노출형 반도체 칩 패키지들은 다음과 같은 제조 방법에 의해 제조될 수 있다.Such internal lead exposed semiconductor chip packages according to the present invention may be manufactured by the following manufacturing method.

도 6내지 10은 본 발명의 내부리드 노출형 반도체 칩 패키지 제조 방법에 따른 공정도이다.6 to 10 is a process chart according to the method of manufacturing an internal lead exposed semiconductor chip package of the present invention.

도 6을 참조하면, 먼저 마주보는 내부리드(22)가 소정 간격으로 이격되어 형성되어 있고 그 내부리드(22) 안쪽의 일정 부분이 하면으로부터 일정 두께, 예컨대 ½정도 깎여진 리드프레임(20)을 준비한다. 리드프레임(20)의 하면은 반-식각 또는 반-스탬핑에 의해 깎여질 수 있다. 여기서, 리드프레임(20)은 리드프레임 패드를 갖지 않는 것이다.Referring to FIG. 6, first, the inner lead 22 facing each other is formed at a predetermined interval, and a portion of the inner lead 22 is cut from the lower surface by a predetermined thickness, for example, about half of the lead frame 20. Prepare. The lower surface of the leadframe 20 may be shaved by half-etching or semi-stamping. Here, the lead frame 20 does not have a lead frame pad.

도 7을 참조하면, 내부리드(22)의 깎여진 하면에 테이프 배선 기판(30)을 부착시킨다. 테이프 배선 기판(30)의 부착에는 비전도성(27) 접착제가 사용된다. 테이프 배선 기판(30)의 하면이 리드프레임(20)의 하면으로부터 돌출되지 않고 테이프 배선 기판(30)과 리드프레임(20)의 하면이 서로 동일 평면상에 위치하도록 구성되는 것이 좋다. 여기서, 테이프 배선 기판(30)은 상면에 와이어 본딩을 위한 접속패드(31,32)가 형성되어 있고 하면에 외부 기판에의 실장을 위한 접속패드(33,34)가 형성되어 있으며, 상면의 접속패드(31,32)와 그에 대응되는 하면의 접속패드(33,34)가 테이프 배선 기판(30)을 관통하는 비아 홀(35)에 의해 전기적으로 상호 연결되어 있다. 그리고, 칩 실장을 위하여 테이프 배선 기판(30)의 중앙 부분에 윈도우(37)가 형성되어 있다. 테이프 배선 기판(30)의 상면에 형성된 접속패드(31,32)들은 각각 마주보는 내부리드(22)의 사이에 노출되는 부분을 갖도록 한다. Referring to FIG. 7, the tape wiring board 30 is attached to the lower surface of the inner lead 22. A nonconductive 27 adhesive is used to attach the tape wiring board 30. It is preferable that the lower surface of the tape wiring board 30 does not protrude from the lower surface of the lead frame 20, and the tape wiring board 30 and the lower surface of the lead frame 20 are disposed on the same plane. In the tape wiring board 30, connection pads 31 and 32 for wire bonding are formed on the upper surface thereof, and connection pads 33 and 34 for mounting to an external substrate are formed on the lower surface thereof. The pads 31 and 32 and the corresponding connection pads 33 and 34 on the lower surface thereof are electrically connected to each other by via holes 35 passing through the tape wiring board 30. And the window 37 is formed in the center part of the tape wiring board 30 for chip mounting. The connection pads 31 and 32 formed on the upper surface of the tape wiring board 30 have portions exposed between the inner leads 22 facing each other.

도 8을 참조하면, 다음에 내부리드(22)의 하면에 내열성 접착 테이프(39)를 부착시키고, 테이프 배선 기판(30)의 윈도우(도 7의 37)에 위치하도록 하여 내열성 접착 테이프(39)에 제 1칩(11)을 부착하고, 그 제 1칩(11)의 활성면에 절연성 접착제(25)로 제 2칩(13)을 부착시킨다. 여기서, 제 2칩(13)은 제 1칩(11)보다 크기가 작아야 한다. 칩 실장 완료 후에 제 1칩(11)과 테이프 배선 기판(30)의 상면에 형성된 접속패드(31,32), 제 2칩(13)과 내부리드(22)를 도전성 금속선(40)으로 와이어 본딩시킨다. 이에 따라, 제 1칩(11)과 제 2칩(13)이 그에 대응되는 리드프레임(20)의 내부리드(22)와 테이프 배선 기판(30)의 접속패드(31,32,33,34)에 전기적으로 연결된다. 내열성 접착 테이프(39)는 테이프 배선 기판(30)에도 부착되도록 하는 것이 바람직하다.Referring to FIG. 8, a heat resistant adhesive tape 39 is next attached to the lower surface of the inner lead 22, and placed in a window (37 in FIG. 7) of the tape wiring board 30 so that the heat resistant adhesive tape 39 is located. The first chip 11 is attached to the second chip 11, and the second chip 13 is attached to the active surface of the first chip 11 with the insulating adhesive 25. Here, the second chip 13 should be smaller in size than the first chip 11. After the chip mounting is completed, wire bonding the connection pads 31 and 32 and the second chip 13 and the inner lead 22 formed on the upper surface of the first chip 11 and the tape wiring board 30 with the conductive metal wire 40. Let's do it. Accordingly, the first chip 11 and the second chip 13 correspond to the connection leads 31, 32, 33, 34 of the inner lead 22 of the lead frame 20 and the tape wiring board 30. Is electrically connected to the It is preferable that the heat resistant adhesive tape 39 is also attached to the tape wiring board 30.

도 9를 참조하면, 다음으로 제 1칩(11)과 제 2칩(13) 및 테이프 배선 기판(30) 도전성 금속선(40) 및 내부리드(22)가 봉지되도록 에폭시 성형 수지 재질의 봉지부(45)를 형성시킨다. 그리고 내열성 접착 테이프를 제거한다. 제 1칩(11)과 테이프 배선 기판(30) 및 내부리드(22)는 하면이 노출된다.Referring to FIG. 9, an encapsulation portion of an epoxy molding resin material is formed such that the first chip 11, the second chip 13, the tape wiring board 30, the conductive metal wire 40, and the inner lead 22 are sealed. 45). Then remove the heat resistant adhesive tape. The lower surface of the first chip 11, the tape wiring board 30, and the inner lead 22 are exposed.

도 10을 참조하면, 다음으로 리드프레임(20)에서 단위 반도체 칩 패키지(10) 로 분리시킨다. 절단 도구(49)를 사용하여 리드프레임(20)의 내부리드(22)의 소정 위치를 기준으로 리드프레임(20)과 봉지부(45)를 절단시키면 내부리드 노출형 반도체 칩 패키지(10)가 얻어진다.Referring to FIG. 10, the lead frame 20 is separated into a unit semiconductor chip package 10. When the lead frame 20 and the encapsulation part 45 are cut based on a predetermined position of the inner lead 22 of the lead frame 20 using the cutting tool 49, the inner lead exposed semiconductor chip package 10 may be formed. Obtained.

이상과 같은 본 발명에 의한 내부리드 노출형 반도체 칩 패키지와 그 제조 방법에 따르면, 고집적 및 다핀화 추세에 대응하기가 용이하며, 특히 복수의 반도체 칩을 내재하는 멀티 칩 패키지(multi chip package)의 구현이 가능하다.According to the internal lead-exposed semiconductor chip package and the method of manufacturing the same according to the present invention as described above, it is easy to cope with the trend of high integration and multi-pinning, in particular, Implementation is possible.

Claims (5)

마주보는 내부리드가 소정 간격으로 이격되어 있고, 각각의 상기 내부리드 안쪽 부분이 하면으로부터 일정 깊이 깎여져 있는 리드프레임;A lead frame in which opposing inner leads are spaced at predetermined intervals, and respective inner parts of the inner leads are shaved a predetermined depth from a lower surface thereof; 상면과 하면에 접속패드가 형성되어 있고, 상기 상면의 접속패드와 그에 대응되는 하면의 접속패드가 비아 홀에 의해 상호 연결되어 있으며, 상기 상면의 접속패드가 마주보는 상기 내부리드 사이에서 노출되게 상기 내부리드의 깎여진 부분에 상면이 부착되어 있는 테이프 배선 기판;Connection pads are formed on an upper surface and a lower surface, and the connection pads of the upper surface and the corresponding connection pads of the lower surface are connected to each other by via holes, and the connection pads of the upper surface are exposed between the inner leads facing each other. A tape wiring board having an upper surface attached to the shaved portion of the inner lead; 마주보는 상기 내부리드 사이에 위치하는 적어도 하나의 반도체 칩;At least one semiconductor chip positioned between the inner leads facing each other; 상기 반도체 칩과 그에 대응되는 상기 내부리드와 상기 테이프 배선 기판의 상면에 형성된 접속패드를 전기적으로 연결시키는 도전성 금속선; 및A conductive metal wire electrically connecting the semiconductor chip, the inner lead corresponding thereto, and a connection pad formed on an upper surface of the tape wiring board; And 상기 반도체 칩과 상기 테이프 배선 기판 및 상기 내부리드의 각 하면이 외부로 노출되도록 하여 상기 반도체 칩과 상기 테이프 배선 기판과 도전성 금속선 및 내부리드를 봉지시키는 봉지부; An encapsulation unit encapsulating the semiconductor chip, the tape wiring board, the conductive metal wire, and the inner lead by exposing the lower surface of the semiconductor chip, the tape wiring board, and the inner lead to the outside; 를 포함하는 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지.An internal lead-exposed semiconductor chip package comprising a. 제 1항에 있어서, 상기 반도체 칩은 2개이며, 상기 2개의 반도체 칩은 상기 봉지부로부터 하면이 노출되는 제 1칩과 그 상부에 실장된 제 2칩인 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지.2. The internal lead exposed semiconductor chip according to claim 1, wherein the semiconductor chip is two, and the two semiconductor chips are a first chip having a lower surface exposed from the encapsulation portion and a second chip mounted thereon. package. 제 1항에 있어서, 상기 테이프 배선 기판의 하면에 형성되는 상기 접속패드는 복수의 열을 이루는 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지.The semiconductor package of claim 1, wherein the connection pads formed on the bottom surface of the tape wiring board form a plurality of rows. 제 3항에 있어서, 상기 테이프 배선 기판의 하면에 형성되는 접속패드들은 다른 접속패드들의 내측에 위치하며 상기 반도체 칩을 둘러싸는 사각 링 형태의 접속패드를 포함하는 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지.The internal lead-exposed semiconductor according to claim 3, wherein the connection pads formed on the bottom surface of the tape wiring board include rectangular ring-shaped connection pads positioned inside the other connection pads and surrounding the semiconductor chip. Chip package. ⒜ 마주보는 내부리드가 소정 간격으로 이격되어 형성되어 있고 그 내부리드 안쪽의 일정 부분이 하면으로부터 일정 두께 깎여진 리드프레임을 제공하는 단계, ⒝ 상면과 하면에 각각 접속패드가 형성되어 있고 비아 홀에 의해 전기적으로 상호 연결되어 있으며 중앙부에 윈도우가 형성된 테이프 배선 기판을 상면에 형성된 접속패드가 마주보는 내부리드의 사이에 노출되는 부분을 갖도록 내부리드의 깎여진 부분에 부착시키는 단계, ⒞ 내부리드의 하면에 내열성 접착 테이프를 부착시키고, 테이프 배선 기판의 윈도우의 위치의 내열성 접착 테이프 부분에 제 1칩을 실장시키고, 그 제 1칩의 활성면에 제 2칩을 실장시키는 단계, ⒟ 제 1칩과 테이프 배선 기판 및 내부리드의 하면이 노출되도록 하여 제 1칩, 제 2칩, 테이프 배선 기판, 도전성 금속선 및 내부리드를 봉지시키는 봉지부를 형성시키는 단계, ⒠ 내열성 접착 테이프를 제거하고 내부리드의 일정 위치를 기준으로 내부리드와 봉지부를 절단시키는 단계를 포함하는 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지 제조 방법.리드 providing a lead frame in which opposite inner leads are spaced at predetermined intervals and a portion of the inner lead is cut from a lower surface by a certain thickness; ⒝ connecting pads are formed on the upper and lower surfaces, respectively, Attaching the tape wiring board electrically connected to each other and having a window formed in the center thereof to the cutout portion of the inner lead so as to have a portion exposed between the inner leads facing the connection pads formed on the upper surface; Attaching a heat resistant adhesive tape to the heat-resistant adhesive tape at the position of the window of the tape wiring board, and mounting a second chip on the active surface of the first chip, (i) the first chip and the tape The lower surface of the wiring board and the inner lead are exposed so that the first chip, the second chip, the tape wiring board, the conductive metal wire, Forming an encapsulation portion to encapsulate the lead, ⒠ removing the heat-resistant adhesive tape and cutting the inner lead and the encapsulation portion based on a predetermined position of the inner lead. .
KR1020010005384A 2001-02-05 2001-02-05 Semiconductor chip package having exposed inner lead and manufacturing method thereof KR100704311B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005384A KR100704311B1 (en) 2001-02-05 2001-02-05 Semiconductor chip package having exposed inner lead and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005384A KR100704311B1 (en) 2001-02-05 2001-02-05 Semiconductor chip package having exposed inner lead and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20020065046A KR20020065046A (en) 2002-08-13
KR100704311B1 true KR100704311B1 (en) 2007-04-05

Family

ID=27693278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005384A KR100704311B1 (en) 2001-02-05 2001-02-05 Semiconductor chip package having exposed inner lead and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100704311B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures

Also Published As

Publication number Publication date
KR20020065046A (en) 2002-08-13

Similar Documents

Publication Publication Date Title
US6258629B1 (en) Electronic device package and leadframe and method for making the package
KR100477020B1 (en) Multi chip package
EP1360882B1 (en) Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit
KR100260997B1 (en) Semiconductor package
US20070087480A1 (en) Chip package method
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
TWI517333B (en) Integrated circuit package system with dual connectivity
KR20010037247A (en) Semiconductor package
US6876087B2 (en) Chip scale package with heat dissipating part
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
KR100271676B1 (en) Package and semiconductor device for semiconductor device and their manufacturing method
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US8362601B2 (en) Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof
KR100704311B1 (en) Semiconductor chip package having exposed inner lead and manufacturing method thereof
KR100319400B1 (en) Semiconductor Package and Manufacturing Method
CN215731589U (en) Tapeless lead frame package and integrated circuit package
KR100520443B1 (en) Chip scale package and its manufacturing method
KR100247641B1 (en) Package and method of manufacturing the same
US8211748B2 (en) Systems and methods for low profile die package
JP4207671B2 (en) Manufacturing method of semiconductor package
US20020145186A1 (en) Method of forming HSQFN type package
KR20020067100A (en) semiconductor chip package having exposed inner lead and manufacturing method thereof
KR200313831Y1 (en) Bottom Lead Package
KR100459820B1 (en) Chip scale package and its manufacturing method
JPH07326690A (en) Package for semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee