KR100222294B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR100222294B1
KR100222294B1 KR1019930001665A KR930001665A KR100222294B1 KR 100222294 B1 KR100222294 B1 KR 100222294B1 KR 1019930001665 A KR1019930001665 A KR 1019930001665A KR 930001665 A KR930001665 A KR 930001665A KR 100222294 B1 KR100222294 B1 KR 100222294B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor package
semiconductor
heat
package
Prior art date
Application number
KR1019930001665A
Other languages
Korean (ko)
Other versions
KR940020537A (en
Inventor
오세혁
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019930001665A priority Critical patent/KR100222294B1/en
Publication of KR940020537A publication Critical patent/KR940020537A/en
Application granted granted Critical
Publication of KR100222294B1 publication Critical patent/KR100222294B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

효과적인 열방출을 위한 히트싱크를 구비하는 반도체 패키지에서, 상부 평탄면의 중앙부분에 반도체 칩이 실장되며, 하부표면의 일측이 패키지 몸체의 외부로 노출되는 히트싱크를 구비하였다. 이러한 히트 싱크의 외곽 둘레 표면에는 리이드들이 절연 접착되며, 상기 리이드들 및 히트 싱크와 접착 테이프와의 접착력 향상을 위한 접착성 도금막이 개제되어 있다. 상기 히트 싱크의 리이드와 반도체 칩사이에는 몰딩부재의 유입압력의 균형을 위한 관통공이 형성되어 있으며, 상기 관통공과 반도체 칩사이의 히트 싱크 표면에 시트 형상의 댐바들을 구비하고, 상기 댐바들의 상부에는 와이어 처짐시의 단락 방지를 위한 절연층이 구비되어 있다.In a semiconductor package having a heat sink for effective heat dissipation, a semiconductor chip is mounted on a central portion of an upper flat surface, and one side of the lower surface is provided with a heat sink exposed to the outside of the package body. Leads are insulated and adhered to the outer circumferential surface of the heat sink, and an adhesive plating film is provided to improve adhesion between the leads and the heat sink and the adhesive tape. Through holes for balancing the inflow pressure of the molding member are formed between the lead of the heat sink and the semiconductor chip, and sheet-shaped dam bars are provided on the surface of the heat sink between the through holes and the semiconductor chip. The insulation layer for preventing a short circuit at the time of wire sag is provided.

따라서 반도체 패키지의 패키지 몸체 형성을 위한 몰딩공정시 히트 싱크와 관통공이 몰딩부재의 유입 통로가 되므로 몰딩부재의 유입 압력의 불균형이 일어나지 않으므로 패키지 몸체에 크랙 및 불완전 몰딩등의 불량 발생이 방지되어 반도체 패키지의 신뢰성을 향상시킬 수 있다. 또한 접착 테이프와 리이드 및 히트싱크와의 결합력이 접착성 도금막에 의해 향상되어 리이드 떨어짐이 발생하지 않으므로 반도체 패키지의 신뢰성을 향상시킬 수 있다. 또한 열방출 효과가 우수하며, 한가지 종류의 히트 싱크상에 여러가지 크기의 반도체 칩을 실장하여도 와이어 처짐에 의한 불량발생을 방지할 수 있어 반도체 패키지의 개발 및 생산에 필요한 시간 및 경비를 절감할 수 있다.Therefore, during the molding process for forming the package body of the semiconductor package, since the heat sink and the through hole become the inflow path of the molding member, the inflow pressure of the molding member does not occur so that the defects such as cracks and incomplete molding on the package body are prevented. Can improve the reliability. In addition, since the bonding force between the adhesive tape, the lead, and the heat sink is improved by the adhesive plating film, no lead drop occurs, thereby improving reliability of the semiconductor package. In addition, the heat dissipation effect is excellent, and even if various sizes of semiconductor chips are mounted on one type of heat sink, defects caused by sagging wires can be prevented, thereby reducing the time and cost required for the development and production of semiconductor packages. have.

Description

반도체 패키지Semiconductor package

제1도는 종래 기술에 따른 반도체 패키지의 일실시예의 단면도.1 is a cross-sectional view of one embodiment of a semiconductor package according to the prior art.

제2도는 종래 기술에 따른 반도체 패키지의 다른 실시예의 단면도.2 is a cross-sectional view of another embodiment of a semiconductor package according to the prior art.

제3도는 이 발명에 따른 반도체 패키지 히트 싱크의 실시예의 사시도.3 is a perspective view of an embodiment of a semiconductor package heat sink in accordance with the present invention.

제4도는 제3도의 히트 싱크와 조합된 반도체 리이브 프레임의 평면도.4 is a plan view of a semiconductor live frame in combination with the heat sink of FIG.

제5도는 이 발명에 따른 반도체 패키지의 몰딩공정을 설명하기 위한 도면이다.5 is a view for explaining a molding process of a semiconductor package according to the present invention.

이 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩에서 발생한 열을 효과적으로 방출할 수 있도록 반도체 패키지 내부에 열전도성이 우수한 재질로 형성되어 있는 히트 싱크(heat sink)를 구비하여 신뢰성을 향상시킬 수 있는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to improve reliability by providing a heat sink formed of a material having excellent thermal conductivity inside a semiconductor package to effectively release heat generated from the semiconductor chip. It relates to a semiconductor package that can be.

최근 반도체 장치의 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증가되고 있다. 상기 반도체 장치의 고집적화 및 메모리 용량의 증가로 입출력 단자 수가 증가되어 감에 따라 반도체 장치의 외부와의 접속을 위한 입출력 단자인 리이드의 수가 증가되므로 상기 리이드가 미세 피치(fine pitch)화되고 있다. 또한, 상기 반도체 장치의 신호 처리 속도 및 소비 전력이 증가되어 감에 따라 반도체 장치에서 다량의 열이 발생되며, 이 열을 발산시키기 위하여 상기 반도체 패키지에 별도의 히트 싱크를 형성하거나, 열전도율이 높은 재료로 패키지 몸체를 형성하는 등의 연구가 진행되고 있다.In recent years, the importance of semiconductor packages is increasing due to the acceleration of high integration of semiconductor devices, increase of memory capacity, increase of signal processing speed and power consumption, demand for multifunctionalization, and high density mounting. As the number of input / output terminals increases due to the higher integration of the semiconductor device and the increase in memory capacity, the number of leads, which are input / output terminals for connecting to the outside of the semiconductor device, increases, leading to fine pitch. In addition, as the signal processing speed and power consumption of the semiconductor device are increased, a large amount of heat is generated in the semiconductor device. In order to dissipate the heat, a separate heat sink is formed in the semiconductor package or a material having high thermal conductivity. Research is being conducted to form a package body.

일반적으로, 반도체 칩은 에폭시 몰딩 컴파운드(epoxy molding compound; 이하 EMC라 칭함)등과 같은 몰딩 부재로 형성되어 있는 패키지 패키지 몸체로 밀봉되어 인쇄회로기판에 장착된다. 상기 반도체 패키지의 기본형은 반도체 칩이 방열용 금속판인 다이패드상에 실장되며, 본딩 와이어에 의해 반도체 칩의 전극단자인 패드와 외부회로 접속용의 리이드가 접속되어 있고, EMC로 형성된 패키지 몸체가 상기 반도체 칩과 와이어를 감싸 보호하는 구조를 갖는다. 이와 같은 반도체 칩용 패키지는 상기 리이드가 패키지의 양변으로부터 수직아래방향으로 돌출되어 있는 디아이피(dual in line package; 이하 DIP라 칭함) 방식과, 상기 리이드가 패키지의 2변 또는 4변으로 돌출되어 있는 에스오피(SOP; small out line package)나 큐에프피(quad flat package; 이하 QFP라 칭함)방식이 주류를 이루고 있다. 상기 QFP는 리이드 수를 DIP보다 비교적 많이 형성할 수 있으므로 인쇄회로기판상의 실장밀도를 약간 더 높일 수 있는 이점이 있다.In general, semiconductor chips are mounted on a printed circuit board by being sealed with a package package body formed of a molding member such as an epoxy molding compound (hereinafter referred to as EMC). In the basic type of the semiconductor package, a semiconductor chip is mounted on a die pad of a heat dissipating metal plate, and a pad, which is an electrode terminal of the semiconductor chip, and a lead for connecting an external circuit are connected by a bonding wire, and a package body formed of EMC It has a structure to protect the semiconductor chip and the wire wrap. Such a package for a semiconductor chip has a dual in line package (hereinafter referred to as DIP) type in which the leads protrude vertically downward from both sides of the package, and the leads protrude from two or four sides of the package. Small-out-line package (SOP) or quad flat package (QFP) method is the mainstream. Since the QFP can form a relatively larger number of leads than the DIP, there is an advantage of slightly increasing the mounting density on the printed circuit board.

그러나 상기와 같이 다이패드가 히트싱크로 사용되는 반도체 패키지는 반도체 칩의 열발생이 많아질 경우 열방출 효율을 향상시키기 위하여 상기 패키지 몸체의 외부 또는 내부 별도로 히트싱크의 역할을 수행하는 히트 슬러그(heat slug) 또는 히트 스프레더(heat spereader)등의 별도로 구비하게 된다.However, as described above, a semiconductor package in which a die pad is used as a heat sink has a heat slug that functions as a heat sink separately from the inside or outside of the package body to improve heat dissipation efficiency when heat generation of the semiconductor chip increases. ) Or a heat spreader (heat spereader).

제1도는 종래 기술의 다른 실시예에 따른 반도체 패키지의 단면도로서, 용이하게 열방출이 되도록 히트 싱크의 역할을 수행하는 히트 스프레더(13)를 구비하는 반도체 패키지에 관한 것이다. 사각형상의 다이패드(12)상에 반도체 칩(11)이 실장되어 있으며, 상기 다이패드(12)에 근접하도록 일정간격으로 형성되어 있는 리이드(14)들의 일측에 상기 반도체 칩(11)의 본딩패드들과 와이어(15)로 연결되어 있다. 상기 반도체 칩(11)은 평탄한 히트 스프레더(13)의 상부에 놓여 있으며, EMC 등으로 된 패키지 몸체(16)가 상기 반도체 칩(11), 와이어(5) 및 히트 스프레더(13)를 감싸 보호하도록 형성되어 있다.1 is a cross-sectional view of a semiconductor package according to another embodiment of the prior art, and relates to a semiconductor package having a heat spreader 13 serving as a heat sink to facilitate heat dissipation. The semiconductor chip 11 is mounted on a rectangular die pad 12, and bonding pads of the semiconductor chip 11 are formed on one side of the leads 14 formed at predetermined intervals to approach the die pad 12. And wire 15 are connected. The semiconductor chip 11 is placed on top of the flat heat spreader 13 so that the package body 16 made of EMC or the like surrounds and protects the semiconductor chip 11, the wire 5 and the heat spreader 13. Formed.

상기 히트 스프레더(13)는 상기 와이어(15) 본딩 공정이 완료된 상태에서 몰딩공정을 진행할 때, 패키지 몸체(16)를 형성하기 위한 몰드금형의 캐비티내에 상기 히드 스프레더(13)를 올려놓은후 몰딩되는 것으로서, 상기 히트 스프레더(13)의 받침부분만이 상기 패키지 몸체(16)의 일부로 노출된다.The heat spreader 13 is molded after placing the wet spreader 13 in a mold mold cavity for forming a package body 16 when the molding process is performed while the wire 15 bonding process is completed. As such, only the support of the heat spreader 13 is exposed as part of the package body 16.

이러한 히트 스프레더(13)는 소정의 굴곡진 형상으로 형성되어 있어 패키지 몸체(16)와의 결합력을 향상시키며, 반도체 칩(11)에서 발생되는 열을 더많은 면적으로 상기 패키지 몸체(16)에 전달하므로 다이패드(12)만 있을 때 보다는 열방출이 용이하다.The heat spreader 13 is formed in a predetermined curved shape to improve the bonding force with the package body 16, and transfers heat generated from the semiconductor chip 11 to the package body 16 with more area. Heat dissipation is easier than when only the pad 12 is present.

제2도는 종래의 일실시예에 따른 반도체 패키지의 단면도로서, 패키지 몸체(27)의 일측 외부로 노출되어 히트 싱크의 역할을 수행하는 히트 슬러그(22)를 구비하는 경우의 반도체 패키지(20)이다. 상기 히트 슬러그(22)의 상부표면에 반도체 칩을 탑재하기 위한 소정크기의 홈(23)이 상부에 형성되어 있으며, 히트싱크의 역할을 수행하기 위하여 열전도성이 우수한 금속등의 재질로 소정형상의 히트 슬러그(22)가 형성되어 있고, 상기 히트 슬러그(22)의 홈(23)내에 반도체 칩(21)이 어데시브(adhesive)등으로 접착 실장되어 있다.FIG. 2 is a cross-sectional view of a semiconductor package according to an exemplary embodiment, which is a semiconductor package 20 when the heat slug 22 is exposed outside of one side of the package body 27 to serve as a heat sink. . A groove 23 having a predetermined size for mounting a semiconductor chip is formed on the upper surface of the heat slug 22, and has a predetermined shape of a material such as a metal having excellent thermal conductivity in order to serve as a heat sink. The heat slug 22 is formed, and the semiconductor chip 21 is adhesively mounted in the groove 23 of the heat slug 22 by an adhesive or the like.

또한 다이패드를 구비하지 않은 리이드 프레임의 리이드(24)들이 일정간격으로 형성되어 상기 히트 슬러그(22)상의 홈(23)에 근접하여 히트 슬러그(22) 표면에 절연 접착테이프, 코팅액 또는 실링 글라스(sealing glass)등의 접착 수단(25)으로 부착되어 있다. 상기 반도체 칩(21)의 본딩패드와 리이드(24)의 일측이 와이어(26)로 연결되어 있으며, 상기 반도체 칩(21), 와이어(26) 및 히트 슬러그(22)등을 감싸 보호하는 패키지 몸체(27)가 EMC로 통상의 몰딩공정에 의해 형성되어 있다.In addition, the leads 24 of the lead frame without the die pad are formed at regular intervals, and the insulating adhesive tape, the coating liquid or the sealing glass are formed on the surface of the heat slug 22 close to the groove 23 on the heat slug 22. It is attached by adhesion means 25, such as sealing glass. One side of the bonding pad and the lead 24 of the semiconductor chip 21 is connected to the wire 26, the package body to wrap and protect the semiconductor chip 21, the wire 26 and the heat slug 22, etc. (27) is formed by an ordinary molding process by EMC.

이때 상기 히트 슬러그(22)는 패키지 몸체(27)와의 결합력을 향상시키기 위하여 굴곡진 구조를 가지며, 상기 반도체 칩(21)과 홈(23)의 내측면 사이에 공간이 있고, 하부 표면이 패키지 몸체(27)의 외부로 누출되어 있어 더욱 효과적으로 열을 방출한다.At this time, the heat slug 22 has a curved structure to improve the bonding force with the package body 27, there is a space between the inner surface of the semiconductor chip 21 and the groove 23, the lower surface of the package body Leak outside of (27) to release heat more effectively.

상술한 종래의 반도체 패키지들은 효과적인 열방출을 위하여 히트싱크의 역할을 수행하는 히트 스프레더 또는 히트 슬러그를 금속재질로 형성하여 상기 패키지 몸체의 내부에 구비하였다.The above-mentioned conventional semiconductor packages have a heat spreader or a heat slug which serves as a heat sink for the effective heat dissipation, and is formed inside the package body.

그러나 이러한 히트 스프레더 또는 히트 슬러그의 비대칭형 형상에 의하여 몰딩공정싱 몰딩부재의 유입 압력의 불균형이 발생하여 패키지 몸체에 크랙이 발생하거나, 불완전 몰딩등의 불량이 발생되어 반도체 패키지의 신뢰성을 떨어뜨리는 문제점이 있다.However, due to such an asymmetrical shape of the heat spreader or heat slug, an imbalance in the inflow pressure of the molding process molding member causes cracks in the package body or defects such as incomplete molding, thereby lowering the reliability of the semiconductor package. There is this.

또한 상기 종래 히트 스프레더를 구비하는 반도체 패키지는 제조공정의 안정성은 있으나 열방출 효과가 떨어지는 문제점이 있다.In addition, the semiconductor package including the conventional heat spreader has a problem in that the manufacturing process is stable but the heat dissipation effect is poor.

또한 종래 히트 슬러그를 구비하는 반도체 패키지는 열방출은 효과적이나, 상기 접착테이프와 리이드간의 결합력이 떨어져 불량이 발생되며, 실장되는 반도체 칩의 크기에 따라 홈의 크기가 다른 히트 슬러그를 별도로 형성하여야 하므로 반도체 패키지의 개발 및 생산에 많은 시간 및 비용이 소요되는 문제점이 있다.In addition, the heat dissipation of a semiconductor package having a conventional heat slug is effective, but a failure occurs due to a lack of bonding force between the adhesive tape and the lead, and a heat slug having a different groove size must be formed separately according to the size of the semiconductor chip to be mounted. There is a problem that the development and production of a semiconductor package takes a lot of time and cost.

따라서 이 발명의 목적은 패키지 몸체의 몰딩공정시 히트 싱크에 의해 몰딩부재의 유입 압력의 불균형을 방지하여 패키지 몸체의 불량 발생을 방지하여 신뢰성을 향상시킬 수 있는 반도체 패키지를 제공함에 있다.Therefore, an object of the present invention is to provide a semiconductor package that can improve reliability by preventing the occurrence of defects in the package body by preventing the imbalance of the inflow pressure of the molding member by the heat sink during the molding process of the package body.

이 발명의 다른 목적은 접착 테이프와 리이드와의 결합력을 향상시켜 신뢰성을 향상시킬 수 있는 반도체 패키지를 제공함에 있다.Another object of the present invention is to provide a semiconductor package capable of improving reliability by improving the bonding force between the adhesive tape and the lead.

이 발명의 또 다른 목적은 열방출 효과가 우수하며, 한가지 종류의 히트 싱크를 사용하여 여러가지 크기의 반도체 칩을 실장할 수 있으므로 개발 및 생산에 필요한 시간 및 경비를 절감할 수 있는 반도체 패키지를 제공함에 있다.Another object of the present invention is to provide a semiconductor package that is excellent in heat dissipation effect, and can reduce the time and cost required for development and production since the semiconductor chips of various sizes can be mounted using one type of heat sink. have.

상기와 같은 목적들을 달성하기 위하여 이 발명은 반도체 패키지에 있어서, 반도체 칩이 상부 표면에 실장되며 하부 일측이 패키지 몸체의 외부로 노출되어 열이 방출되도록 하는 히트 싱크와, 일정간격으로 형성되어 상기 반도체 칩의 본딩패드와 와이어로 연결되며 상기 히트 싱크의 둘레 표면에 접착되는 다수의 리이드들과, 상기 반도체 칩과 리이드들 사이의 히트 싱크를 관통하여 몰딩 부재의 유입통로가 되도록 형성되어 있는 관통공들과, 상기 반도체 칩과 리이드들 사이의 히트 싱크 상부에 돌출되도록 형성되어 있는 댐바들과, 상기 반도체 칩과 와이어 및 히트 싱크의 소정부분을 감싸도록 형성되어 있는 패키지 몸체를 구비하는 반도체 패키지를 특징으로 한다.In order to achieve the above objects, the present invention provides a semiconductor package, in which a semiconductor chip is mounted on an upper surface of the semiconductor chip, and a lower side thereof is exposed to the outside of the package body so that heat is released, and the semiconductor is formed at a predetermined interval. A plurality of leads connected to the bonding pad of the chip by wires and bonded to the circumferential surface of the heat sink, and through holes formed to pass through the heat sink between the semiconductor chip and the leads to be an inflow passage of the molding member. And a dam bar formed to protrude above the heat sink between the semiconductor chip and the leads, and a semiconductor package including a package body formed to surround a predetermined portion of the semiconductor chip, the wire, and the heat sink. do.

이하, 첨부한 도면을 참조하여 이 발명에 따른 반도체 패키지를 상세히 설명한다.Hereinafter, a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.

제3도 및 제4도는 이 발명에 따른 반도체 패키지에 사용되는 히트 싱크(30)의 사시도 및 그를 이용한 반도체 패키지(40)의 평면도로서, 동일한 부분은 동일한 참조번호를 부여하였다. 평탄한 상부면을 갖고 중심부에 반도체 칩(31)이 실장되는 히트 싱크(30)가 Cu, Al 등의 금속합금 또는 세라믹등과 같이 열전도성이 우수한 재질로 형성되어 있으며, 상기 반도체 칩(31)은 어데시등의 접착제 또는 열압착 방법에 의해 실장되어 있다.3 and 4 are perspective views of the heat sink 30 used in the semiconductor package according to the present invention, and a plan view of the semiconductor package 40 using the same, wherein like reference numerals designate like reference numerals. The heat sink 30 having the flat upper surface and the semiconductor chip 31 mounted thereon is formed of a material having excellent thermal conductivity such as a metal alloy such as Cu or Al or a ceramic, and the semiconductor chip 31 is It is mounted by an adhesive such as an adhesive or a thermocompression bonding method.

또한 일정간격으로 형성되어 있는 리이드(32)들이 상기 반도에 칩(31)의 본딩패드(도시되지 않음)들과 와이어(34)들로 연결되어 있으며, 상기 리이드(32)들의 일측이 상기 히트싱크(30)의 테두리 부분에 절연성 접착테이프(35)로 접착되어 있다. 이때 상기 히트 싱크(30)의 테두리 상부표면과 상기 리이드(32)들의 일측 하부 표면에는 상기 접착 테이프(35)와의 접착력을 향상시키기 위하여 접촉성 도금막(36)이 형성되어 있으며, 상기 리이드(32)들은 네모서리에 형성되어 있는 표식(36)에 의해 정렬되어 상기 히트 싱크(30) 상부 표면의 접촉성 도금막(36)과 열압착 방법으로 부착되는 것이다.Leads 32 formed at regular intervals are connected to bonding pads (not shown) and wires 34 of the chip 31 on the peninsula, and one side of the leads 32 is connected to the heat sink. The edge portion 30 is bonded with an insulating adhesive tape 35. In this case, a contact plating film 36 is formed on the upper surface of the edge of the heat sink 30 and the lower surface of one side of the leads 32 in order to improve the adhesive force with the adhesive tape 35. ) Are aligned by the markings 36 formed at the corners and attached to the contact plating film 36 on the upper surface of the heat sink 30 by a thermocompression method.

또한 상기 반도체 칩(31)과 리이드(32)들 사이의 히트 싱크(30)에는 관통공(37)들이 직사각 형상으로 사면에 형성되어 있으며, 상기 반도체 칩(31)과 관통공(37) 사이의 히트 싱크(30) 상부 표면에는 시트형의 댐바(38)들이 부착 돌출되어 있고, 상기 댐바(38)들의 상부에는 절연 테이프(39)들이 부착되어 있다.In addition, through holes 37 are formed in a rectangular shape on the heat sink 30 between the semiconductor chip 31 and the leads 32, and between the semiconductor chip 31 and the through holes 37. Sheet-shaped dam bars 38 protrude from the upper surface of the heat sink 30, and insulating tapes 39 are attached to the upper portions of the dam bars 38.

상기 히트 싱크(30), 반도체 칩(31) 및 와이어(34)등을 감싸 보호하도록 EMC 등의 몰딩부재로 패키지 몸체(40)가 형성되어 있으며, 상기 히트 싱크(30)의 하부에는 상기 패키지 몸체(40)의 외부로 표출되어 효과적으로 열을 방출시키는 돌출부(41)가 형성되어 있다. 또한 상기 히트 싱크(30)의 하부에는 몰딩부재와의 결합력을 향상시키기 위한 홈(42)이 소정형상, 예를들어 U자형으로 형성되어 있으며, 이러한 홈(42)은 상기 히트 싱크(30)의 상부에도 형성될 수 있다.The package body 40 is formed of a molding member such as EMC to surround and protect the heat sink 30, the semiconductor chip 31, and the wire 34. The package body 40 is formed under the heat sink 30. Protrusions 41 are formed which are exposed to the outside of the 40 to effectively release heat. In addition, a lower portion of the heat sink 30 is provided with a groove 42 for improving a bonding force with the molding member in a predetermined shape, for example, a U shape, and the groove 42 is formed in the heat sink 30. It can also be formed on top.

이러한 반도체 패키지(40)의 작용을 제5도를 참조하여 살펴보면, 제5도에 도시되어 있는 바와 같이, 몰딩부재의 충진시 화살표로 표시되어 있는 물딩부재의 유입 경로에서 알 수 있듯이, 우선 상기 관통공(37)들은 후속 몰딩 공정시 몰딩부재의 유입통로로 작용하여 유입압력의 불균형을 방지하고, 상기 댐바(38)들은 서로 소정간격 이격되어 있어 몰딩 부재의 유입을 자유롭게 하며, 상기 댐바(38)들의 상부에 부착되어 있는 절연 테이프(39)들은 상기 반도체 칩(31)이 작아 본딩패드들과 리이드(32)들 끝단과의 간격이 멀어 와이어(34)의 길이가 증가되어 와이어(34)들의 처짐(sagging)이 발생하여도 히트 싱크(30)와의 단락을 방지하므로 여러가지 크기의 반도체 칩(31)의 실장이 가능하다.Looking at the operation of the semiconductor package 40 with reference to Figure 5, as shown in Figure 5, as can be seen in the inflow path of the watering member is indicated by the arrow when filling the molding member, first through the The balls 37 act as an inflow passage of the molding member in a subsequent molding process to prevent imbalance of the inflow pressure, and the dam bars 38 are spaced a predetermined distance from each other to free the inflow of the molding member, and the dam bar 38 Insulation tapes 39 attached to the upper portion of the semiconductor chip 31 have a small distance between the bonding pads and the ends of the leads 32 because the semiconductor chip 31 is small, and thus the length of the wire 34 is increased to sag the wires 34. Even if sagging occurs, a short circuit with the heat sink 30 is prevented, so that semiconductor chips 31 of various sizes can be mounted.

상술한 바와 같이, 이 발명은 효과적인 열방출을 위한 히트싱크를 구비하는 반도체 패키지에서 상부 평탄면의 중앙부분에 반도체 칩이 실장되며, 하부표면의 일측이 패키지 몸체의 외부로 노출되는 히트싱크를 구비하였다. 이러한 히트 싱크의 외곽 둘레 표면에는 리이드들이 절연 접착되며, 상기 리이드들 및 히트 싱크와 접착 테이프와의 접착력 향상을 위한 접착성 도금막이 개제되어 있다. 상기 히트 싱크의 리이드와 반도체 칩 사이에는 몰딩부재와 유입압력의 균형을 위한 관통공이 형성되어 있으며, 상기 관통공과 반도체 칩사이의 히트 싱크 표면에 시트 형상의 댐바들을 구비하고, 상기 댐바들의 상부에는 와이어 처짐시의 단락 방지를 위한 절연층이 구비되어 있다.As described above, the present invention is a semiconductor package having a heat sink for effective heat dissipation, the semiconductor chip is mounted on the center portion of the upper flat surface, and one side of the lower surface is provided with a heat sink exposed to the outside of the package body It was. Leads are insulated and adhered to the outer circumferential surface of the heat sink, and an adhesive plating film is provided to improve adhesion between the leads and the heat sink and the adhesive tape. A through hole is formed between the lead of the heat sink and the semiconductor chip to balance the inflow pressure with a molding member. A sheet-shaped dam bar is provided on the surface of the heat sink between the through hole and the semiconductor chip. The insulation layer for preventing a short circuit at the time of wire sag is provided.

따라서 이 발명은 반도체 패키지의 패키지 몸체 형상을 위한 몰딩공정시 히트 싱크의 관통공이 몰딩부재의 유입 통로가 되므로 몰딩부재의 유입 압력의 불균형이 일어나지 않으므로 패키지 몸체에 크랙 및 불완전 몰딩등의 불량 발생이 방지되어 반도체 패키지의 신뢰성을 향상시킬 수 이점이 있다.Therefore, in the present invention, since the through hole of the heat sink becomes the inflow passage of the molding member during the molding process for the package body shape of the semiconductor package, the inflow pressure of the molding member does not occur so that defects such as cracks and incomplete molding on the package body are prevented. There is an advantage that can improve the reliability of the semiconductor package.

또한 이 발명은 접착 테이프와 리이드 및 히트싱크와의 결합력이 접착성 도금막에 의해 향상되어 리이드 떨어짐이 발생하지 않으므로 반도체 패키지의 신뢰성을 향상시킬 수 있는 이점이 있다.In addition, the present invention has an advantage of improving the reliability of the semiconductor package because the bonding force between the adhesive tape and the lead and the heat sink is improved by the adhesive plating film so that no lead drop occurs.

또한 이 발명은 열방출 효과가 우수하며, 한가지 종류의 히트 싱크상에 여러가지 크기의 반도체 칩을 실장하여도 와이어 처짐에 의한 불량발생을 방지할 수 있어 반도체 패키지의 개발 및 생산에 필요한 시간 및 경비를 절감할 수 있는 이점이 있다.In addition, the present invention is excellent in heat dissipation effect, and even if various sizes of semiconductor chips are mounted on one type of heat sink, defects caused by sagging wires can be prevented, thereby reducing the time and expense required for the development and production of semiconductor packages. There is an advantage to reduce.

Claims (8)

반도체 패키지에 있어서, 반도체 칩이 상부 표면에 실장되며 하부 일측이 패키지 몸체의 외부로 누출되어 열이 방출되도록 하는 히트 싱크와, 일정간격으로 형성되어 상기 반도체 칩의 본딩패드와 와이어로 연결되며 상기 히트 싱크의 둘레 표면에 부착되는 다수의 리이드들과, 상기 반도체 칩과 리이드들 사이의 히트 싱크를 관통하여 몰딩 부재의 유입통로가 되도록 형성되어 있는 관통공들과, 상기 반도체 칩과 리이드들 사이의 히트 싱크 상부에 돌출되도록 형성되어 있는 댐바들과, 상기 반도체 칩과 와이어 및 히트 싱크의 소정부분을 감싸도록 형성되어 있는 패키지 몸체를 구비하는 반도체 패키지.In the semiconductor package, a heat sink is mounted on the upper surface and the lower side is leaked to the outside of the package body and the heat is discharged, and formed at regular intervals to be connected to the bonding pad of the semiconductor chip by a wire and the heat A plurality of leads attached to the circumferential surface of the sink, through holes formed through the heat sink between the semiconductor chip and the leads to be an inflow passage of the molding member, and the heat between the semiconductor chip and the leads And a dam body formed to protrude above the sink, and a package body formed to surround a predetermined portion of the semiconductor chip, the wire, and the heat sink. 제1항에 있어서, 상기 히트싱크가 Cu, Al, 그 합금 및 세라믹으로 구성되는 군에서 임의로 선택되는 하나의 물질로 형성되는 반도체 패키지.The semiconductor package of claim 1, wherein the heat sink is formed of one material arbitrarily selected from the group consisting of Cu, Al, alloys thereof, and ceramics. 제1항에 있어서, 상기 히트 싱크의 둘레 표면에 부착되는 리이드들의 접착 테이프, 접착 코팅액 및 실링 글라스로 이루어지는 군에서 임의로 선택되는 하나의 수단에 의해 접착되어 있는 반도체 패키지.The semiconductor package according to claim 1, wherein the semiconductor package is bonded by one means arbitrarily selected from the group consisting of adhesive tapes, adhesive coating liquids and sealing glass of leads attached to the peripheral surface of the heat sink. 제3항에 있어서, 상기 접착 수단과 리이드 및 히트싱크와의 접착력을 향상시키기 위한 접착성 도금막이 상기 리이드 하부 및 상기 히트싱크 둘레의 표면상에 향상되어 있는 반도체 패키지.4. The semiconductor package according to claim 3, wherein an adhesive plating film for improving the adhesion between the bonding means and the lead and the heat sink is improved on the surface under the lead and around the heat sink. 제1항에 있어서, 상기 댐바들이 서로 소정의 간격을 갖도록 설치되어 몰딩부재의 유입이 자유로운 반도체 패키지.The semiconductor package of claim 1, wherein the dam bars are installed to have a predetermined distance from each other to free flow of a molding member. 제1항에 있어서, 상기 댐바들의 상부에 절연층이 구비되어 있어 상기 와이어와 히트싱크와의 단락을 방지하는 반도체 패키지.The semiconductor package of claim 1, wherein an insulation layer is provided on the dam bars to prevent a short circuit between the wire and the heat sink. 제1항에 있어서, 상기 히트싱크의 상부 및 하부로 이루어지는 군에서 선택되는 적어도 한곳에 몰딩부재와의 결합력을 향상시키도록 홈 또는 구멍이 구비되어 있는 반도체 패키지.The semiconductor package of claim 1, wherein a groove or a hole is provided in at least one selected from the group consisting of upper and lower portions of the heat sink to improve a bonding force with the molding member. 제1항에 있어서, 상기 히트싱크와 리이드 프레임의 접합성 향상을 위하여 상기 히트 싱크의 모서리 부위에 요철을 구비하며 상기 리이드 프레임의 상기 요철과 대응하는 부분에 삽입홈을 구비하는 반도체 패키지.The semiconductor package of claim 1, wherein the semiconductor package includes an uneven portion at an edge portion of the heat sink and an insertion groove at a portion corresponding to the uneven portion of the lead frame to improve bonding between the heat sink and the lead frame.
KR1019930001665A 1993-02-08 1993-02-08 Semiconductor package KR100222294B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930001665A KR100222294B1 (en) 1993-02-08 1993-02-08 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930001665A KR100222294B1 (en) 1993-02-08 1993-02-08 Semiconductor package

Publications (2)

Publication Number Publication Date
KR940020537A KR940020537A (en) 1994-09-16
KR100222294B1 true KR100222294B1 (en) 1999-10-01

Family

ID=19350518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001665A KR100222294B1 (en) 1993-02-08 1993-02-08 Semiconductor package

Country Status (1)

Country Link
KR (1) KR100222294B1 (en)

Also Published As

Publication number Publication date
KR940020537A (en) 1994-09-16

Similar Documents

Publication Publication Date Title
KR100260997B1 (en) Semiconductor package
US6630373B2 (en) Ground plane for exposed package
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US5349235A (en) High density vertically mounted semiconductor package
KR950012925B1 (en) Lead frame
KR100222294B1 (en) Semiconductor package
KR100393099B1 (en) Semiconductor package
KR100216893B1 (en) Stacked bga semiconductor package
KR19980083733A (en) Thin Film Ball Grid Array Package with Improved Thermal Dissipation
KR100778913B1 (en) Semiconductor Package with Heat Spreader using Cooling Material
KR950003907B1 (en) Lead frame
KR19980025890A (en) Multi-chip package with lead frame
US20090096070A1 (en) Semiconductor package and substrate for the same
KR102233649B1 (en) Stacked semiconductor package and manufacturing method of the same
KR100235108B1 (en) Semiconductor package
KR20080084075A (en) Stacked semiconductor package
KR19990086280A (en) Semiconductor package
KR100708050B1 (en) semiconductor package
KR100235498B1 (en) Semiconductor package
KR19980083734A (en) Thin Film Ball Grid Array Package with Improved Thermal Dissipation
KR100325409B1 (en) Semiconductor Package
KR100567045B1 (en) A package
KR100525450B1 (en) Chip Stack Type Semiconductor Package
KR940006578B1 (en) Semicondoctor package and manufacturing method thereof
KR20010009995A (en) Semiconductor package comprising substrate with slit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee