KR950004899A - 싱크칩클램프/동기분리회로 - Google Patents

싱크칩클램프/동기분리회로 Download PDF

Info

Publication number
KR950004899A
KR950004899A KR1019940017758A KR19940017758A KR950004899A KR 950004899 A KR950004899 A KR 950004899A KR 1019940017758 A KR1019940017758 A KR 1019940017758A KR 19940017758 A KR19940017758 A KR 19940017758A KR 950004899 A KR950004899 A KR 950004899A
Authority
KR
South Korea
Prior art keywords
differential amplifier
channel fet
input terminal
amplifier circuit
terminal
Prior art date
Application number
KR1019940017758A
Other languages
English (en)
Inventor
아키히데 오가와
히로시 야마가타
가주히로 다케다
요시하루 이토
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR950004899A publication Critical patent/KR950004899A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명의 목적은 CMOS프로세스에 의한 싱크칩클램프/동기분리회로의 소형화 및 저코스트화를 도모하는데 있다.
그 구성은 차동증폭회로(17)의 최종출력증폭부(178)를 P채널 FET(Q16)로 구성하고, 그 P채널 FET(Q16)의 드레인단자를 풀다운하는 전류를 그 P채널 FET(Q16)가 온하였을때에 흐르는 전류보다도 적은 값으로 설정한다.
차동증폭회로(17)의 비반전입력단(+)에는 저항(18,19)에 의해 일정전압을 인가한다. 또 차동증폭회로(17)의 반전입력단(-)과 출력단자(24)를 접속하고, 다시 반전입력단(-)과 영상신호 입력단자(1)와의 사이에 입력 커플링 콘덴서(5)를 삽입한다. 또 P채널 FET의 입력에서 동기신호를 꺼내는 버퍼(200)를 설치한다.

Description

싱크칩클램프/동기분리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 관계되는 싱크칩클램프/동기분리회로의 실시예 1을 나타내는 도면, 제 2 도는 본 발명에 관계되는 싱크칩클램프/동기분리회로의 실시예 2를 나타내는 도면, 제 3 도는 종래의 싱크칩클램프/동기분리회로를 나타내는 도면이다.

Claims (2)

  1. 최종출력증폭부를 P채널 FET로 구성하고 이 P채널 FET의 드레인단자를 전단의 차동증폭부의 반전 입력단에 접속하여 되는 차동증폭회로와, 상기 차동증폭회로의 P채널 FET의 드레인단자를 풀다운하는 전류를 이 P채널 FET의 온시에 흐르는 전류보다도 적은 전류로 제한하는 전류제한 수단과, 상기 차동증폭회로의 비반전입력단에 일정전압을 인가하는 전압인가수단과, 상기 차동증폭회로의 반전입력단과 정극성 영상신호 입력단자와의 사이에 삽입되는 입력커플링 콘덴서와, 상기 차동증폭회로의 P채널 FET의 입력에서 동기신호를 꺼내는 동기신호출력수단을 포함하여 구성된 것을 특징으로 하는 싱크칩클램프/동기분리회로.
  2. 차동증폭회로의 출력단에 게이트단자를 접속하고 전원라인에 드레인단자를 접속하고 상기 차동증폭회로의 반전입력단에 소스단자를 접속한 N채널 FET와 상기 N채널 FET의 소스단자를 이 N채널 FET의 구동능력보다도 적은 전류로 풀다운하는 전류제한수단과, 상기 차동증폭회로의 비반전입력단자에 일정전압을 인가하는 전압인가 수단과, 상기 차동증폭회로의 반전입력단과 정극성 영상신호 입력단자와의 사이에 삽입되는 입력커플링 콘덴서와, 상기 N채널 FET의 입력에서 동기신호를 꺼내는 동기신호 출력수단을 포함하여 구성된 것을 특징으로 하는 싱크칩클램프/동기분리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940017758A 1993-07-27 1994-07-22 싱크칩클램프/동기분리회로 KR950004899A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20468493A JP3384045B2 (ja) 1993-07-27 1993-07-27 シンクチップクランプ／同期分離回路
JP93-204684 1993-07-27

Publications (1)

Publication Number Publication Date
KR950004899A true KR950004899A (ko) 1995-02-18

Family

ID=16494599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017758A KR950004899A (ko) 1993-07-27 1994-07-22 싱크칩클램프/동기분리회로

Country Status (3)

Country Link
US (1) US5497201A (ko)
JP (1) JP3384045B2 (ko)
KR (1) KR950004899A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155615B1 (ko) * 1995-07-27 1998-11-16 문정환 영상출력장치의 동기신호분리회로
US5986719A (en) * 1996-05-28 1999-11-16 Analog Devices, Inc. Video signal clamping method and apparatus with negative peak detection
JP4351857B2 (ja) 2003-04-07 2009-10-28 新日本無線株式会社 外部出力映像信号処理装置
JP2005086784A (ja) * 2003-09-11 2005-03-31 Sanyo Electric Co Ltd デジタルクランプ回路
US7375572B2 (en) 2005-07-05 2008-05-20 Mediatek Inc. Clamping circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458212A (en) * 1981-12-30 1984-07-03 Mostek Corporation Compensated amplifier having pole zero tracking
US4484148A (en) * 1982-09-13 1984-11-20 National Semiconductor Corporation Current source frequency compensation for a CMOS amplifier
JPS61184055A (ja) * 1985-02-09 1986-08-16 Matsushita Electric Ind Co Ltd テレビジヨン受像機の同期分離回路
JPH0193207A (ja) * 1987-10-02 1989-04-12 Nec Corp 演算増幅器
US5045806A (en) * 1988-04-17 1991-09-03 Teledyne Industries Offset compensated amplifier
JPH02260090A (ja) * 1989-03-31 1990-10-22 Omron Tateisi Electron Co 物品識別システム
US5027017A (en) * 1990-01-19 1991-06-25 Rca Licensing Corporation Sync tip clamp circuitry

Also Published As

Publication number Publication date
JP3384045B2 (ja) 2003-03-10
JPH0746443A (ja) 1995-02-14
US5497201A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
KR950004746A (ko) 지연 회로
EP0481530A3 (en) Digital input circuit
KR19980024559A (ko) 저 잡음, 저 전력 cmos 상관 이중 샘플러
KR970068169A (ko) 파워 손실을 절감할 수 있는 전압 감시 회로
KR920020832A (ko) 비교기 회로
KR950004899A (ko) 싱크칩클램프/동기분리회로
KR850005045A (ko) 비교기 회로
KR920009186A (ko) Ccd영상센서 신호용 샘플홀드회로
KR970023374A (ko) 반도체 집적회로장치 및 소진폭 신호 수신 방법
DE69721940D1 (de) Pegelverschiebungsschaltung
KR960003101A (ko) 단일 전원 차동 회로
TW200509549A (en) Receiving apparatus and transmission apparatus utilizing the same
JP2613964B2 (ja) 同期分離回路
KR900017007A (ko) 합성 비데오 신호 처리 장치
KR930006988Y1 (ko) 동기신호 분리회로
DE3786420D1 (de) Schaltungsanordnung fuer ein bildwiedergabegeraet.
US4956613A (en) Differential amplifier having externally controllable power consumption
JP3389023B2 (ja) 受話信号のリモート制御装置
HUP0302936A2 (en) Electronic circuit for converting a signal and amplifier incorporating same
KR920001840A (ko) 적분기용 비교기회로
KR960028178A (ko) 합성 영상신호 분리회로
JPS5893014U (ja) コンプリメンタリ出力回路
KR910015125A (ko) 고스피드의 비교기
KR930015343A (ko) 클램프(Clamp) 회로
KR960008504A (ko) 모니터의 동기분리 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid