KR930006988Y1 - 동기신호 분리회로 - Google Patents

동기신호 분리회로 Download PDF

Info

Publication number
KR930006988Y1
KR930006988Y1 KR2019900014128U KR900014128U KR930006988Y1 KR 930006988 Y1 KR930006988 Y1 KR 930006988Y1 KR 2019900014128 U KR2019900014128 U KR 2019900014128U KR 900014128 U KR900014128 U KR 900014128U KR 930006988 Y1 KR930006988 Y1 KR 930006988Y1
Authority
KR
South Korea
Prior art keywords
signal
transistor
input
output
base
Prior art date
Application number
KR2019900014128U
Other languages
English (en)
Other versions
KR920007231U (ko
Inventor
소명진
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900014128U priority Critical patent/KR930006988Y1/ko
Publication of KR920007231U publication Critical patent/KR920007231U/ko
Application granted granted Critical
Publication of KR930006988Y1 publication Critical patent/KR930006988Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

동기신호 분리회로
제1도는 종래의 동기신호 분리회로도.
제2a도 및 제2b도는 제1도에 따른 동작파형도.
제3도는 본 고안에 따른 동기신호 분리회로도.
제4a도 및 제4b도는 본 고안에 따른 정극성신호시의 파형도.
제5a도 및 제5b도는 본 고안에 따른 부극성신호시의 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 차동증폭부 12 : 버퍼부
13 : 신호분리출력부 Q1-Q11: 트랜지스터
R1,RF1,RF2,R1-R4: 저항 I1-I3,I'2,I'3: 전류원
본 고안은 동기신호 분리회로에 관한 것으로, 특히 티브이(TV)나 브이씨알(VCR)용의 수평동기신호와 수직동기신호등을 분리할 때 티브이신호의 정극성/부극성에 관계없이 동기분리가 가능하도록 동기신호 분리회로에 관한 것이다.
종래의 동기신호 분리회로는 제1도에 도시한 바와 같이 저항(R1-R3)에 의해 베이스 바이어스를 공급받는 트랜지스터(Q2)의 에미터에 입력신호를 인가함과 아울러 접지콘덴서(C1)를 접속하고, 저항(R11) 및 다이오드(D2,D3)에 의해 베이스 바이어스를 설정하는 트랜지스터(Q3)에 의해 기준 바이어스를 발생하는 바이어스부(1)의 상기 트랜지스터(Q5)의 콜렉터 출력인 기준 바이어스를 트랜지스터(Q1)의 베이스에 인가받아 그의 에미터를 통한 후 저항(R4)을 통해 상기 트랜지스터(Q2)의 콜렉터에 인가하고, 그 트랜지스터(Q2)의 콜렉터 출력을 차동증폭단(Q3,Q4)의 피엔피 트랜지스터(Q3)의 베이스에 인가하고, 피엔피 트랜지스터(Q4)의 베이스에는 상기 바이어스부(1)의 바이어스를 인가하여 상기 피엔피 트랜지스터(Q3)의 콜렉터 출력을 동기 분리신호로 출력(V0)하도록 구성되었다.
이와 같이 구성된 종래회로의 작용 및 문제점을 설명하면 다음과 같다.
제2a도에 도시한 바와 같이 복합영상신호에 동기신호(a1,a2)가 네가티브신호로 실려 트랜지스터(Q2)의 에미터에 인가되면 상기 트랜지스터(Q2)의 콜렉터에 입력신호(Vin)에 따른 출력이 나타나 차동증폭단 피엔피 트랜지스터(Q3)의 베이스에 인가된다. 이때 차동증폭단 피엔피 트랜지스터(Q4)의 베이스에는 바이어스부(1)로 부터 기준 바이어스를 인가받으므로 피엔피 트랜지스터(Q3)는 그의 베이스측으로 인가되는 입력신호(Vin)가 피엔피 트랜지스터(Q4)의 베이스에 공급되는 기준 바이어스보다 작을 경우에만 그 피엔피 트랜지스터(Q3)가 턴온되어 그의 콜렉터를 통해 동기 분리신호로 출력(V0)된다.
즉, 바이어스부(1)의 기준 바이어스를 네가티브 입력신호(Vin)의 동기신호(a1,a2)를 분리하도록 설정하여 차동증폭단에 기준 바이어스로 공급하므로, 네가티브 입력신호(Vin)중 동기신호(a1,a2)가 입력될때만 피엔피 트랜지스터(Q3)가 턴온되어 고전위 출력(V0)되기 때문에 제2b도와 같이 동기신호를 분리하게 된다.
그러나, 종래의 동기신호 분리회로에서는 입력신호를 부극성신호로 인가하여야만 동작하여 동기신호를 분리하므로 특히 접적소자화를 할 경우에 동기신호단과 비디오신호처리단 및 크로마신호처리단의 입력이 별도로 인가되어야 하기 때문에 회로가 복잡해지고 집적소자의 핀수가 증가되는 단점이 있었다.
본 고안은 이와 같은 문제점을 감안하여 복합영상신호에서 동기신호를 분리할 때 정극성신호, 부극성신호에 관계없이 모두 처리하도록 하여 동기신호를 분리함과 아울러 입력신호인 복합영상신호를 손상없이 전달하도록 한 동기신호 분리회로를 안출 한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제3도는 본 고안에 따른 동기신호 분리회로도로써, 이에 도시한 바와 같이 저항(R1)을 통해 트랜지스터(Q3)의 베이스로 입력되는 신호와 트랜지스터(Q5)를 통해 피드백되어 트랜지스터(Q4)의 베이스로 입력되는 신호의 차를 증폭하는 차동증폭부(11)와, 이 차동증폭부(11)의 출력을 버퍼링하고 이 버퍼링된 신호를 출력하는 버퍼부(12)와, 저항(R3)(R4) 및 전류원(I3)(I'3)으로 레벨을 세팅하고 상기 버퍼부(12)로부터 입력되는 신호를 출력함과 아울러 그 입력신호로부터 동기신호를 분리하여 출력하는 신호분리 출력부(13)로 구성한다.
여기서, 차동증폭부(11)에서 피엔피 트랜지스터(Q1),(Q2)는 차동증폭 트랜지스터(Q3,Q4)의 콜렉터 전류원 작용의 전류미러이고, 저항(R1),(R2) 및 전류원(I1)은 에미터 전류원이다. 또한, 전류원(I2)은 피엔피 트랜지스터(Q6)의 에미터전류 공급용이다.
이와 같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
제4a도 및 제4b도는 본 고안에 따른 정극성신호시의 파형도이고, 제5a도 및 제5b도는 본 고안에 따른 부극성신호시의 파형도이다.
먼저, 제4a도와 같이 정극성복합영상신호(Vin)가 입력단으로 입력될 경우에는, 저항(R1)을 통해 차동증폭부(11)의 트랜지스터(Q2)베이스측에 나타나는 정극성복합영상신호(Vin)는 트랜지스터(Q5)의 베이스측에 그대로 나타난다.
이때 상기 트랜지스터(Q5)는 일정이득("1배")을 갖는 부궤환 차동증폭을 하므로 상기 트랜지스터(Q5)의 베이스측에 나타나는 신호(Vin)는 버퍼부(12)의 트랜지스터(Q5)와 (Q7)의 베이스측에 그대로 나타난다. 이 신호(Vin)는 상기 트랜지스터(Q5),(Q7)의 버퍼링에 의해 신호분리출력부(13)의 트랜지스터(Q8),(Q9)의 베이스측에 그대로 전달되므로 그 트랜지스터(Q8),(Q9)의 에미터 접속점 출력(V1)은 입력신호(Vin)가 그대로 걸리게 된다. 이에 따라 저항(RF1)을 통해 상기 입력신호(Vin)를 보상받아 그 입력신호(Vin)와 같은 신호인 제4a도와 같은 정극성영상신호가 출력(V1)된다.
결국 트랜지스터(Q5),(Q7)의 각 에미터에는 트랜지스터(Q5)의 에미터 출력에 비례하는 신호가 출력되고, 이에 따라 트랜지스터(Q8),(Q9)의 에미터 접속점에는 입력신호(Vin)에 비례하는 신호가 나타난다. 한편 저항(R3),(R4)에 걸리는 전압은 I'3×R3, I3×R4가 되고(단, I'3=I3), 트랜지스터(Q8),(Q10)의 베이스-에미터간 전압을 VBE.Q3라 하면 [V1-VBE.Q8+I'3R3]〉0 일때 즉, 정극성영상신호중 동기신호 입력때만 트랜지스터(Q10)가 온된다. 마찬가지로 저항(R4)에 의해 정극성영상신호중 동기신호 입력때만 피엔피 트랜지스터(Q11)가 오프되어 그 트랜지스터(Q10),(Q11)의 에미터 접속점 출력(V2)은 동기신호만이 출력된다. 동기신호가 아닌 정극성영상신호일 경우에는 저항(R2)에 의해 트랜지스터(Q10)가 오프되고, 저항(R4)에 의해 공급되는 정극성영상신호는 피엔피 트랜지스터(Q11)로 흐르게 되어 V2는 동기신호만 출력한다.
따라서, 저항(R3,R4) 및 전류원(I'3=I3)을 적절히 선정하면 문턱레벨을 세팅하여 동기신호를 제4b도와 같이 분리할 수 있다.
마찬가지로, 제5a도와 같이 부극성복합영상신호가 입력되면, 차동증폭부(11)의 트랜지스터(Q3),(Q4)를 통해 차동증폭 후 트랜지스터(Q5)의 에미터에는 입력신호 (Vin)와 비례하는 신호가 나타나고, 이에 따라 버퍼부(12)의 피엔피 트랜지스터(Q4), 트랜지스터(Q7)를 통해 버퍼링된 후 신호출력부(13)의 트랜지스터(Q5), 피엔피 트랜지스터(Q8)를 각기 통한 에미터 접속점에는 부극성 입력신호(Vin)에 비례하는 신호가 발생되고 저항(RF1)를 통해 상기 입력신호(Vin)를 보상받아 입력신호(Vin)와 같은 제5a도의 부극성신호로 출력(V1)된다. 부극성신호중 동기신호 입력시는 저항(R3), (R4)를 통해 트랜지스터(Q10)는 오프, 피엔피 트랜지스터(Q11)는 턴온 되어 V2의 출력은 제5b도와 같은 부극성 동기신호가 출력된다.
이상에서 설명한 바와 같이 본 고안은 티브이(TV)나 브이씨알(VCR)등에서 사용되는 복합영상신호에서 정극성신호나 부극성신호에 관계없이 동기신호를 분리할 수 있을 뿐만 아니라 입력신호의 손실 없이 그대로 전달시킬 수 있으므로 별도의 신호 루프를 사용하지 않아도 되어 회로구성이 간단해지는 효과가 있다.

Claims (1)

  1. 저항(R1)를 통해 트랜지스터(Q3)의 베이스로 입력되는 신호와 트랜지스터(Q5)를 통해 피드백되어 트랜지스터(Q4)의 베이스로 입력되는 신호의 차를 증폭하는 차동증폭부(11)와, 이 차동증폭부(11)의 출력을 버퍼링하고 이 버퍼링된 신호를 출력하는 버퍼부(12)와, 저항(R3)(R4) 및 전류원(I3)(I'3)으로 레벨을 세팅하고 상기 버퍼부(12)로부터 입력되는 신호를 그대로 출력함과 아울러 그 입력신호로부터 동기신호를 분리하여 출력하는 신호분리 출력부(13)로 구성된 동기신호 분리회로.
KR2019900014128U 1990-09-13 1990-09-13 동기신호 분리회로 KR930006988Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900014128U KR930006988Y1 (ko) 1990-09-13 1990-09-13 동기신호 분리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900014128U KR930006988Y1 (ko) 1990-09-13 1990-09-13 동기신호 분리회로

Publications (2)

Publication Number Publication Date
KR920007231U KR920007231U (ko) 1992-04-22
KR930006988Y1 true KR930006988Y1 (ko) 1993-10-11

Family

ID=19303340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900014128U KR930006988Y1 (ko) 1990-09-13 1990-09-13 동기신호 분리회로

Country Status (1)

Country Link
KR (1) KR930006988Y1 (ko)

Also Published As

Publication number Publication date
KR920007231U (ko) 1992-04-22

Similar Documents

Publication Publication Date Title
KR900004205A (ko) 문자다중방송수신이 가능한 컬러텔레비젼수상기
US7023497B2 (en) Clamping circuit with wide input dynamic range for video or other AC coupled signals
JPH0342548B2 (ko)
KR930006988Y1 (ko) 동기신호 분리회로
KR920001012B1 (ko) 비데오신호 처리회로
PL109783B1 (en) Apparatus for converting video signals of colour pictures
US3903365A (en) Synchronizing separator circuit
KR940002285Y1 (ko) 모니터용 영상 입력장치
KR950004899A (ko) 싱크칩클램프/동기분리회로
JPH0211067A (ja) ビデオ信号処理システム
KR900010902Y1 (ko) Fet를 이용한 동기신호 분리회로
GB1267979A (en) Synchronizing separator circuits
KR910006481Y1 (ko) 텔레비젼의 비데오 시그널 입력회로
KR930002361Y1 (ko) 능동 비데오 클램핑 회로
JPS6450603A (en) Current amplifying circuit
KR870000730Y1 (ko) 직류분 재생회로
KR890003891Y1 (ko) Vtr 레코딩 모드에서 자동주파수 영역을 벗어난 오디오신호의 뮤팅 회로
JPS5930372A (ja) 同期分離回路
KR890003430Y1 (ko) 무방송시 멜로디음 출력회로
KR910005231Y1 (ko) Tv영상 신호의 입출력 레벨 등화 회로
JPH02134079A (ja) 同期信号分離回路
KR910003465Y1 (ko) Tv용 직류 흑레벨 안정화 장치
KR820000914B1 (ko) 비데오 신호처리장치
JP2558757B2 (ja) クランプ回路
JP2784478B2 (ja) クランプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee