KR950004897A - 에러정정기능을 갖는 프래임 동기 발생회로 - Google Patents

에러정정기능을 갖는 프래임 동기 발생회로 Download PDF

Info

Publication number
KR950004897A
KR950004897A KR1019930013088A KR930013088A KR950004897A KR 950004897 A KR950004897 A KR 950004897A KR 1019930013088 A KR1019930013088 A KR 1019930013088A KR 930013088 A KR930013088 A KR 930013088A KR 950004897 A KR950004897 A KR 950004897A
Authority
KR
South Korea
Prior art keywords
signal
frame
fsync
input
synchronization
Prior art date
Application number
KR1019930013088A
Other languages
English (en)
Other versions
KR960005202B1 (ko
Inventor
남호준
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019930013088A priority Critical patent/KR960005202B1/ko
Publication of KR950004897A publication Critical patent/KR950004897A/ko
Application granted granted Critical
Publication of KR960005202B1 publication Critical patent/KR960005202B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 동기신호의 검출에 관한 것으로, 일반적으로 사용되고 있는 종래의 동기검출회로는 입력 데이타가 기준 데이타와 정확히 일치할때에만 동기신호를 발생시키도록 되어 있으므로 입력 데이타에 노이즈가 전혀 섞이지 않은 정상적인 데이타가 입력될때에만 회로가 정상적인 동기신호를 발생시키게 되고, 정상적인 신호가 입력되더라도 입력 신호에 노이즈 신호가 섞이면 회로는 동기신호를 출력하지 않게 된다.
또한, 동기 위치가 아닌 부분에서도 노이즈에 의해 합성된 신호가 동기 데이타와 같은 패턴으로 된다면, 회로는 이를 정상적인 동기신호의 입력으로 판단하여 비정상적인 위치에서 동기를 발생시키게 되며 이로 인하여 이 동기신호에 의해 제어되는 모든 회로 및 장치가 오동작을 일으키게 될 수 있다.
이에따라 본 발명의 목적은 상기와 같은 종래의 프레임 동기신호 발생회로에 따르는 결함을 해결하기 위하여, 노이즈에 의해 입력 프래임 동기신호에 에러가 발생하거나, 채널의 변경에 의해 입력 동기신호와 최종 출력 프래임 동기신호가 채널변경에 의하여 틀어지더라도 출력 동기신호는 본 발명의 회로에 의해 에러에 영향을 받지 않거나, 신속히 정상적인 동기신호를 회복시키는 에러정정 기능을 갖는 프레임 동기신호 발생회로를 제공하는데 있다.

Description

에러정정기능을 갖는 프래임 동기 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 일반적으로 사용되고 있는 프래임 동기 발생 회로도, 제 2 도는 제 1 도의 상세 회로도, 제 3 도는 본 발명의 에러정정기능을 갖는 프래임 동기 발생회로도, 제 4 도는 에러없는 채널 변경시 본 발명에 의한 프래임 동기 신호의 발생과정을 설명하기 위한 파형도, 제 5 도는 입력 프래임 동기신호가 노이즈에 의해 변형되었을 때 본 발명에 의한 프래임 동기신호의 발생과정을 설명하기위한 파형도.

Claims (5)

  1. 입력 데이타를 내장된 기준신호와 비교하여 프래임 동기신호의 입력을 검출하는 프래임 동기 검출부(10)와, 상기 프래임동기 검출부(10)로부터의 입력 프래임 동기신호(FSYNC)와 최종 출력 프래임 동기신호(FSYNC')를 입력받아 동기화 여부를검출하고 두 동기신호(FSYNC,FSYNC')가 불일치할 때 다수의 프래임 동기신호(FSYNC')를 입력받아 이를 계수하여 그계수값이 일정치에 이르면 입력 동기신호(FSYNC)에 동기되는 제어신호를 발생시키는 동기제어부(20)와, 카운트 동작을 통해 일정 시간마다 프래임 동기신호를 발생시키고 최종출력 프래임 동기신호(FSYNC')가 발생될 때마다 이를 다시 피이드백 입력받아 카운터(32)를 리세트시켜 프래임 동기신호를 발생시키기 위한 계수를 다시 시작하는 프래임 카운터부(30)와, 상기프래임 카운터부(30)의 출력에 동기되는 프래임 동기신호(FSYNC')를 발생시키고 상기 동기 제어부(20)의 출력신호에 따라입력신호(FSYNC)에 동기된 프래임 동기신호(FSYNC')를 발생시키는 프래임 동기 발생부(40)로 구성된 것을 특징으로 하는에러정정기능을 갖는 프래임 동기 발생회로.
  2. 제1항에 있어서, 상기 동기 제어부(20)는 입출력 프래임 동기신호(FSYNC,FSYNC')를 비교하여 서로 파형이 불일치할 때액티브신호를 발생시키는 앤드 게이트(22)가 카운터(24)의 클럭단에 연결되고,상기 카운터(24)의 출력(Q1,Q2)과 입력동기신호(FSYNC)를 논리조합하는 앤드 게이트(25)의 출력단이 카운터(24)의 로딩 제어 게이트(23)의 일측 입력단에 연결되며,입출력 동기신호(FSYNC,FSYNC')를 입력받는 오아 게이트(21)가 상기 로딩 제어 게이트(23)의 타측 입력단에 연결된 것을특징으로 하는 에러정정기능을 갖는 프래임 동기 발생회로.
  3. 제 1 항에 있어서, 상기 프래임 카운터(30)는 최종 프래임 동기신호(FSYNC')와 상기 동기제어부(20)의 출력이 입력된 앤드 게이트(31)가 프래임 카운터(32)의 데이타 로딩 제어단(LD1)에 연결되고, 상기 프래임 카운터(32)의 출력단은 낸드 게이트(33)에 연결되어 1 프래임마다 동기신호를 발생시키도록 구성된 것을 특징으로 하는 에러정정기능을 갖는 프래임 동기 발생회로.
  4. 제 1 항에 있어서, 상기 프래임 동기 발생부(40)는 상기 프래임 카운터부(30)와 상기 동기 제어부(20)의 출력을 입력받이최종 프래임 동기신호(FSYNC')를 발생시키는 앤드 게이트(41)로 구성된 것을 특징으로 하는 에러정정기능을 갖는 프래임동기 발생회로.
  5. 제 1 항 내지 제 2 항에 있어서, 동기 제어부(20)의 카운터(24)는 출력 동기신호(FSYNC')의 노이즈에 대한 마진을 증가시키기 위하여 카운터(24)의 최대 출력 계수값이 가변되는 것을 특징으로 하는 에러정정기능을 갖는 프래임 동기 발생회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930013088A 1993-07-12 1993-07-12 에러정정기능을 갖는 프래임 동기 발생회로 KR960005202B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013088A KR960005202B1 (ko) 1993-07-12 1993-07-12 에러정정기능을 갖는 프래임 동기 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013088A KR960005202B1 (ko) 1993-07-12 1993-07-12 에러정정기능을 갖는 프래임 동기 발생회로

Publications (2)

Publication Number Publication Date
KR950004897A true KR950004897A (ko) 1995-02-18
KR960005202B1 KR960005202B1 (ko) 1996-04-22

Family

ID=19359147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013088A KR960005202B1 (ko) 1993-07-12 1993-07-12 에러정정기능을 갖는 프래임 동기 발생회로

Country Status (1)

Country Link
KR (1) KR960005202B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311523B1 (ko) * 1999-08-14 2001-10-18 서평원 프레임 동기 획득 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311523B1 (ko) * 1999-08-14 2001-10-18 서평원 프레임 동기 획득 방법

Also Published As

Publication number Publication date
KR960005202B1 (ko) 1996-04-22

Similar Documents

Publication Publication Date Title
US3593160A (en) Clock-synchronizing circuits
US6166606A (en) Phase and frequency locked clock generator
KR950004897A (ko) 에러정정기능을 갖는 프래임 동기 발생회로
US5986486A (en) Circuits and methods for a phase lock loop for synchronous reference clocks
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
US5612938A (en) Correcting recorded marks and land lengths taken from an optical disk
KR100214455B1 (ko) 전압조절 발진기를 위한 0-위상 리스타트 보상회로 및 그방법
US5610541A (en) Reset signal generation method and apparatus for use with a microcomputer
JP2671516B2 (ja) スキュー補正回路
KR100328822B1 (ko) 마우스 제어기의 노이즈 제거장치
CA2033142A1 (en) Data multiplexing device
KR880006862A (ko) 디지틀 신호처리회로 및 그에 대한 신호전송방법
KR200245562Y1 (ko) 중첩된영상신호의수평동기보정장치
KR100221496B1 (ko) 동기상태 감시회로
JPS63301992A (ja) 表示制御装置
US4549148A (en) Pulse corrector for phase comparator inputs
KR200262927Y1 (ko) 클럭 페일 검출장치
KR0138310Y1 (ko) 내부동기에 의한 신호처리 장치
JPH057136A (ja) 信号発生装置
JP3505479B2 (ja) 複数同期装置及びクロック分岐・分周装置
KR970001635B1 (ko) 디지탈 브이씨알의 동기신호 검출회로
KR930010918B1 (ko) 분산형 프레임 구조의 병렬 프레임 검출회로
JPH0865542A (ja) 水平同期回路
KR950035184A (ko) 직렬 비트 스트림의 동기 에러 보상 회로
JPH09130642A (ja) 同期補正回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060324

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee