JPH0865542A - 水平同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 どのような種類のコンピュータから供給され
る外部水平同期信号であっても、垂直同期信号や等化パ
ルスなどが含まれているＶウィンドウ期間を自動的に検
出し、常に安定した内部水平同期信号をディスプレイ装
置へ供給する。 【構成】 外部垂直同期信号ＶＳＥに基づき垂直系カウ
ンタ２で１垂直期間内に含まれる水平走査線の数をカウ
ントし、それにより垂直同期信号の前後の所定期間をＶ
ウィンドウ期間が含まれているであろう候補期間として
設定する。Ｖウィンドウ作成回路６はこの候補期間の中
から最適なＶウィンドウ期間を検出する。Ｖウィンドウ
期間の間、スイッチング素子１４は非導通状態となり、
位相比較回路１５の出力が積分回路１２へ供給されない
ようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は水平同期回路に関し、
さらに詳しくは、コンピュータなどのディスプレイ装置
内に用いられる水平同期回路に関する。

【０００２】

【従来の技術】コンピュータなどのディスプレイ装置内
には、内部的に生成される内部水平同期信号を外部から
供給される外部水平同期信号と同期させる水平同期回路
が設けられている。さらに現在使用されている水平同期
回路には、外部水平同期信号中のノイズなどによって内
部水平同期信号の周波数が不安定にならないように自動
周波数制御（ＡＦＣ）回路が設けられている。この外部
水平同期信号には、本来の水平同期信号だけでなく、垂
直同期信号や等化パルスなどが重畳されている場合があ
る。水平同期信号は本来的には周期性を有しているが、
このような信号が重畳されると、部分的に非周期性を有
することとなる。

【０００３】外部水平同期信号の中にこのような非周期
性期間が含まれていると、ＡＦＣ回路の制御電圧が不必
要に乱され、これにより画面上部に同期乱れが生じると
いう問題があった。従来はこの対策として、非周期性期
間においては外部水平同期信号の位相を内部水平同期信
号の位相と比較するのを停止し、それによりＡＦＣ回路
の制御電圧を安定させていた。

【０００４】図４は、コンピュータシステム用のディス
プレイ装置における従来の同期回路の一例を示すブロッ
ク図である。図４を参照して、水平垂直分離回路３によ
って分離された外部水平同期信号ＨＳＥはＡＦＣ回路１
に供給され、外部垂直同期信号ＶＳＥは垂直系カウンタ
２に供給される。ＡＦＣ回路１はＰＬＬ（位相ロックル
ープ）方式を採用し、位相比較回路１５、積分回路１
２、電圧制御発振器（ＶＣＯ）１１および水平系カウン
タ１３を備える。

【０００５】位相比較回路１５には図５に示されるよう
な外部水平同期信号ＨＳＥが供給されるとともに、水平
系カウンタ１３から本来の水平同期信号に同期された水
平カウンタ信号ＨＣが供給される。位相比較回路１５は
このような外部水平同期信号の位相を水平カウンタ信号
ＨＣの位相と比較し、その位相差をスイッチング素子１
４を介して積分回路１２へ供給する。積分回路１２は、
その位相差を積分して電圧制御発振器１１へ供給する。
水平系カウンタ１３は電圧制御発振器１１の出力に応答
して内部水平同期信号ＨＳＩを生成する。

【０００６】垂直系カウンタ２は、外部から供給された
外部垂直同期信号ＶＳＥに応答して安定した内部垂直同
期信号ＶＳＩを生成する。

【０００７】図５に示すように、外部水平同期信号ＨＳ
Ｅの中には本来の周期と異なる周期を持った種々のパル
ス信号が含まれている。この垂直系カウンタ２は、この
非周期性期間の間だけＨ（論理ハイ）レベルとなる垂直
ウィンドウ信号（以下「Ｖウィンドウ信号」という）Ｖ
Ｗを生成する。スイッチング素子１４は、このＶウィン
ドウ信号ＶＷがＨレベルのとき非導通状態となる。した
がって、外部水平同期信号ＨＳＥが有する非周期性期間
（以下「Ｖウィンドウ期間」という）の間は、位相比較
回路１５からの位相差出力が積分回路１２へ供給されな
い。そのため、このような非周期的なパルスの位相に内
部水平同期信号ＨＳＩの位相がロックされることはな
く、常に安定した内部水平同期信号が水平系カウンタ１
３から供給される。

【０００８】ここで、Ｖウィンドウ期間に含まれる非周
期的なパルス信号はコンピュータによって異なってい
る。したがって、従来の同期回路にはコンピュータの種
類を判別する判別回路５が設けられ、さらにその判別結
果に従ってＶウィンドウ期間を特定するマイクロコンピ
ュータ４が設けられている。垂直系カウンタ２は、マイ
クロコンピュータ４から供給されるＶウィンドウ期間用
のデータに基づいてＶウィンドウ信号ＶＷを生成する。

【０００９】

【発明が解決しようとする課題】しかしながら、コンピ
ュータの中には個人的に改造されたものもあり、このよ
うな改造されたコンピュータからは当然に本来の仕様と
異なった水平同期信号が供給される。また、信号線の数
を少なくするために、たとえば水平および垂直同期信号
を緑の色信号に重畳するなど、種々の信号変換装置も出
回っている。

【００１０】マイクロコンピュータ４には標準的なコン
ピュータに対応するＶウィンドウが設定されているた
め、このような個人的に改造されたコンピュータや信号
変換装置が用いられた場合は、それぞれに適したＶウィ
ンドウの位置または幅のデータをマイクロコンピュータ
４に再設定する必要があった。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、その目的はいかなる仕様のコン
ピュータが使用された場合であっても常に安定した水平
同期信号をディスプレイ装置に供給する水平同期回路を
提供することである。

【００１２】この発明の他の目的は、垂直同期信号に基
づいて自動的にＶウィンドウ信号を生成することであ
る。

【００１３】この発明の他の目的は、改造されたコンピ
ュータなどが用いられた場合にそれに適したＶウィンド
ウに関するデータを設定する手間を省くことである。

【００１４】この発明のさらに他の目的は、正確なタイ
ミングでＶウィンドウ信号を生成することである。

【００１５】

【課題を解決するための手段】請求項１に係る水平同期
回路は、内部的に生成される内部水平同期信号を外部か
ら供給される外部水平同期信号と同期させるものであっ
て、上記内部水平同期信号の位相を上記外部水平同期信
号の位相と比較する位相比較手段と、上記位相比較手段
の位相差出力に応答して上記外部水平同期信号の位相お
よび周波数と同じ位相および周波数を有する上記内部水
平同期信号を生成する信号生成手段と、上記外部水平同
期信号の中から周期性を有しない非周期性期間を検出す
る第１の検出手段と、上記第１の検出手段によって検出
された非周期性期間の間、上記位相比較手段を不活性化
する不活性化手段とを備える。

【００１６】請求項２に係る水平同期回路は、上記請求
項１の構成に加えてさらに、垂直同期信号に基づいて上
記非周期性期間が含まれていると予想される候補期間を
検出する第２の検出手段を備えるとともに、上記第１の
検出手段は上記第２の検出手段によって検出された候補
期間の中から上記非周期性期間を検出する。

【００１７】請求項３に係る水平同期回路においては、
上記第２の検出手段が上記垂直同期信号の前後の所定期
間を上記候補期間として検出する。

【００１８】

【作用】請求項１に係る水平同期回路においては、外部
水平同期信号の中から非周期性期間が検出され、その非
周期性期間の間、内部水平同期信号の位相は外部水平同
期信号の位相と比較されない。したがって、常に安定し
た位相および周波数を有する内部水平同期信号が生成さ
れる。

【００１９】請求項２に係る水平同期回路においては、
上記請求項１の作用に加えて、非周期性期間が検出され
るのに先立って、まずそのような非周期性期間が含まれ
ていると予想される候補期間が垂直同期信号に基づいて
検出される。そして、この候補期間の中から非周期性期
間が検出される。したがって、非周期性期間がより正確
に検出される。

【００２０】請求項３に係る水平同期回路においては、
上記請求項２に作用に加えて、垂直同期信号の前後の所
定期間が候補期間として検出される。一般に非周期性期
間は水平同期信号中の垂直帰線期間に存在するので、非
周期性期間がより確実に検出される。

【００２１】

【実施例】以下、この発明の実施例を図面を参照して詳
しく説明する。なお、従来と同一または相当部分には同
一符号を付してその詳細な説明を省略する。

【００２２】図１は、この発明の実施例による水平同期
回路を含む同期回路全体の構成を示すブロック図であ
る。

【００２３】図１を参照して、この同期回路は従来と同
様にＡＦＣ回路１および垂直系カウンタ２を備え、さら
に従来と異なりＶウィンドウ作成回路６を備える。

【００２４】垂直系カウンタ２は、水平系カウンタ１３
から供給される水平カウンタ信号ＨＣに基づき、１垂直
期間内に含まれる水平走査線の数をカウントする。垂直
系カウンタ２はそのカウンタした水平走査線の数に基づ
いて、Ｖウィンドウ期間が含まれるであろう候補期間の
間にＨレベルとなるＶウィンドウ可能信号ＶＷＥを生成
する。Ｖウィンドウ作成回路６は、外部水平同期信号Ｓ
Ｅ、Ｖウィンドウ可能信号ＶＷＥおよび水平カウンタシ
フト信号ＨＣＳに基づいて、Ｖウィンドウ信号ＶＷを生
成する。ここで、シフト信号ＨＣＳは水平カウンタ信号
ＨＣの位相がシフトされたもので、水平系カウンタ１３
から供給される。

【００２５】図２は、Ｖウィンドウ作成回路６の具体的
な構成を示すブロック図である。図２を参照して、Ｖウ
ィンドウ作成回路６は、インバータ６１と、ＮＯＲゲー
ト６２と、ＡＮＤゲート６３とＲＳフリップフロップ６
４と、シフトレジスタ６５と、ＯＲゲート６９とを備え
る。ＮＯＲゲート６２は外部水平同期信号ＨＳＥおよび
シフト信号ＨＣＳを受けるとともに、Ｖウィンドウ可能
信号ＶＷＥをインバータ６１を介して受ける。ＮＯＲゲ
ート６２の出力信号ＮＲはＲＳフリップフロップ６４の
セット端子Ｓに与えられる。ＡＮＤゲート６３はシフト
信号ＨＣＳおよびＶウィンドウ可能信号ＶＷＥを受け、
その出力信号ＡＤをＲＳフリップフロップ６４のリセッ
ト端子Ｒに与える。ＡＮＤゲート６３の出力信号ＡＤは
また、シフトレジスタ６５にそのクロック信号ＣＫとし
て与えられる。

【００２６】シフトレジスタ６５は複数のＤフリップフ
ロップ６６〜６８を備える。ＲＳフリップフロップ６４
の出力信号ＲＱは、初段のＤフリップフロップ６６の入
力端子Ｄに与えられる。ＯＲゲート６９は終段よりも１
つ前段のＤフリップフロップ６７の出力信号ＤＱ２と、
終段のＤフリップフロップ６８の出力信号ＤＱ３とを受
け、その出力信号をＶウィンドウ信号ＶＷとしてＡＦＣ
回路１中のスイッチング素子１４へ供給する。

【００２７】次に、この同期回路の動作を図３に示され
たタイミングチャートを参照して説明する。

【００２８】垂直系カウンタ２には水平カウント信号Ｈ
Ｃがクロック信号として供給され、これにより垂直系カ
ウンタ２は１垂直期間内に含まれる水平走査線の数をカ
ウントする。このカウントされた水平走査線の数に基づ
いて、外部水平同期信号ＨＳＥの非周期性期間を含む候
補期間が設定される。垂直系カウンタ２は、この候補期
間の間ＨレベルとなるＶウィンドウ可能信号ＶＷＥを生
成する。ここで、候補期間は、外部から外部垂直同期信
号ＶＳＥ供給される前後に設定される。好ましくは、外
部垂直同期信号ＶＳＥの１０水平期間前から始まる３２
水平期間が候補期間として設定される。これは、外部水
平同期信号ＨＳＥの垂直帰線期間内に垂直同期信号や等
化パルスなどが重畳されるのが一般的だからである。

【００２９】一方、水平系カウンタ１３からＶウィンド
ウ作成回路６には、図３に示すような水平カウンタシフ
ト信号ＨＣＳが供給される。このシフト信号ＨＣＳは水
平カウンタ信号ＨＣの位相がシフトされて生成されたも
ので、水平同期パルスの前後にわたってＨレベルとな
る。このシフト信号ＨＣＳは、外部水平同期信号ＨＳＥ
およびＶウィンドウ可能信号ＶＷＥの反転信号ととも
に、ＮＯＲゲート６２へ供給される。したがって、ＮＯ
Ｒゲート６２からは、外部水平同期信号の非周期性期間
内に３回Ｈレベルとなる信号ＮＲが出力される。

【００３０】ＡＮＤゲート６３にはシフト信号ＨＣＳお
よびＶウィンドウ可能信号ＶＷＥが供給され、これによ
り候補期間の間だけシフト信号ＨＣＳがＡＮＤゲート６
３を通り抜け、その出力信号ＡＤとして出力される。

【００３１】ＲＳフリップフロップ６４のリセット端子
ＲにはＡＮＤゲート６３の出力信号ＡＤが供給されるの
で、ＲＳフリップフロップ６４からは図３に示されるよ
うな出力信号ＲＱが出力される。

【００３２】シフトレジスタ６５は、この候補期間内に
供給されるシフト信号ＨＣＳのパルス数に「１」を加え
た数のＤフリップフロップ６６〜６８を備える。上述し
たように候補期間が３２水平期間に相当する場合は、３
３個のＤフリップフロップが設けられる。

【００３３】したがって、出力信号ＲＱはクロック信号
である出力信号ＡＤに応答してシフトレジスタ６５に取
込まれる。候補期間の間、出力信号ＡＤがクロック信号
として供給されるので、その取込まれた信号はシフトレ
ジスタ６５の中でシフトされ、その候補期間が終了した
ときの位置でラッチされる。

【００３４】そして、その次の垂直期間において再び出
力信号ＡＤがクロック信号として供給され、これにより
そのラッチされた信号はシフトレジスタ６５から出力さ
れる。Ｄフリップフロップ６７の出力信号ＤＱ２および
Ｄフリップフロップ６８の出力信号ＤＱ３がともにＯＲ
ゲート６９に供給され、そのＯＲゲート６９からＶウィ
ンドウ信号ＶＷが供給される。このＶウィンドウ信号Ｖ
Ｗは、Ｖウィンドウ期間の間Ｈレベルとなる。

【００３５】Ｖウィンドウ信号ＶＷはＡＦＣ回路１にお
けるスイッチング素子１４に供給され、スイッチング素
子１４はＶウィンドウ信号ＶＷがＨレベルの間、つまり
Ｖウィンドウ期間の間、非導通状態となる。そのため、
位相比較回路１５の位相差出力は積分回路１２へ供給さ
れない。したがって、水平カウント信号ＨＣが外部水平
同期信号の乱れた位相と比較されても、その位相差出力
は積分回路１２へ供給されないため、内部水平同期信号
ＨＳＩの位相が乱されることはない。

【００３６】上記のようにこの実施例によれば、外部か
ら供給された水平および垂直同期信号ＨＳＥ，ＶＳＥに
基づいてＶウィンドウが作成されるので、いかなる種類
のコンピュータが用いられた場合であっても、常に最適
なＶウィンドウ信号ＶＷが自動的に生成される。しかも
垂直同期信号の前後をＶウィンドウ期間が含まれるであ
ろう候補期間と定め、その候補期間の中から最終的にＶ
ウィンドウ期間を定めているため、誤ったＶウィンドウ
期間が定められることはない。したがって、極めて正確
かつ確実にＶウィンドウが作成される。

【００３７】この実施例において、積分回路１２、電圧
制御発振器１１および水平系カウンタ１３は、位相比較
回路１５の位相差出力に応答して外部水平同期信号ＨＳ
Ｅの位相および周波数と同じ位相および周波数を有する
内部水平同期信号を生成する信号生成手段に相当する。
Ｖウィンドウ作成回路６は、外部水平同期信号の中から
周期性を有しないＶウィンドウ期間を検出する第１の検
出手段に相当する。スイッチング素子１４は、Ｖウィン
ドウ作成回路６によって検出されたＶウィンドウ期間の
間、位相比較回路１５を不活性化する不活性化手段に相
当する。垂直系カウンタ２は、垂直同期信号ＶＳＥに基
づいてＶウィンドウ期間が含まれていると予想される候
補期間を検出する第２の検出手段に相当する。

【００３８】

【発明の効果】請求項１に係る発明によれば、外部水平
同期信号の中から周期性を有しない非周期性期間を検出
し、その間、内部水平同期信号の位相を外部水平同期信
号の位相と比較するのを停止しているので、いかなる種
類の外部水平同期信号が供給されても、常に安定した内
部水平同期信号を供給することができる。

【００３９】請求項２に係る発明によれば、上記請求項
１の効果に加えて、垂直同期信号に基づいて非周期性期
間が含まれていると予想される候補期間をまず検出し、
その候補期間の中から非周期性期間を検出するので、非
周期性期間をより正確に検出することができる。

【００４０】請求項３に係る発明によれば、上記請求項
２に効果に加えて、垂直同期信号の前後の所定期間を候
補期間として検出するので、非周期性期間をより確実に
検出することができる。

【図面の簡単な説明】

【図１】この発明の実施例による水平同期回路の構成を
示すブロック図である。

【図２】図１に示されたＶウィンドウ作成回路の具体的
な構成を示すブロック図である。

【図３】図１および図２に示された水平同期回路の動作
を示すタイミングチャートである。

【図４】コンピュータのディスプレイ装置に用いられて
いる従来の同期回路を示すブロック図である。

【図５】図４に示された同期回路の動作を示すタイミン
グチャートである。

【符号の説明】

１ 自動周波数制御（ＡＦＣ）回路 ２ 垂直系カウンタ ６ Ｖウィンドウ作成回路 １３ 水平系カウンタ １４ スイッチング素子 １５ 位相比較回路 ＨＳＥ 外部水平同期信号 ＶＳＥ 外部垂直同期信号 ＨＳＩ 内部水平同期信号 ＶＳＩ 内部垂直同期信号 ＶＷＥ Ｖウィンドウ可能信号 ＶＷ Ｖウィンドウ信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 内部的に生成される内部水平同期信号を
   外部から供給される外部水平同期信号と同期させる水平
   同期回路であって、 前記内部水平同期信号の位相を前記外部水平同期信号の
   位相と比較する位相比較手段と、 前記位相比較手段の位相差出力に応答して前記外部水平
   同期信号の位相および周波数と同じ位相および周波数を
   有する前記内部水平同期信号を生成する信号生成手段
   と、 前記外部水平同期信号の中から周期性を有しない非周期
   性期間を検出する第１の検出手段と、 前記第１の検出手段によって検出された非周期性期間の
   間、前記位相比較手段を不活性化する不活性化手段とを
   備えた水平同期回路。
2. 【請求項２】 垂直同期信号に基づいて前記非周期性期
   間が含まれていると予想される候補期間を検出する第２
   の検出手段をさらに備え、 前記第１の検出手段は前記第２の検出手段によって検出
   された候補期間の中から前記非周期性期間を検出するこ
   とを特徴とする請求項１に記載の水平同期回路。
3. 【請求項３】 前記第２の検出手段が前記垂直同期信号
   の前後の所定期間を前記候補期間として検出することを
   特徴とする請求項２に記載の水平同期回路。