KR950004538A - 반도체 기억장치 제조방법 - Google Patents

반도체 기억장치 제조방법 Download PDF

Info

Publication number
KR950004538A
KR950004538A KR1019930012366A KR930012366A KR950004538A KR 950004538 A KR950004538 A KR 950004538A KR 1019930012366 A KR1019930012366 A KR 1019930012366A KR 930012366 A KR930012366 A KR 930012366A KR 950004538 A KR950004538 A KR 950004538A
Authority
KR
South Korea
Prior art keywords
insulating film
etching
forming
depositing
contact
Prior art date
Application number
KR1019930012366A
Other languages
English (en)
Other versions
KR960015523B1 (ko
Inventor
박성욱
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930012366A priority Critical patent/KR960015523B1/ko
Priority to US08/265,269 priority patent/US5585284A/en
Priority to JP6151017A priority patent/JP2796249B2/ja
Priority to US08/266,357 priority patent/US5447879A/en
Publication of KR950004538A publication Critical patent/KR950004538A/ko
Application granted granted Critical
Publication of KR960015523B1 publication Critical patent/KR960015523B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기억장치 제조방법에 관한 기술로, 반도체 기판에 비트라인을 먼저 형성하고 그위에 폴리실리콘으로 박막 트랜지스터를 형성한 다음 트랜지스터의 게이트를 이용하여 자기정합 접합 방법으로 캐패시터 콘택을 형성하므롯 기억소자의 전도체간의 단락문제를 해결할 수 있는 반도체 기억장치 제조방법에 관해 기술된다.

Description

반도체 기억장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 반도체 기억장치를 제조하기 위한 레이아웃도.

Claims (3)

  1. 반도체 기억장치 제조방법에 있어서, 반도체 기판(1)에 마스크공정과 이온주입법으로 반도체 기판과 반대되는 비트라인 영역(2)을 형성하는 단계와, 상기 구조위에 제1절연막(3)을 증착하고 마스크공정과 식각공정으로 상기 비트라인(2) 상부의 제1절연막(3)을 소정의 폭으로 식각하여 콘택을 형성하는 단계와, 상기 콘택위에 폴리실리콘을 증착하고 마스크공정과 식각공정으로 소정의 폴리실리콘을 식각하여 박막 트랜지스터의 활성화 영역(4)을 형성하고 열산화법 혹은 화학증착법으로 게이트 절연막(5)을 형성하는 단계와, 상기 게이트 절연막(5)위에 전도체(6)와 제2절연막(7)을 차례로증착하고 마스크공정과 식각공정으로 상기 제2절연막(7)과 전도체(6)를 식각하여 게이트 전극(6)을 형성한 상태에서 이온주입법으로 박막 트랜지스터의 소오스/드레인 영역(4A)을 형성하는 단계와, 상기 구조위에 절연막을 증착한 후 비등방성식각으로 게이트전극(6) 측벽에 스페이서 절연막(8)을 형성하고 다시 제3절연막(9)을 증착하고 감광막 식각공정으로 상기제3절연막을 식각하는 자기 정렬 정합 방법으로 전하저장전극 콘택을 형성하는 단계와, 상기 콘택위에 캐패시터를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 기억장치 제조방법.
  2. 제1항에 있어서, 상기 게이트 전극(6)위에 제2절연막(7)을 증착하지 않은 상태에서 마스크공정과 식각공정으로 워드라인을 형성하고 전체 구조위에 절연막을 증착한 후 전하저장콘택을 형성하는 것을 특징으로 하는 반도체 기억장치 제조방법.
  3. 제1항에 있어서, 박막 트랜지스터를 위한 폴리실리콘을 증착한 후 열처리하여 단결정 실리콘화 하거나 폴리실리콘 결정 입자를 크게 하는 것을 특징으로 하는 반도체 기억장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930012366A 1993-07-02 1993-07-02 반도체 기억장치 제조방법 KR960015523B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930012366A KR960015523B1 (ko) 1993-07-02 1993-07-02 반도체 기억장치 제조방법
US08/265,269 US5585284A (en) 1993-07-02 1994-07-01 Method of manufacturing a SOI DRAM
JP6151017A JP2796249B2 (ja) 1993-07-02 1994-07-01 半導体記憶装置の製造方法
US08/266,357 US5447879A (en) 1993-07-02 1994-07-01 Method of manufacturing a compactor in a semiconductor memory device having a TFT transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930012366A KR960015523B1 (ko) 1993-07-02 1993-07-02 반도체 기억장치 제조방법

Publications (2)

Publication Number Publication Date
KR950004538A true KR950004538A (ko) 1995-02-18
KR960015523B1 KR960015523B1 (ko) 1996-11-15

Family

ID=19358579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012366A KR960015523B1 (ko) 1993-07-02 1993-07-02 반도체 기억장치 제조방법

Country Status (1)

Country Link
KR (1) KR960015523B1 (ko)

Also Published As

Publication number Publication date
KR960015523B1 (ko) 1996-11-15

Similar Documents

Publication Publication Date Title
US4123300A (en) Integrated circuit process utilizing lift-off techniques
KR920017236A (ko) 폴리실리콘층을 이용한 자기정렬콘택 제조방법
KR950004538A (ko) 반도체 기억장치 제조방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
KR0144422B1 (ko) 반도체소자 및 그 제조방법
KR960011471B1 (ko) 반도체 기억장치 제조방법
KR940004823A (ko) 반도체 소자의 캐패시터 제조방법
KR970004322B1 (ko) 반도체 장치의 캐패시터 제조방법
KR960011472B1 (ko) 반도체 기억장치 제조방법
KR100232161B1 (ko) 반도체 메모리장치 제조방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR0156169B1 (ko) 반도체 메모리장치 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR910020901A (ko) 반도체 장치의 제조방법
KR100359155B1 (ko) 반도체소자의전하저장전극의제조방법
KR0144175B1 (ko) 반도체 메모리장치 제조방법
KR930011121B1 (ko) 반도체 메모리 소자의 제조방법
KR890017808A (ko) 디램장치 및 제조방법
KR920015619A (ko) 엘리베이티드 소스/드레인형 mos fet의 제조방법
KR950025997A (ko) 반도체소자의 캐패시터 제조방법
KR950010076A (ko) 반도체소자의 디램셀 제조방법
KR940022824A (ko) 메모리 소자의 커패시터 제조방법
KR940001379A (ko) 고축적 용량을 갖는 캐패시터 콘택홀 제조방법
KR930003364A (ko) 반도체 장치의 제조방법
KR930015005A (ko) 디램셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee