KR950004538A - 반도체 기억장치 제조방법 - Google Patents

Abstract

본 발명은 반도체 기억장치 제조방법에 관한 기술로, 반도체 기판에 비트라인을 먼저 형성하고 그위에 폴리실리콘으로 박막 트랜지스터를 형성한 다음 트랜지스터의 게이트를 이용하여 자기정합 접합 방법으로 캐패시터 콘택을 형성하므롯 기억소자의 전도체간의 단락문제를 해결할 수 있는 반도체 기억장치 제조방법에 관해 기술된다.

Description

반도체 기억장치 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따라 반도체 기억장치를 제조하기 위한 레이아웃도.

Claims (3)

1. 반도체 기억장치 제조방법에 있어서, 반도체 기판(1)에 마스크공정과 이온주입법으로 반도체 기판과 반대되는 비트라인 영역(2)을 형성하는 단계와, 상기 구조위에 제1절연막(3)을 증착하고 마스크공정과 식각공정으로 상기 비트라인(2) 상부의 제1절연막(3)을 소정의 폭으로 식각하여 콘택을 형성하는 단계와, 상기 콘택위에 폴리실리콘을 증착하고 마스크공정과 식각공정으로 소정의 폴리실리콘을 식각하여 박막 트랜지스터의 활성화 영역(4)을 형성하고 열산화법 혹은 화학증착법으로 게이트 절연막(5)을 형성하는 단계와, 상기 게이트 절연막(5)위에 전도체(6)와 제2절연막(7)을 차례로증착하고 마스크공정과 식각공정으로 상기 제2절연막(7)과 전도체(6)를 식각하여 게이트 전극(6)을 형성한 상태에서 이온주입법으로 박막 트랜지스터의 소오스/드레인 영역(4A)을 형성하는 단계와, 상기 구조위에 절연막을 증착한 후 비등방성식각으로 게이트전극(6) 측벽에 스페이서 절연막(8)을 형성하고 다시 제3절연막(9)을 증착하고 감광막 식각공정으로 상기제3절연막을 식각하는 자기 정렬 정합 방법으로 전하저장전극 콘택을 형성하는 단계와, 상기 콘택위에 캐패시터를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 기억장치 제조방법.
2. 제1항에 있어서, 상기 게이트 전극(6)위에 제2절연막(7)을 증착하지 않은 상태에서 마스크공정과 식각공정으로 워드라인을 형성하고 전체 구조위에 절연막을 증착한 후 전하저장콘택을 형성하는 것을 특징으로 하는 반도체 기억장치 제조방법.
3. 제1항에 있어서, 박막 트랜지스터를 위한 폴리실리콘을 증착한 후 열처리하여 단결정 실리콘화 하거나 폴리실리콘 결정 입자를 크게 하는 것을 특징으로 하는 반도체 기억장치 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.